JP4096992B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP4096992B2
JP4096992B2 JP2007078132A JP2007078132A JP4096992B2 JP 4096992 B2 JP4096992 B2 JP 4096992B2 JP 2007078132 A JP2007078132 A JP 2007078132A JP 2007078132 A JP2007078132 A JP 2007078132A JP 4096992 B2 JP4096992 B2 JP 4096992B2
Authority
JP
Japan
Prior art keywords
solder
ball
substrate
chip
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007078132A
Other languages
English (en)
Other versions
JP2007273982A (ja
Inventor
太佐男 曽我
英恵 下川
哲也 中塚
幹夫 根岸
浩一 中嶋
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007078132A priority Critical patent/JP4096992B2/ja
Publication of JP2007273982A publication Critical patent/JP2007273982A/ja
Application granted granted Critical
Publication of JP4096992B2 publication Critical patent/JP4096992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

鉛フリー半田（鉛を積極的に含んでいない半田）を用いた電子機器に関する。特に、電子機器のモジュール実装等に有効な温度階層を用いてはんだ接続された電子機器に関する。
Sn-Pb系はんだにおいては、高温系はんだとしてPbリッチのPb-5Sn(融点：314〜310℃)、Pb-10Sn(融点：302〜275℃)等を330〜350℃の温度ではんだ付けし、その後、このはんだ付け部を溶かさないで、低温系はんだのSn-37Pb共晶(183℃)で接続する温度階層接続が行われてきた。このような温度階層接続は、チップをダイボンドするタイプの半導体装置や、フリップチップ接続などの半導体装置などで適用されている。例えば、ＢＧＡ、ＣＳＰ、ＷＬ−ＣＳＰ(Wafer Level CSP)、マルチチップモジュール(ＭＣＭと略す)などで温度階層接続が必要となる。すなわち、半導体装置内部で使用するはんだと、半導体装置自身を基板に接続するはんだとの温度階層接続できることがプロセスでも重要になっている。
一方、製品によっては部品の耐熱性の限界から290℃以下での接続が要求されるケースがでている。従来のSn-Pb系の中でこれに適した高温用組成域としてPb-15Sn(液相：285℃)近傍が考えられる。しかし、Snが多くなると低温の共晶(183℃)が析出してくる。また、これよりSnが少なくなると液相温度が高くなるため、290℃以下での接続が困難となる。このため、プリント基板に接続する２次リフロー用はんだがSn-Pb 共晶であっても、高温用はんだ継手が再溶融する問題が避けられなくなった。２次リフローはんだがPbフリー化されると、Sn-Pb共晶より更に約20〜30℃高い240〜250℃で接続することになるため、更に、困難となる。
即ち、はんだ付け温度が、330〜350℃もしくは290℃レベルの温度階層可能な高温系のPbフリーはんだ材料はないのが現状である。
この状況を以下に詳しく記す。現在、はんだは環境の問題からPbフリー化が進んでいる。プリント基板にはんだ付けするPbフリーはんだの主流はSn-Ag共晶系、Sn-Ag-Cu共晶系、Sn-Cu共晶系になりつつあり、これに伴い、表面実装におけるはんだ付け温度は通常240〜250℃である。これらのはんだと組み合わせて使用できる高温側の温度階層用Pbフリーはんだはない。最も可能性のある組成として、Sn-5Sb(240〜232℃)はあるが、リフロー炉内の基板上の温度ばらつき等を考慮すると、これを溶かさないで接続できる高信頼性の低温側のはんだはない。他方、高温系のはんだとしてAu-20Sn(融点：280℃)は知られているが、硬い材料であり、コスト高のために使用が限定される。特に、熱膨張係数が大きく異なる材料へのSiチップの接続、あるいは大型Siチップの接続では、はんだが硬いため、Siチップを破壊させる恐れがあるため使用されていない。
上記状況において、Pbフリー化に対応でき、モジュール実装において部品の耐熱性を越えない290℃以下で高温側のはんだで接続後(１次リフロー)、更に該モジュールの端子を、プリント基板等の外部接続端子にSn-3Ag-0.5Cu(融点：217〜221℃)はんだで表面実装(２次リフロー)することが要求されている。例えば、チップ部品と半導体チップとが搭載された携帯用製品のモジュール(一例として高周波モジュール)が開発されており、チップ部品及び半導体チップは高温系はんだによってモジュール基板に接続され、キャップ封止、もしくは樹脂封止が要求されている。これらのチップ部品は耐熱性の問題で、max290℃以下での接続が要求されている。なお、高温側のはんだ接続温度は、チップ部品の耐熱性の問題であるため、必ずしも290℃に限定されるわけではない。該モジュールをSn-3Ag-0.5Cuで２次リフローを行う場合、はんだ付け温度は240℃前後に達する。従って、Sn系はんだの中で最も高融点であるSn-5Sbでも融点が232℃であること、また、チップ電極めっきにPb等が含まれると更に融点が下がることから、モジュール内のチップ部品のはんだ付け部が２次リフローで再溶融することは避けられない状況にある。このため、はんだが、再溶融しても、問題が起こらないシステム、プロセスが求められている。
これまでは、モジュール基板に、Pb系のはんだを用いてmax290℃でチップをダイボンドし、チップ部品をリフローした。ワイヤボンドされたチップ上には柔かいシリコーンゲルを塗布し、モジュール基板上面をAl等のキャップで保護し、Sn-Pb共晶を用いた２次リフローで対応してきた。このため、２次リフローではモジュール継手のはんだの一部が溶融しても、応力がかからないのでチップは動かず、高周波特性で問題はない。しかし、Pbフリーはんだによる２次リフローが要求され、かつ、コスト低減化のため、樹脂封止型モジュールの開発が必須になってきた。これをクリアするためには、以下の課題を解決することが要求されている。
1)max290℃以下での大気中リフロー接続が可能であること〔チップ部品 の耐熱保証温度；290℃〕。
2)２次リフロー(max260℃)で溶けないこと、もしくは溶けてもチップが 動かないこと（高周波特性に影響するため）。
3)２次リフロー時にモジュール内のはんだが再溶融しても、チップ部品 のはんだの体積膨張によるショートがないこと。
具体的にＲＦ(Radio Frequency)モジュールで評価した結果の課題を以下に示す。
ＲＦモジュールにおいてチップ部品とモジュール基板との接続に、従来のPb系はんだ(245℃の固相線を持つはんだであるが、チップ部品の接続端子はSn-Pb系のはんだめっきが施されている。このため、低温のSn-Pb系共晶が形成されるため再溶融する)で接続し、絶縁性で弾性率を変えた各種樹脂を用いて一括で覆うように封止したモジュールの２次実装リフロー後のはんだの流れ出しによるショート発生率を調べた。
図２はモジュールにおけるチップ部品の２次実装リフロー時に、はんだ流れの原理を示す流れ出しの説明図であり、図３は同じくチップ部品のはんだ流れの一例を示す斜視図である。
はんだ流れ出しによるショートのメカニズムはモジュール内のはんだの溶融膨張圧力により、チップ部品と樹脂の界面、または樹脂とモジュール基板の界面を剥離させ、そこにはんだがフラッシュ状に流れ込み、表面実装部品の両端の端子が繋がって短絡に至るものである。
この結果、はんだの流れ出しによるショート発生率は樹脂の弾性率に比例して起きていることが分かった。従来の高弾性エポキシ樹脂は不適合であり、柔らかいシリコーン樹脂の場合は180℃(Sn-Pb共晶の融点)における弾性率が低い場合に、ショートが発生しないことも分かった。
しかし、低弾性樹脂としては実用的にはシリコーン樹脂になるため、基板分割工程の時、樹脂の特性から分割しきれないで残る場合があり、レーザ等の切り込み部を入れる工程が新たに必要になる。他方、一般のエポキシ系樹脂の場合、硬いためショートが発生し、不適合であるが、機械的分割は可能である。但し、180℃で短絡を起こさないくらいに柔かくすることは特性上、難しい状況にある。機械的保護を兼ねて、かつ、はんだの流れを防止できる樹脂封止が可能ならば、ケースやキャップなどで覆う必要がないのでコスト低減化が図れる。
さらに、我々はＲＦモジュールをはじめとする電子機器（電子装置）の鉛フリー半田材料を用いたはんだ接続に関し、特に大気中であり、かつ高温（はんだ接続温度：約240℃から約300℃）のはんだ付けについてより実験等検討を重ね、次のこと分かった。大気中の半田付けは、不活性性ガス中（例えば窒素雰囲気中）と異なり、高温系の鉛フリー半田材料の酸化が生じ、はんだ濡れ性、はんだ接続信頼性の低下等のはんだ接続に大きな問題を引き起こしていた。更には細かい金属粒子がはんだ中に早く拡散するため、化合物化が促進されることにより融点が上昇するため、ガス放出によるはんだ変形ができず、ボイドを多く含むことが分かった。なお、これはＲＦモジュールの半田付けに限定されることではない。
本発明の目的は、全く新規なはんだペースト、はんだ接続法、はんだ継手構造を提供することである。特に大気中における鉛フリーはんだ接続を考慮したはんだペースト、はんだ接続法、はんだ継手構造を提供することである。
また、本発明の他の目的は、高温時に接続強度が維持できるはんだを用いた温度階層接続を提供することである。特に鉛フリー半田材料のはんだ付けを大気中で行った場合であっても、ボイド欠陥をすくなくし、かつ高温側接続部の接続信頼性を維持した温度階層接続を提供することである。
また、本発明の他の目的は、高温時に接続強度が維持できるはんだ接続部を有する電子機器を提供することにある。特に鉛フリー半田材料のはんだ付けを大気中で行った場合であっても、高温側接続部の接続信頼性が高い電子機器を提供することである。
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
電子部品と該電子部品が実装される実装基板を有する電子機器であって、該電子部品の電極と該実装基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールの表面がＮｉ層で覆われ、さらに該Ｎｉ層はＡｕ層で覆われているはんだを用いて形成されたはんだ接続部により接続されているものである。
また、半導体装置と該半導体装置が実装される実装基板を有する電子機器であって、該半導体装置の電極と該実装基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部により接続され、該金属ボール同士は該金属とＳｎとの化合物で連結されているものである。
また、半導体装置と、該半導体装置が実装される第一の基板と、該第一の基板が実装される第二の基板を有する電子機器であって、該半導体装置の電極と該第一の基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部で接続され、該第一の基板の電極と該第二の基板の電極は、少なくともSn-Ag系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系はんだのいずれかにより形成された接続部により接続されているものである。
また、半導体チップと、該半導体チップが実装される基板を有する電子機器であって、該基板の接続端子と該半導体チップの一方の面に形成された接続端子はワイヤボンディングにより接続され、該半導体チップの他方の面と該基板はＳｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部により接続され、該接続部の該金属ボール同士は該金属とＳｎの化合物で結合しているものである。
また、電子部品と、該電子部品が実装される第一の基板と、該第一の基板が実装される第二の基板を有する電子機器の製造方法であって、240℃以上でありかつ該電子部品の耐熱温度以下において、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われた第一の鉛フリーはんだをリフローして、該電子部品の電極と該第一の基板の電極を接続する第一の工程と、該第一の工程のリフロー温度より低い温度において、第二の鉛フリーはんだをリフローして、該電子部品が実装された第一の基板と該第二の基板を接続する第二の工程を有する電子機器の製造方法である。
また、電子部品を搭載した一次基板がプリント基板やマザーボード等の二次基板に実装されている電子機器において、電子部品と一次基板との接続をCuボールとSnはんだボールを有するはんだペーストをリフローすることにより行い、一次基板と二次基板との接続をSn-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuはんだをリフローすることにより行うものである。
例えば、温度階層接続を考えると、既に接続した高温側のはんだは、一部が溶融しても、他の部分が溶融しなければ、後付けのはんだ接続時のプロセスに耐えられる強度を十分に確保できる。
金属間化合物の融点は高く、金属間化合物で結合された個所は300℃でも、接合強度を十分確保できるので、高温側の温度階層接続用として利用できる。そこで、我々は、Cu(もしくはAg,Au,Al,プラスチック)ボールもしくはこれらのボール表面にSn等のめっきを施したものと、Sn系はんだボールとを体積比で約50%配合したペーストを用いて接続した。これによって、Cuボール同志が接するもしくは近接している個所は、その周りの溶融したSnと反応してCu-Sn間の拡散によりCu6Sn5金属間化合物が形成され、これによって、Cuボール間の接続強度を高温で確保することができる。この化合物の融点は高く、250℃のはんだ付け温度では十分な強度を確保している(Snの部分のみ溶融する)ので、プリント回路基板への２次リフロー実装時において剥がれたりすることはない。従って、２次リフロー時におけるモジュールのはんだ付け部は、高融点の化合物の連結による弾性的結合力で高温強度を確保し、温度サイクル時には柔軟なSnの柔かさで寿命を確保する機能を分担する複合材であり、高温の温度階層接続用として十分使用できるものである。
この他、望ましい融点を持つ硬い、剛性の強いはんだ、例えばAn-20Sn、Au-(50〜55)Sn(融点：309〜370℃)、An-12Ge(融点：356℃)等の場合でも、粒状の粒子を使用し、柔かい、弾性のあるゴム粒子を分散混入させ、もしくは低融点のSＮｉn等の柔かいはんだを該はんだ間に分散混入させることにより、該はんだの固相線温度以上でも接続強度を有し、変形に対しては金属粒子間にある柔かいSnもしくはInもしくはゴムで緩和することにより、はんだの弱点を補完する新たな効果が期待できる。
次に、樹脂封止したＲＦモジュール構造での解決手段を示す。
はんだによる短絡の対策手段としては、２次実装リフローにおいてモジュール内部のはんだが溶融しない構造とするか、もしくはモジュール内部のはんだが溶融してもはんだの溶融膨張圧力を小さくして部品と樹脂の界面や樹脂とモジュール基板の界面での剥離を引き起こさない構造とするなどが考えられるが、樹脂設計が難しい。
他方、硬度の低いゲル状の樹脂などを用いて溶融した内部のはんだの溶融膨張圧力を緩和することが考えられるが、保護力(機械的強度)が小さいため、ケースやキャップで覆って保護することになり、これはコストアップのため採用できない。
図１３(後述)は樹脂封止構造とした場合における現用はんだを用いた場合と、本案を用いた場合との溶融はんだの流れに対する見方の比較を示す。Pb系はんだの体積膨張は3.6%である〔金属材料理工学；河上益夫、p1442〕。本案継手構造では２次リフロー実装時の240℃前後ではSnのみ溶融するので、CuボールとSnボールとの体積比率は約50%であることを考慮すると、溶融直後の体積膨張は1.4%であり、Pb系はんだの約1/2.5倍である。他方、再溶融の状態を考慮すると、現用はんだは再溶融すると、瞬時に3.6%膨張するため、硬い樹脂では樹脂が変形できず、圧力が高まりチップ部品と樹脂の界面に溶融はんだが流れ込むことになる。このため、樹脂は柔らかいことが必要条件である。他方、本案では、図１(後述)のチップ断面モデルでも分かるように、Cu粒子間は主にCu6Sn5化合物で連結されている。Cu粒子間の隙間にあるSnが溶融しても、Cu粒子が連結された構造のため動かないので、樹脂による圧力は連結されたCuの反発力で拮抗し、溶融Snへの圧力はかかりにくい状況になっている。更に、接合部の体積膨張は現用はんだの1/2.5と低いことから、両者の相乗効果を考慮すると、Snがチップ部品界面を伝わって流れる可能性は低いことが予想される。従って、該モジュールを本案接続構造にすることで、かつ、若干柔らかくしたエポキシ系樹脂で封止することが可能で、容易に切断加工できる低コストのＲＦモジュールを提供することができる。
本願発明によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
本発明によれば、温度階層接続において、高温時に接続強度が維持できるはんだを提供できる。特に大気中における鉛フリーはんだ接続を考慮したはんだペースト、はんだ接続法、はんだ継手構造を提供することができる。
また、本発明によれば、高温時に接続強度が維持できるはんだを用いた温度階層接続方法を提供することができる。特に鉛フリー半田材料のはんだ付けを大気中で行った場合であっても、高温側接続部の接続信頼性を維持した温度階層接続を提供することができる。
また、本発明によれば、高温時に接続強度が維持できるはんだ接続部を有する電子機器を提供することができる。特に鉛フリー半田材料のはんだ付けを大気中で行った場合であっても、高温側接続部の接続信頼性が高い電子機器を提供することができる。
以下、本発明の実施の形態について説明する。
図１は、本発明における接続構造の概念について示したものである。また、はんだ付け前の状態と、はんだ付け後の状態とを示している。図１(a)は、粒径約30μmのCuボール１(もしくはAg、Au、Al、Cu-Sn合金等)、及び粒径約30μmのSn系はんだボール２(融点：232℃)をフラックス４を介して適度に少量分散させたペーストを用いた例である。このペーストを250℃以上でリフローするとSn系はんだボール２は溶融し、溶融Sn３がCuボール１を濡れるように拡がり、Cuボール１間に比較的均一に存在することとなる。その後、Cuボール１と溶融したSnは反応し、Cuボール１同士はCuとSnの化合物(Cu6Sn5を主とする)により接続されることになる。なお、Cu、Snの粒子径はこれに限定されるものではない。
リフロー温度はできる限り高くすることにより、Cu6Sn5化合物が短時間に形成されるので、化合物形成のためのエージング工程は不要になる。Cu6Sn5化合物の形成が不十分な場合、部品耐熱の範囲で短時間のエージングを行い、Cuボール１間強度を確保する必要がある。この化合物の融点は約630℃と高く、機械的特性は悪くないので、強度上の問題はない。高温で長時間エージングしすぎるとCu3Sn化合物がCu側に成長する。Cu3Snの機械的性質は一般に硬く、脆いとみなされているが、はんだ内部でCu粒子周囲にCu3Snが生成されても、温度サイクル試験等に対して寿命に影響がなければ問題はない。実験では高温、短時間でCu3Snが十分生成されても、強度上での問題はなかった。これは、これまでも経験してきたように、接合界面に長く沿って形成される場合と、今回のように、個々の粒子の周囲に形成された場合では、破壊に及ぼす影響も異なってくることが考えられる。今回のケースは化合物周囲の柔らかいSnによる補完効果も大きいものと考えられる。
Cuボール１間を化合物(Cu6Sn5)を介して接合させるので、その後に240℃前後のリフロー炉を通るとしても、その接合部分(Cu6Sn5)、Cuボール１ともに溶融せずに接続強度を確保することができる。なお、Cuボール１間の接続信頼性からして、化合物(Cu6Sn5)は数μｍ程度生成されることが好ましい。しかし、隣接Cu粒子すべてが化合物で結合する必要はなく、むしろ、確率的に、化合物による連結がない部分が存在することが、変形の自由度があって望ましい。
図１(b)は、前述のCuボール１にSnめっき(厚さ：約0〜0.1μm以下)等を施した例である。Snめっきが薄いことによるSn量が不足する場合は、同一ボール径のSn系はんだボールで補充する。CuにSnめっき処理をすることで溶融Sn３がボールに沿って濡れ拡がりやすくなり、よりCuボール１間を均等の間隔にしやすくなる。また、ボイドレス化に対しても大きな効果がある。なお、はんだめっきはリフロー時に酸化被膜が破れて、表面張力の作用でCuボール同志が吸引されるように接近して、Cu6Sn5化合物が形成される。なお、SnにBi等を微量添加(1〜2％)することで、はんだの流動性を向上させ、端子上へのぬれ性を向上させる効果がある、但し、Biが多いと脆さがでてくるので望ましくない。
(ａ)(ｂ)に示されたはんだ（はんだ材料、はんだペースト）は、窒素雰囲気中ではんだ付けする場合には非常に有効である。または大気中であっても約２４０度以下ではんだ付けする場合には有効である。これは、２４０度以下ではＣｕボール１、Ｓｎ系はんだボール２、フラックス４の酸化現象はそれほど激しくないからである。Ｓｎ系はんだとはＳｎ−（０〜４）Ａｇ−（０〜２）Ｃｕ、更に、これにＳｂ，Ｂｉ、Ｎｉ等が入った組成である。特に、フラックスとしては洗浄しても残さの問題があるので、弱いロジン系フラックスを用いるのが一般的である。フラックス４の酸化による接続信頼性への影響はそれほど大きくない。
しかし、大気中であって、かつ約２４０度を超えてはんだ付けを行った場合（電子部品の耐熱性の問題から２４０度から３００度ではんだ付けを行うのが望ましい）、Ｃｕボール１、Ｓｎ系はんだボール２、フラックス４の酸化等により接続信頼性が低下する場合があることが分かった。例えば、２９０度の大気中で上記(a)(b)のはんだペースト（はんだ材料）を用いて半田接続の実験を行った場合、半田接続部が酸化により変色し、接続信頼性が低下していた。図２１は実験結果を示し、耐熱性の基板に1005チップ部品を(a)が窒素中、(b)が大気中で285℃でリフロー接続した外観である。大気中で接続したものははんだ表面が酸化し、変色している。また、ぬれ性も劣ることが分かる。なお、２９０度は実装する半導体装置(半導体チップ)や電子部品の耐熱性を考慮したものである。ただし、本実施例にかかるはんだのリフロー温度の上限が２９０度であることを示すものではない。
以下、検討結果につき具体的に説明する。上記実施例(a)(b)に係るはんだペーストでは、リフローによりＣｕボール１、Ｓｎ系はんだボール２、フラックス４の全てが酸化の対象になる。すなわち、フラックス４の量が多い場合、Ｃｕボール１、Ｓｎ系はんだボール２はフラックスの液中に存在するので大気に触れることはなく、酸化されない。しかし、Ｃｕボール１、Ｓｎ系はんだボール２を組合わせる本実施例に係るはんだでは、Ｃｕボール１、Ｓｎ系はんだボール２の直径は数μｍから数十μｍ（約５μｍから４０μｍ、Ｃｕくわれを制御できれば１〜５μｍも可能である）であるため、はんだペーストに含まれるＣｕボール１、Ｓｎ系はんだボール２全体の表面積は大きくなる。ペースト中のフラックス量はペーストの性能維持のため限定される。従って、Ｃｕボール１、Ｓｎ系はんだボール２の全てをフラックス４で覆うことは困難であり、その一部がフラックス４から露出した状態になる。従って、Ｃｕボール１、Ｓｎ系はんだボール２が大気中では酸化される可能性が高い。特に、Snは酸化されやすい。
一方、Ｃｕボールに関しては、リフロー時にＳｎ系はんだボール２が融解するとＣｕボール１は溶融したSn系はんだ（溶融Sn系はんだ３）により覆われるため、酸化されないように思える。しかしＳｎ系はんだにより覆われる部分、またはＳｎ系はんだとＣｕによる化合物が形成される部分はＣｕ系はんだがぬれ拡がらないためＣｕボールの表面全体ではなく、Ｃｕボール１の一部は露出した状態になる。したがって、Ｃｕボールは酸化される。また、Ｓｎ系はんだが融解する(232℃に達する)までに、Ｃｕは予熱等によっても酸化される。
ここで、フラックス４はＣｕボールおよびＳｎボールの酸化を還元する作用がある。しかし、２４０度以上ではフラックス自体も激しく酸化されていること、さらにはフラックス４の量が多くない場合は、フラックス４全部が酸化され、フラックスの酸化還元力は劣化していることにより、ＣｕボールおよびＳｎボールの酸化を還元することはできない。また、ロジン系フラックスは酸化銅を還元することはできるが、酸化された錫を還元する効力はない。Ｃｕボールが酸化されると、溶融Sn３がCuにぬれ広がりにくくなり、Ｓｎとの化合物(Ｃｕ６Ｓｎ５)の形成が困難になり、高温系における半田接続信頼性が低下する。
特に(ａ)では、Ｃｕボール１は裸の状態である（被膜されていない）ため、酸化されやすい。
また、（ｂ）ではＣｕボール１はＳｎにより被膜されているが、0.1μｍ程度の薄いＳｎ膜ではＣｕボールへの酸化を防止することはできない。ちなみに、数十μｍのＣｕボール１の表面に数μｍのＳｎ膜を形成するのは技術的に困難である。また、薄いＳｎ膜でＣｕボール１を覆った場合では、ＳｎとＣｕの化合物(Ｃｕ３Ｓｎ)ができ易く形成され、そのＣｕ３Ｓｎが酸化される場合がある。ＣｕとＳｎの化合物の酸化は、ＣｕおよびＳｎの酸化物よりも還元が難しい。なお、一旦Ｃｕ３Ｓｎが形成されるとＳｎはＣｕボールにぬれない。
このように上記(a)(b)では、大気中であり、かつ約２４０度を超えてはんだ付けを行った場合、接続信頼性が問題になる。そこで、我々はこの点に関して、より一層検討を重ねた結果、(c)のはんだペーストが上記条件においても接続信頼性を確保できることが分かった。
図１（ｃ）のはんだペースト(はんだ材料)は、表面がNi/Auめっき124で覆われたCuボール１とＳｎ系はんだボール２とフラックス４を有するものである。図２０(a)は表面にNi/Auめっき124が形成されたCuボール１を示す。ここで、AuはCuおよびNiの酸化を防止する。また、NiはAuのCuへの拡散を防止し、また240度以上でリフローした場合に生じるCuのSn中へのくわれ(溶け出し)を防止する。特にＣｕ粒子を小さくすることで、高温になるとＣｕはＳｎ系はんだ中に早く溶け出す。通常のはんだの場合、溶けてフラックスによる反応ガス等を追い出し凝固が完了する。しかし、Ｃｕのはんだ中への拡散が早すぎると、Ｃｕ−Ｓｎ化合物を形成して高融点化するのでガスを放出できない状態で凝固が早く完了する。このため、チップと基板間の間隙そのままになると、見掛け上ボイドが多くなる原因となる。このような弊害もＮｉをバリアとすることでＣｕがはんだ中へのくわれを阻止されることで、正常なはんだ付けが可能になる。ちなみに、Cu3SnはＳｎがＣｕボール１の表面にぬれ広がることを妨げ、またCu3Snの機械的性質は一般に硬く、脆い。なお、Niめっきは、AuのCuへ拡散を防止するので、高温でもＳｎがぬれない間はＡｕで酸化を防ぎ、はんだがぬれてしまえばリフロー後に半田(Sn)に拡散される。
AuがCuボール１に拡散することを防止するためには、通常Niの厚さは0.1μm以上必要である。一方、数十μmの粒子にめっき形成できる膜厚は約１μmである。よって、Niの膜厚は0.1μm以上1μm以下が望ましい。なお、Niめっき膜を厚くして、Ni3Sn4の化合物を形成させてCu粒子同志を連結させることも可能である。
また、AuはNiおよびCuの酸化を防止できる厚さであれば良く、表面に凸凹があるCuボール全体を被膜することを考慮すると、0.01μm以上が望ましい。一方、コストおよびめっき法（フラッシュめっき法）により形成できるAu膜厚を考慮すると0.05〜0.1μmが望ましい。
なお、AuがCuボールへ拡散することを考慮し、予めAuめっきを厚膜形成するのであれば、必ずしもNiめっき膜を形成する必要はない。しかし、コストおよびAuめっき膜を厚く(0.1μm以上)形成することは技術的に困難であることを考慮すると、Niめっき膜は形成したほうがよい。
また、図２０(ｂ)に示すように、Sn系はんだボール２の表面はSnの酸化防止およびCuボールとの激しい反応（Cu３Snの形成）を防止するために、保護膜122を形成しておくことが望ましい。ここで保護膜としてウレタン等のフラックス作用のある樹脂被膜、グリセリン等のコーテイング膜、Ar等のプラズマクリーニング膜、Ar等のイオンまたは原子を用いたスパッタリング膜等を用いることができる。Sn系はんだボール２は、表面が多少酸化しても、内部に清浄なSnが残っているので、240℃以上でリフローした場合には、内部に清浄なSnが酸化膜を破ってでてくる。従って、Sn系はんだボール２表面への保護膜の形成は必須ではないが、保護膜の形成することにより、Sn系はんだボールの酸化を最小限に抑え、半田接続部の信頼性をより確保することができる。
表面がNi/Auめっき124で覆われたCuボール１とSn系はんだボール２を含むはんだペースト(図１(c))はリフロー後、図１(a)(b)と同様、Cuボール１同士はCuとSnの化合物(Cu６Sn５)により結合される。
このように図１(c)のはんだによれば、大気中で、かつ約240℃以上でも、接続信頼性に最も影響を与えるCuボール１の酸化を防止でき、半田接続部の接続信頼性を確保することができる。
なお、予めCuボールとSn系はんだボールの他に、CuとSnの金属化合物であるCu６Sn５ボールをはんだに含ませてもよい。この場合、仮にCuボールおよびSn系はんだボールの酸化が激しくても、CuボールはCu６Sn５により結合されやすくなる。Cu６Sn５ボールはＣｕのＳｎ中への溶け込みは少ないので、高温になってもCu６Sn５形成し過ぎによる弾性的拘束の弊害はない。
なお、図１(a)から(c)のはんだペーストは各実施例に開示された電子装置、電子部品の製造に用いることができることはいうまでもない。
次にこの接続構造を有するLSIパッケージ、部品等の電子部品をプリント基板に実装する。この際、温度階層接続が必要となる。例えば、プリント基板の接続端子部にSn-3Ag-0.5Cu(融点：221〜217℃)はんだペーストを印刷し、LSIパッケージ、部品等の電子部品を搭載後、240℃で大気中、窒素中でリフローすることができる。特に、図１(c)のはんだであれば、大気中において、240℃以上で電子部品の耐熱温度まで(例えば240℃以上300℃以下)でリフローすることができる。このSn-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuはんだは、従来のSn-Pb共晶はんだに置き換わる標準的なはんだとして取り扱われているが、Sn-Pb共晶はんだよりも融点が高いことから、それに対応できる高温系Ｐｂフリーはんだの開発が要求されている。前述の如く、既に接合されているCu-Cu6Sn5間で高温での強度を確保するとともに、リフロー時のプリント基板の変形等で発生する応力には十分耐えられるレベルになっている。従って、プリント基板との２次リフローにSn-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuを用いても、高温用はんだとしての機能を有することから、温度階層接続を実現することができる。なお、この場合のフラックスは洗浄レス用としてRMA（Rosin Mild Activated）タイプもしくは洗浄用としてRA(Rosin Activated)タイプがあり、洗浄、無洗浄、共に可能である。
図２は素子13を中継基板14にAu-20Snはんだ７等で接合し、ワイヤボンド８後、洗浄レスタイプの上記ペーストを用い、AlもしくはFe-Ｎｉ等にＮｉ-Auめっきを施したキャップ９周囲を中継基板にリフローで接合10する。このとき、絶縁特性を重視すればフラックスは塩素の含まない系で窒素雰囲気での接続が望ましいが、ぬれ性を確保できない場合、RMAタイプの弱活性ロジンで封止する方法がある。この素子は完全な封止性を要求するものではなく、フラックスが十分な絶縁特性を確保していれば、フラックスが存在する状態でも長時間保持しても素子への影響はない。キャップ封止の目的は主に機械的保護である。封止の方法としては封止部をパルス電流による抵抗加熱体15等で加圧接合することも可能である。この場合、封止部に沿ってデイスペンサーで塗布し、細い連続したパターン12を形成する(図２(b))。
パターンの断面A-A′を拡大したモデルを右側に示す。Cuボール1とSnボール２はフラックス４で保持されている。この上からパルス電流による抵抗加熱体15で加圧接合すると、ペーストは図２(c)のように平坦化される。平坦化された断面B-B′を右側に拡大した。中継基板6とキャップ9間のはんだの接続部はこの場合、30μmのCuボールを使用すると、１〜１.５個分(約50μm)の間隙になる。パルスヒータによる加圧接合条件は最大350℃、5秒で行ったので、Cuボール１と中継基板の端子6、Cuボール１とキャップ9との接触部はキャップ表面にCu系もしくはＮｉ系のめっきが厚く形成されている限り、容易にCu6Sn5もしくはＮｉ3Sn4の化合物を短時間に形成するため、エージング工程は一般に不要である。ペースト塗布幅は意図的に狭くとり、加圧により、例えば、幅250μm×高さ120μmの断面で塗布されると、加圧後、粒子１個乃至１.５個分の厚さになるので約750μm幅に広がることになる。
この封止したパッケージには外部接続用端子11として、予めSn-0.75Cu共晶はんだボールを供給しておき、プリント基板上には、はんだペーストが印刷された状態で、他の部品と同様に位置決めし、搭載され、リフローで表面実装される。リフロー用はんだにはSn-3Ag(融点：221℃、リフロー温度：250℃)、Sn-0.75Cu(融点：228℃、リフロー温度：250℃)、Sn-3Ag-0.5Cu(融点：221〜217℃、リフロー温度：240℃)等が使用される。これまでのSn-Pb共晶はんだの実績から、Cu-Cu6Sn5間は十分な強度が確保されているため、リフロー時に封止部等が剥がれることはない。なお、Cu箔同志をこのはんだペーストで接合したラップ型継手を270℃でせん断引張試験(引張速度：50mm/min)を行ったところ、約0.3kgf/mm2の値が得られたことにより、高温での強度は十分確保していることを確認した。
キャップ部がＮｉ-AuめっきされたAlもしくはFe-Ｎｉ系の場合、Ｎｉ膜厚が約3μm形成していれば、Ｎｉ-Snの合金層成長速度は175℃以上ではCu-Snの合金層成長速度より早いので(例えばD.Olsen他；Reliability Physics,13th Annual Proc.,pp80-86,1975)、高温エージングによりＮｉ3Sn4の合金層も十分形成される。但し、合金層の性質としてはCu6Sn5が優れるので、Ｎｉに対しては厚く成長させることは望ましくないが、高温エージング時間は長くできないので、成長しすぎて脆化することを恐れる心配はない。Snよりも合金層成長速度が遅く、かつ実績のあるSn-40PbはんだのデータからSnの成長速度の概略を予測することができる。Sn-40PbはんだのＮｉに対する成長速度は、短時間であれば280℃でも10時間で1μm以下であり(170℃、8時間で1μmのデータもある)、脆化は問題にならない。NiめっきのSnによる合金層成長に関しては、電気めっき、化学めっき等の種類で合金層成長速度が大きく異なることは知られている事実である。むしろ、ここでは接合強度を確保する必要から速い合金層成長速度を望んでいる。他方、Sn-40PbはんだのCuに対する成長速度として170℃、６時間で1μmのデータがある(単純に固相状態と仮定して、変換すると230℃、1時間で1μm成長することになる)。350℃、5秒間での本接続実験ではCu粒子間では、max5μmのCu6Sn5が生成されている個所があることを観察できたことから、高温ではんだ付けした場合、エージング工程は一般に不要と思われる。
このペースト方式ではボイドをなくすことが重要課題でもある。このため、Cu粒子に対してはんだのぬれ性を向上させること、及びはんだの流動性を良くすることが重要である。このため、CuボールへのSnめっき、Sn-Cuはんだめっき、Sn-Biはんだめっき、Sn-Agはんだめっき、及びSn-0.7Cu共晶はんだボールの採用、はんだボールへのBi添加などは効果のある手段である。
また、はんだボールはSnに限らず、Sn-Cu共晶系はんだボール、Sn-Ag共晶系はんだボール、Sn-Ag-Cu共晶系はんだボールもしくはこれらにIn,Zn,Bi等のいずれか一つ以上を添加したはんだボールであっても良い。これらの場合もSnが大部分を占める組成となるので、所望の化合物を生成することができる。また、二種類以上のはんだボールが混合しても良い。これらはSnより融点が低い分、一般的には高温での合金層成長が速くなる傾向がある。
図２のダイボンド７も本案のペーストが使用できる。本案ペーストで接続後、洗浄して、ワイヤボンデイングを行う。なお、これまではダイボンド用にAu-20Sn接合が使用されてきたが、信頼性の観点から小さなチップに限定されていた。また、Pb系であればPb-10Sn等が使用されてきた。本案の接合はある程度面積の広いものでも展開できる。接合部の間隙は厚いほど寿命で高信頼性になるが、高融点金属のボール径との応用が可能である。薄くする場合は粒子径を小さくすることで可能である。接続法によっては、粒子径を小さくして厚くすることも可能である。Cu粒子径は5〜10μmでも可能であり、更に微細粒が混入しても可能である。Siチップ(裏面のメタライズとしてCr-Cu-Au、Ｎｉめっき他)とCuボール間、Cuボールと基板上の接続端子間の化合物はSnとCu、SnとＮｉのいずれもあり得る。合金層成長が少ないことから、脆化の問題はない。
高温はんだの接続部分は、後工程のリフロー時に耐えられれば良く、その時にかかる応力は小さいと考えられる。そこで、金属ボールの替わり、接続端子の片面もしくは両面を荒らして、CuもしくはＮｉ等の突起を形成することにより、突起の接触部のところで確実に合金層を形成し、他の部分ははんだで接合された状態になり、ボールと同じような効果がある。はんだはデイスペンサーで片方の端子上に塗布し、上からパルス電流による抵抗加熱体で突起部を食い込ませながらはんだを溶融させ、高温でダイボンドすることで、突起部のアンカー効果と接触部の化合物形成により、リフロー時に応力的に耐えるだけの強度を有することができる。図３(a)は基板19のCuパッド18上に表面をエッチング20で荒らし、その上にSn系のはんだ2ペーストを塗布した接続部断面モデルである。この時、Sn系はんだの中にCu微粒子等を混ぜても良い。部品端子部75の裏面は平坦でも良いが、ここではCuもしくはＮｉめっき等を施し、表面をエッチング20で荒らした。図３(b)は加熱加圧で接合した状態で、高めの温度でリフローすることで接触部は化合物が形成され強くなる。このため、外部接続端子を基板の端子上に接続する後工程のリフローでは、この部分が剥離することはない。
エージングで拡散濃度を増し、低温から高融点側に化合物が３段階くらいの変化があるAu-Sn接合は、比較的低い温度で、温度変化が少ない範囲で各種の化合物が形成される。Au-Sn接合で、良く知られている組成はAu-20Sn(280℃共晶)であるが、280℃の共晶温度を保持するSnの組成域は約10から37%の範囲である。Snが多くなると脆くなる傾向はある。Auが少ない系で実現できそうな組成領域として、Snは55から70%までと考える。この組成範囲では252℃の相が現れるが（Hansen;Constitution of Binary Alloys,McGRAW-HILL 1958）、前工程(１次リフロー)で接続した個所が後工程(２次リフロー)の接続で252℃に達する可能性は低いと考えられるので、この組成域でも温度階層接続の目的は達成できるものと考える。化合物としてはAuSn2からAuSn4が形成される範囲である。ダイボンドもしくはキャップの封止部に適用することが可能である。更に安全サイドを考えるならSn:50〜55%で309℃の固相線、max370℃の液相線になるので、252℃の相を析出をさけることができる。図４はSiチップ25裏面に予めＮｉ(2μm)-Auめっき(0.1μm)を施し、例えばリードフレーム19上のタブにはＮｉ(2μm)22-Snめっき(2〜3μm)23を施した断面モデルである。窒素雰囲気で加熱、加圧のダイボンデイングにより、更には必要に応じてエージングを加えることにより、Snの一部はＮｉ-Snの合金層に消費され、残りはAu-Snの合金層を形成することになる。Snが多いとSnとAuSn4の低い共晶点(217℃)が形成されるので、これを形成しないようにSn量を制御する必要がある。微細な金属粒子とSn等とを混ぜたペーストを塗布しても良い。Au-Snのダイボンドは350〜380℃の高温で行われるので、膜厚と温度と時間等を制御することで、AuSn2よりSnが少ない化合物を作ることにより、252℃以上の融点を確保できるので、後工程のリフロープロセスでは問題はないと考えられる。
以上説明したように、Snの融点よりかなり高い300℃レベルで溶かすことにより、拡散が活発になり化合物を形成させて、高温での強度を確保することができ、温度階層接続における高温側の高信頼接続を実現することができた。
なお、これまで説明してきた金属ボールは、単体金属（例えば、Cu、Ag、Au、Al、Ｎｉ）、合金（例えば、Cu合金、Cu-Sn合金、Ｎｉ-Sn合金）、化合物（例えば、Cu6Sn5化合物）もしくはこれらの混合物を含むボールのいずれかであれば良い。すなわち、溶融するSnとの間で化合物を生成して金属ボール間の接続を確保できるものであればよい。従って、一種類の金属ボールに限らず、二種類以上の金属ボールを混合させてもよい。これらをAuめっき、もしくはＮｉ/Auめっき、もしくはSnの単体金属めっき、もしくはSnを含む合金めっきを用いて処理したものであってもよい。また、樹脂ボールの表面をＮｉ/Au、Ｎｉ/Sn、Ｎｉ/Cu/Sn、Cu/Ｎｉ、Cu/Ｎｉ/Auのいずれかのめっきを施したものであっても良い。樹脂ボールを混ぜることで応力緩和作用が期待できる。
なお、表面にNiめっき層、Auめっき層を有する金属ボール(単体金属、合金、化合物等)とSnボールを有するはんだであれば、大気中でありかつ240℃を超えるリフロー条件であっても、接続信頼性が高いはんだ接続部を得ることができる。
また、耐熱性樹脂ボールにCu,Niを厚くめっきし、表面にAuめっきしたものも可能である。あるいは低熱膨張のボール同様にCu,Niを厚くめっきし、表面にAuめっきしたものでも良い。樹脂には熱衝撃緩和作用があり、接合した後の熱疲労寿命向上に期待できる。また、低熱膨張のボールの場合、はんだの熱膨張係数が低下し、被接合材の熱膨張係数に近付くので、これも熱疲労寿命向上に期待できる。
次に、金属ボールとしてAlを使用する場合を説明する。高融点の金属は一般に硬いが、低コストで柔らかい金属として純Alがある。純Al(99.99%)は柔らかい（Hv17）が、通常はSnにぬれにくいのでＮｉ/Auめっき、Ni/Cu/Auめっき、Auめっき、もしくはＮｉ/Snめっき、Ｎｉ/Cu/Snめっき等を施すことにより、容易にSnをぬらすことができる。真空中で高温では拡散し易いので、接続条件しだいではAg入りのSn系はんだを使用すること等でAl等とのAl-Ag化合物を形成することも可能となる。この場合は、Al表面へのメタライズは不要であり、コスト上でのメリットは大きい。Alに反応し易いようにSnの中に微量のAg,Zn,Cu,Ｎｉ等を入れても良い。Al表面を完全にぬらす場合と、まだら状にぬらすこともできる。まだら状にすることは応力がかかった場合、接合強度を確保していれば、変形時に拘束が小さくなることから変形し易く、かつ、ぬれていない部分は摩擦損出としてエネルギーを吸収してくれるので、変形能に優れた材料となる。20〜40μm位のAl線にSn、Ｎｉ-Sn、Ag等のめっきを施し、切断して粒状にすることも可能である。Al粒子は窒素中でアトマイズ法などで低コストで多量に製造することが可能である。表面を酸化させないで製造することは困難を伴うので、最初、酸化されてもメタライズ処理を施すことで酸化膜を除去できる。
また、Alボール同士の接合が難しいことを考慮すると、表面にNi層を形成し、そのNi層上にCu層を厚く形成し、さらに薄いNi層、その上に薄いAu層を施したAlボールとSnボールを有するはんだ（はんだ材料、はんだペースト）を用いることは有効である。Cu層を設けることにより、Cu層は融解したSnとCu−Sn化合物（主にCu６Sn５）を形成し、Alボール同士はこのCu−Sn化合物により結合される。Au層はCu層の酸化を防止する。
具体的には、粒子同志の結合をNi3Sn4化合物で行うならば、Ni(1〜5μm)/Au(0.1μm)のめっきを施せば良い。また、粒子同志の結合をCu6Sn5化合物で行うならば、Ni(0.5μm)/Cu(3〜5μm)/Ni(0.3μm)/Au(0.1μm)のめっきを施せば良い。あるいはAu-Sn化合物で結合させるならばAl粒子にAuを3μmレベルに厚くめっきすることで可能である。Al同志間をAuSn2、AuSn等のSnの少ない化合物で結合させることで、高温に耐える接合が得られる。
表面にNi/Au、Ni/Cu/Au、Ni/Cu/Ni/Au、Au層を有するAlボールとSnボールを含むはんだは、大気中であり、かつ240℃以上で半田接続する場合に非常に有効である。またAlはCuに比べ柔らかいため、AlとSnの化合物が硬くてもAlボールとSnボールを含むはんだはCuボールとSnボールを含む半田より柔軟性（応力緩和性）に富む。従って、温度サイクル試験等でも被接合体の破壊防止に効果がある。
次に、Auボールについて説明する。AuボールについてはSnは容易にぬれるので短時間の接続ならばメタライズは不要である。但し、はんだ付け時間が長いと、Snが顕著に拡散し、脆いAu-Sn化合物の形成に不安が残る。このため、柔らかい構造とするにはAu拡散の少ないInめっきなども有力であり、Ｎｉ、Ｎｉ-Au等をバリアにしても良い。バリア層は極力薄くすることで、Auボールが変形し易くなる。Auとの合金層成長が抑えられるメタライズ構成であれば、他の構成でも良い。ダイボンドで短時間で接合させる場合、粒界に生ずる合金層は薄いので、バリアを設けなくてもAuの柔軟性による効果は大いに期待できる。AuボールとInはんだボールの組み合わせも可能である。
次に、Agボールについて説明する。Agボールについても、Cuボール同様であるが、Ag3Sn化合物の機械的性質の硬さ等は悪くはないので、通常プロセスでAg粒子間を化合物で連結することも可能である。Cu等の中に混ぜた使用も可能である。AgボールについてもNi層およびAu層を設けても良いことはいうまでもない。
次に、金属ボールとして金属材料を使用する場合を説明する。合金系の代表例としてZn-Al系、Au-Sn系がある。Zn-Al系はんだの融点は330〜370℃の範囲が主で、Sn-Ag-Cu、Sn-Ag、Sn-Cu系はんだとの階層接続を行うには適した温度域にある。Zn-Al系の代表例として、Zn-Al-Mg、Zn-Al-Mg-Ga、Zn-Al-Ge、Zn-Al-Mg-Ge、更にはこれらにSn、In、Ag、Cu、Au、Ｎｉ等のいずれか一つ以上を含有したものを含む。Zn-Al系は酸化が激しいこと、はんだの剛性が高いこと等のため、Siを接合した場合Siチップに割れを起こす恐れが指摘されており（清水他：「ダイアタッチ向けPbフリーはんだ用Zn-Al-Mg-Ga合金」Mate99,1999-2）、単に金属ボールとして使用するとこれらの課題を解決しなければならない。
そこで、これらの課題をクリアする必要から、はんだの剛性を下げるために、Ｎｉ/はんだめっき、Ｎｉ/Cu/はんだ、Ｎｉ/Ag/はんだ、もしくはAuめっきした耐熱性のプラスチックボールをZn-Al系ボールの中に均一に分散させて、ヤング率の低減を図った。この分散粒子はZn-Alボールに比べ、小さく均一に分散させることが望ましい。変形時に柔らかい弾性を有する1μmレベルのプラスチックボールが変形することにより、熱衝撃緩和、機械的衝撃緩和の効果は大である。Zn-Al系はんだボールのなかにゴムが分散されると、ヤング率が低減する。Zn-Al系はんだのボール間にプラスチックボールがほぼ均一に入るので、短時間の溶融ではこの分散は大きくくずれない。熱分解温度が約400℃であるプラスチックボールであれば、抵抗加熱体による接合でははんだ内部で有機が分解することはない。
Zn-Alは酸化され易いので、保管時のことも考慮すると、表面にCu置換のSnめっきを施すことが望ましい。このSn、Cuは接続時に少量ならばZn-Alはんだに溶解する。Snが表面に存在することで、例えば、Cuステム上のＮｉ/Auめっき上への接続が容易である。200℃以上の高温下においては、ＮｉとSnとの合金層(Ｎｉ3Sn4)成長速度はCu6Sn5以上に大であることから、化合物形成が不十分のために接合ができないようなことはない。
なお、プラスチックボール以外に更にSnボールを5〜50%混入することでZn-Al系はんだ間にSn層が入り込み、一部はZn-Alボール同志が接合されるが、他の部分は主に低温の比較的に柔らかいSn-Zn相、及び残されたSn等が存在するので、変形はこのSn、Sn-Zn相とプラスチックボールのゴムが吸収する。特にプラスチックボールとSn層との複合作用により、更に剛性を緩和することが期待できる。なお、この場合も、Zn-Al系はんだの固相線温度は280℃以上を確保しているので、高温での強度上の問題はない。
また、Zn-Al系はんだボールにSnめっきを施し、ボールに固溶しきれないSn相を意図的に残すことにより、変形をSn層で吸収させることで、Zn-Alの剛性を緩和させることもできる。更に剛性緩和のため、メタライズとはんだで被覆した1μmレベルのプラスチックボールを混ぜた状態で使用することにより、耐衝撃性が向上し、ヤング率は低下する。Zn-Al系(Zn-Al-Mg,Zn-Al-Ge,Zn-Al-Mg-Ge,Zn-Al-Mg-Ga等)はんだボールにSＮｉn等のボール、更にはSnめっきされたプラスチックボールのゴムを分散混入したペーストを用いることにより、同様に耐温度サイクル性、耐衝撃性を緩和し、高信頼性を確保することができる。Zn-Al系はんだのみでは硬く(約Hv120〜160)、剛性が高いので大型Siチップは、破壊する恐れがある。そこで、一部、ボール周辺に軟らかい低温のSnの層、Inの層が存在することにより、また、ゴムがボール周囲に分散されることにより、変形させる効果がでて剛性が低下する。
図５は携帯電話等に使用される信号処理用に使われる比較的出力の小さなモジュール等が、15mm角を超える大型になった場合にモジュールとプリント基板間の熱膨張係数差を、リードで緩和するフラットパック型パッケージ構造をプリント基板に実装した一例を示す。この種の形態は熱伝導性に優れた中継基板に素子裏面をダイボンドし、ワイヤボンドで中継基板の端子部にひきまわされる方式が一般的である。数個のチップと周囲にＲ，Ｃ等のチップ部品を配し、ＭＣＭ(マルチ・チップ・モジュール)化している例が多い。従来のＨＩＣ(Hybrid IC)、パワーＭＯＳＩＣ等は代表例である。モジュール基板材料としてSi薄膜基板、低熱膨張係数で高熱伝導のAlN基板、低熱膨張係数のガラスセラミック基板、熱膨張係数がGaAsに近いAl2O3基板、高耐熱性で熱伝導を向上させたCu等のメタルコア有機基板等がある。
図５(a)はSi基板35上にSiチップを実装した例である。Si基板35上ではR,C等は薄膜で形成できるのでより高密度実装が可能であり、ここではSiチップ8のフリップチップ実装構造を示した。Siチップをダイボンデイングで接続し、端子をワイヤボンデイングで接続する方式も可能である。図５(b)はプリント基板49への実装はQFP-LSI型モジュール構造とし、柔らかいCu系リード29を採用した例である。Cuリード29上のメタライズはＮｉ/Pd、Ｎｉ/Pd/Au、Ｎｉ/Sn等が一般的である。リード29とSi基板35との接続は本案のペーストで加圧、加熱接続したものである。リードの場合、端子列に一文字状にデイスペンサーで供給したり、あるいは各端子ごとに印刷で供給して、加圧、加熱により各端子に分離させることは可能である。SiチップのAu、もしくはCuバンプ34はSi中継基板35に本案のペーストを供給して接続する。あるいは、基板側の端子にSnめっきして、Au-Sn、Cu-Sn接合も可能である。また、他の接続方法としてAuのボールバンプにして、基板上にはSnめっき端子の場合、熱圧着するとAu-Sn接合になり250℃のリフロー温度に十分耐えられる接合となる。また、耐熱性の導電ペーストの使用も可能である。チップ上には保護のためシリコーンゲル26、もしくはフィラーあるいはフィラー及びシリコーン等のゴムを混入して低熱膨張で、かつ、ある程度の柔軟性を有し、流動性と硬化後の機械的強度を維持したエポキシ系樹脂、シリコーン樹脂等でリード端子部を含めて保護、補強することが可能である。これによって、これまでの大きな課題であった温度階層をつけた鉛フリーでの接続を実現することができる。
なお、Si基板に代えて、AlN基板、ガラスセラミック基板、Al2O3基板等の厚膜基板を用いた場合、R,C等はチップ部品での搭載が基本になる。また、厚膜ペーストでレーザートリミングによる形成方法もある。厚膜ペーストによるR,Cの場合、上記Si基板と同様な実装方式が可能である。
図５(b)はSiもしくはGaAs等のチップ8を熱伝導性、機械的特性に優れるAl2O3基板19上にフェースアップで搭載し、パルスの抵抗加熱体で加圧接続し、チップ部品をリフロー接続後、洗浄し、ワイヤボンデイングする方式である。図５(a)と同様に樹脂封止が一般的である。樹脂は図５(a)に示した石英フィラー及びシリコーン等のゴムを分散した低熱膨張で熱衝撃を緩和できるエポキシ樹脂、もしくはシリコーン樹脂、もしくは両者が何らかの形で混ざった樹脂である。なお、ここではチップ、チップ部品搭載までは分割しない状態の大型基板で行い、その後分割してリードを接合後、樹脂を被覆する。GaAsとAl2O3とは熱膨張係数が近く、本ペーストはんだはCuが約50%含まれ、しかも、Cu粒子で連結された構造なので、優れた熱伝導特性を有する構造でもある。熱放散性を更に良くするためには、チップ直下部のメタライズ下にサーマルビアを設けることで、基板の裏面からの放熱も可能である。これらの端子への本案のペースト供給は印刷、もしくはデイスペンサーで行う。リード29とAl2O3基板との接続部分となるはんだ接合部33にも、本案のペーストが使用できる。
Alフィン接続の場合、無洗浄タイプが可能ならば、フィンの周囲を取り巻く形状にデイスペンサー、印刷でペーストを供給し、抵抗加熱体、レーザ、光ビーム等で加圧接続するか、もしくはリフローでチップ部品と同時に一括接続が可能である。Al材の場合はメタライズとしてＮｉめっき等が施される。フィン接続の場合、無洗浄化で実現するには箔に加工してN2雰囲気で抵抗加熱体で加圧接続することになる。
図５(c)はメタル39を内蔵するメタルコア基板に実装し、Alフィン31で封止したモジュール構造の一部を示す。チップ13はフェースダウン構造で、熱放散用のダミー端子45を設けて、メタルコア基板のメタル39に直接接続することもできる。接続はLGA(Lead Grid Array)方式で、チップ側電極はＮｉ/AuもしくはAg-Pt/Ｎｉ/Auで、基板側電極はCu/Ｎｉ/Auで、本案のペーストで接合したものである。低熱膨張で耐熱性のポリイミドもしくは同様に耐熱性のあるビルドアップ基板を使用すれば、素子13を本案のペースト36を用いて直接搭載する温度階層を設けたモジュール実装が可能である。高発熱チップの場合、熱はサーマルビアを介してメタル39に伝導されることも可能である。サーマルビア中はCu粒子が接触した状態で入っているので、熱がメタルに即伝導される熱伝導性に優れた構造である。ここでは、キャップ31を接続する部分についても、本案のペースト36を用いて接続してあり、これらのペースト36は一括して印刷することが可能である。
なお、本案の素子への実施例として、ＲＦモジュールの一例を取り上げたが、各種移動体通信機用のバンドパスフィルタとして使用されているＳＡＷ(弾性表面波)素子構造、ＰＡ(高周波電力増幅器)モジュール、Ｌｉ電池監視用モジュール、他のモジュール、素子等に対しても同様である。また、製品分野としては、モバイル製品を中心とする携帯電話、ノートパソコン等に限らずデジタル化時代を迎え、新たな家電品等に使用できるモジュール実装品を含む。本案のはんだはPbフリーはんだの高温階層用として使用できることは言うまでもない。
図６は一般的なプラスチックパッケージに適用した例である。従来はSiチップ25裏面が42Alloyのタブ53上に導電ペースト54で接着されている。素子は金線8などによるワイヤボンデイングによりリード29に繋がれ、樹脂5でモールドされる。その後、リードにはPbフリー化に対応したSn系のめっきが施される。従来はプリント基板実装に対して、融点；183℃のSn-37Pb共晶はんだが使用できたので、max220℃でリフロー接続ができた。しかし、Pbフリー化になるとSn-3Ag-0.5Cu(融点；217〜221℃)でリフロー接続を行うことになるので、リフロー温度は240℃前後となり、従来に比べて最高温度が約20℃高くなる。このため、従来、Siチップ25と42Alloyのタブ53の接続に使用されていた耐熱性の導電ペーストでは、高温での接着力が低下し、信頼性に影響を及ぼすことが予想される。そこで、導電ペーストの代わりに本案のはんだペーストを使用することで、ダイボンドで290℃前後で、Pbフリー化接続ができる。このプラスチックパッケージへの応用は、Siチップとタブとを接続するプラスチックパッケージ構造すべてに適用できる。リードの形状については、構造上、Gull Wingタイプ、Flatタイプ、J-Leadタイプ、Butt-Leadタイプ。Leadlessタイプがあるが、何れの場合にも適用可能であることは言うまでもない。
図７は高周波用ＲＦモジュール実装への応用を更に具体化したものである。図７(a)はモジュールの断面図であり、図７(b)は上面のAlフィン31を透かしてみた平面図のモデルである。
実際の構造は、電波を発生する1x1.5mmチップ13のMOSFET素子がマルチバンド化に対応するため、数個フェースアップ接続で搭載されており、更に周辺には効率良く電波を発生させる高周波回路がR,C部品17等で形成されている。チップ部品も小型化され、1005、0603等が使用されていて、モジュールの縦横寸法も７×１４程度の小型で高密度実装されている。
ここでは、はんだの機能面のみを考慮し、代表して素子を１個、チップ部品を１個搭載したモデルの例で示す。なお、後述するようにチップ13、チップ部品17は本案のはんだペーストにより基板43に接続されている。Si(もしくはGaAs)チップ13の端子は基板43の有する電極にワイヤボンデイング8により接続され、さらにスルーホール44、配線45を介して基板裏面の外部接続部となる端子46と電気的に接続される。チップ部品17は基板の有する電極とはんだ接続され、さらにスルーホール44、配線45を介して基板裏面の外部接続部となる端子46と電気的に接続される。チップ13はシリコーンゲルで被覆される場合が多い(この図では省略)。チップ下は熱放散のためのサーマルビア44で裏面の熱放散用端子42に導かれている。このサーマルビアはセラミック基板の場合は熱伝導性に優れるCu系の厚膜ペーストで充填される。比較的耐熱性に劣る有機基板を使用する場合は本案のペーストを使用することにより、チップ裏面接続、チップ部品接続、及びサーマルビア等に250〜290℃の範囲ではんだ付けが可能である。また、モジュール全体を覆うAlフィン31と基板43とは、かしめ等で固定されている。本モジュールは、プリント基板などに対して外部接続部となる端子46とのはんだ接続により実装されるものであり、温度階層接続が必要となるものである。
図７(c)は、プリント基板49に、このＲＦモジュール以外に、ＢＧＡタイプの半導体装置及びチップ部品17を搭載した例である。半導体装置は、半導体チップ25を中継基板14上に本案のはんだペーストを用いてフェースアップの状態で接続し、半導体チップ25の端子と中継基板14の端子とをワイヤボンデイング8により接続したものであり、その周りは樹脂封止されている。例えば、半導体チップ25は中継基板14に抵抗加熱体を用いて290℃、5秒間ではんだペーストを溶融させてダイボンデイングを行う。また、中継基板14の裏側にははんだボール端子30が形成されている。はんだボール端子30には、例えば、Sn-3Ag-0.5Cuのはんだが用いられている。また、基板49の裏面にも、ここではTSOP-LSI等の半導体装置がはんだ接続されており、いわゆる両面実装の例となっている。
この両面実装法としては、まず、プリント基板49上の電極部分18に、例えばSn-3Ag-0.5Cuのはんだペーストを印刷する。そして、TSOP-LSI50等の半導体装置の搭載面側からはんだ接続を行うために、TSOP-LSI50を搭載し、max240℃でリフロー接続する。次に、チップ部品、モジュール、半導体装置を搭載し、max240℃でリフロー接続することで両面実装を実現する。このように、先に耐熱性のある軽い部品をリフローし、後で、耐熱性のない、重い部品を接続するのが一般的である。後でリフロー接続する場合、最初に接続した側のはんだを落下させないことが必要条件であり、再溶融させないことが理想である。
リフロー、リフローの両面実装の場合、既に実装した裏面の継手温度がはんだの融点以上に達する場合もあるが、部品が落下しなければ問題はない場合が多い。リフローの場合は、基板面及び基板の上下面の温度差が少ないため、基板の反りが少なく、軽量部品は溶けても表面張力の作用で落下しない。なお、本案のCuボール、Snの組合せを代表例で示したが、請求項で示した他の組合せについても同様に有効であることは言うまでもない。
次に、ＲＦモジュールを更に低コスト化するために、本案のペーストを用いた樹脂封止方式について以下に示す。
図８は樹脂封止方式のＲＦモジュール組立工程(a)、とその後に、モジュールをプリント基板に実装する２次実装組立工程(b)を示す。図９は図８に示したＲＦモジュール組立工程(a)の順を示す断面モデルを示す。Al2O3多層セラミック基板43の寸法は100〜150mm角と大きく、後でモジュール基板ごとに分割するためのブレーク用のスリット62が設けられている。Al2O3多層基板43上のSiチップ13がダイボンドされる位置にはキャビテイ(窪み)61が形成され、その面はCu厚膜/Ｎｉ/Auめっき、もしくはAg-Pt/Ｎｉ/Auが施されている。ダイボンド直下には何本かのサーマルビア(Cu厚膜導体等が充填されている)44が形成され、基板裏側の電極45に繋がれ、多層プリント基板49を通して熱放散される仕組みになっている〔図９(d)〕。これにより、数ワットの高出力チップの発熱もスムーズに熱放散される。Al2O3多層基板43の電極材はAg-Pt厚膜導体を用いた。中継基板(ここではAl2O3)の種類、製法によってはCu厚膜導体(もしくはW-Ｎｉ、Ag-Pd導体も可能である)もある。チップ部品が搭載される電極部はAg-Pt厚膜/Ｎｉ/Auめっきの構成である。なお、Siチップ側の裏面電極は、ここではTi/Ｎｉ/Au薄膜を用いたが、これに限定されるものではなく、Cr/Ｎｉ/Au等の一般に使用されている薄膜でも可能である。
Siチップ13のダイボンドとチップ部品17のリフロー(詳細は後述)後、Al2O3多層基板洗浄後にワイヤボンデイング8が行われる〔図９(b)〕。更に、樹脂を印刷で供給し、図９(c)の断面を得る。樹脂はシリコーン樹脂、または低弾性エポキシ樹脂で一括で覆うように、図１０に示すようにスキージ65を用いて印刷して、Al2O3多層基板43上に一括封止部73を形成する。樹脂硬化後、レーザ等により認識マークを入れ、基板を分割して特性チェックを行う。図１１はAl2O3多層基板を分割して完成したモジュールをプリント基板に搭載し、リフロー後の斜視図を示す。モジュールはLGA構造とすることで、プリント基板への高密度実装を可能にする。
図８(a)のモジュール組立工程順を参照しながら補足すると、本案のペーストはチップ部品に対しては印刷で供給し、キャビテイ部のチップ13 に対してはディスペンサーで供給する。まず、チップ抵抗、チップコンデンサー等の受動素子17を搭載する。次に、1x1.5mm のチップ13を搭載すると同時に加熱体で290℃で、軽く均等にSiチップを押し付けて平坦化をはかってダイボンドを行う。Siチップ13のダイボンドとチップ部品17のリフローは主にAl2O3多層基板下のヒーター加熱により一連の工程で行われる。ボイドをなくすため、CuボールにはSnめっきしたものを使用した。290℃ではCuボールは軟化気味で、Snは高温で流動性を良くさせ、Cu、Ｎｉとの反応を活発化させる。Cu粒子同志、Cu粒子とメタライズ間は接触している状態であれば、接触部分は化合物が形成される。一度、化合物が形成されると化合物の融点は高いので、２次リフローの250℃でも溶融することはない。また、ダイボンドでは２次リフロー温度よりも高いので、Snは十分ぬれ拡がり、化合物化するので、２次リフロー時には化合物層が高温での強度を十分確保するので、樹脂封止した構造でも、Siチップが動くことはない。また、低融点のSnが再溶融しても、既により高温での熱履歴を受けているので、250℃でも流れだすことはない。このため、Siチップは２次リフロー時には、静止状態のままであり、モジュール特性に影響を及ぼすことはない。
本案ペーストを用いた場合と、従来のPb系はんだ(290℃でリフロー可能)用いた場合の樹脂が及ぼす影響について以下に記す。
図１２は従来のPb系はんだ(固相線：245℃)を用い、フィラー入りの高弾性エポキシ系樹脂(メタライズとして一般に使用されているSnもしくはSn-Pbめっきチップ部品の場合、このはんだが再溶融するときの融点は、Sn-Pbの共晶相が形成されるので約180℃に低下する。従って、この樹脂による圧力により、はんだの流れ出し温度である180℃における樹脂の弾性率は1000MPaである)68を用いて封止したモジュールを用いて、プリント基板にSn-Pb共晶はんだで２次リフロー(220℃)接続した場合に(図１１に示した実装状態に近い構成で、はんだ30組成はここではSn-Pb共晶を使用)、チップ部品17ではんだ流れ出し71によるショートが起きた現象をモデル化したものである。Pb系はんだの融点は固相線：245℃であるが、チップ部品電極にSn-Pbはんだめっきが施され、かつ、基板側にはAuめっきが施されており、融点は180℃前後になっている。従って、２次リフロー(220℃)では再溶融状態になっている。Pb系はんだが固体から液体に変化するとき、はんだは3.6%の体積膨張が急激に起こる。チップ部品の側面のフィレットを形成しているPb系はんだ76の再溶融膨張圧70と樹脂圧力69とが強い力でバランスを保ち、構造上弱い個所であるチップ上面の樹脂との界面を剥がし、はんだ流れ出しにより、反対側の電極部への短絡が高い確率(70%)で発生した。この短絡現象は高温(180℃)における樹脂の弾性率を下げることで、その発生率を低減できることも分かった。エポキシ系樹脂では柔らかくすることは限界があるので、柔らかいシリコーン樹脂にフィラー等を入れて弾性率を上げた検討を行った。この結果、180℃での弾性率が10MPa以下の場合は、はんだの流れ出しがないことが分かった。更に弾性率を上げて、180℃で200MPaにすると2%の発生があった。これより、再溶融するはんだ構造では樹脂の弾性率として、180℃で200MPa以下である必要がある。
そこで、本案ペースト構造における流れ出しに及ぼす影響について、従来はんだと比較考察結果を図１３に示す。前述したように、本案ペーストで接合すると、溶融部分のSnが占める体積は約半分で、Sn自体の値が小さいことも関係して、この体積膨張率は1.4%となり、Pb系はんだの1/2.6と比べて小さい値を示す。更には、図１３中の現象モデルで示すように、Cu粒子間が点接触状態で接合されているので、Snは溶けても樹脂からの圧力は拘束されているCu粒子の反作用にあい、つぶされないので、溶融はんだの場合と全く異なった現象になることが予想される。即ち、Snの流れ出しによる電極間の短絡が起こる確率が低いことが予想される。このため、フィラーが入っても柔らかめに設計したエポキシ系樹脂であても、はんだの流れ出しを防止できる。なお、図１３の結果から、完全溶融したと仮定し、体積膨張率に反比例した樹脂の弾性率が許容されると、単純に仮定すると500MPaに相当する。実際はCu粒子による反発力の効果が期待できるので更に、高い弾性率を有する樹脂でも流れ出しは起こらないことが予想される。エポキシ系樹脂で可能であれば、基板分割が機械的に可能のため、レーザ等により樹脂にも切り込み部を設けなくても可能で、量産性効率も向上する。
上記モジュール実装は他のセラミック基板、有機のメタルコア基板、ビルドアップ基板にも適用できる。また、チップ素子はフェースアップ、フェースダウンでも良い。また、モジュールとしては弾性表面波モジュール、パワーMOSIC、メモリモジュール、マルチチップモジュール等にも応用できるものである。
次に、モータドライバーIC等の高出力チップの樹脂パッケージへの適用例を示す。図１４(a)はリードフレーム51と熱拡散板52とを張り合わせてかしめた平面図である。図１４(b)はパッケージの断面図であり、図１４(c)はその一部の拡大である。これは、本案のはんだペーストを用いて熱拡散板(ヒートシンク)52上に半導体チップ25を接合したものである。そして、リード51と半導体チップ25の端子とをワイヤボンデイング8により接続し樹脂封止している。リード材料はCu系である。
図１５はパッケージの工程図を示す。まず、リードフレーム51と熱拡散板52とをかしめ接合する。そしてかしめ接合された熱拡散板52上にははんだペースト36を供給して半導体チップ25をダイボンドする。ダイボンド接続された半導体チップ25は、更に図示するように、リード51と金線8などによりワイヤボンデイングされる。その後、樹脂封止され、ダム切断後、Sn系はんだめっきが施される。そして、リード切断成形され、熱拡散板の切断が行われ完成する。Siチップの裏面電極は、Cr-Ｎｉ-Au、Cr-Cu-Au、Ti-Pt-Au等の一般に使用されるメタライズであれば可能である。Auが多い場合も、Au-Snの融点の高いAuリッチ側の化合物が形成されれば良い。ダイボンド接合については、はんだを印刷で供給後、パルスの抵抗加熱体で、初期加圧1kgf、300℃で5秒間で行った。
大型のチップに対しては、特に硬いZn-Al系の場合、ゴム、低膨張フィラーを入れて高信頼性にすることが好ましい。
図１６はＢＧＡ、ＣＳＰの例で、チップ25と中継基板14とは270℃でも強度を確保できるCuボール80のPbフリー階層接続のパッケージである。これまではチップとセラミック系の中継基板との接続には、Pb-(5〜10)Snの高融点はんだを使用して階層を確保したが、Pbフリー化になるとそれに代わるものがない。そこで、Sn系はんだを用い、化合物化することで、リフロー時にはんだの部分は溶けても、接合している部分は溶けず、接合強度を有する構造を提案するものである。図１６(a)はＢＧＡ、ＣＳＰの断面モデルで、中継基板としてはビルドアップ基板、メタルコア基板、セラミック系ノ基板等ガ考えられるが、ここではビルドアップ基板等の有機系基板を取り上げた。バンプ形状は(b)はボール、(c)はワイヤボンドバンプ、(d)は変形し易い構造のCuめっきバンプの拡大である。外部接続端子は、CuパッドもしくはＮｉ/Auめっき83上にボールもしくはペーストでSn-Ag-Cu系はんだ30が供給される。
図１６(a)の場合、Siチップ25側の薄膜電極82上にSnを蒸着、めっき、ペースト、金属ボールとはんだボールとを複合してなるペースト等で供給し、その上にCu、Ag、Au等のボールもしくはAlにAuめっきしたボール等の金属ボール80、もしくはメタライズした有機の樹脂ボールを熱圧着し、薄膜電極材(Cu,Ｎｉ,Ag等)との接触部84及びその近傍でSnとの金属間化合物84を形成させることで、リフローに耐える接続を可能にできる。次に、該チップに形成されたボール電極を、予め、金属ボールとはんだ(Sn、Sn-Ag、Sn-Ag-Cu、Sn-Cu等にIn、Bi、Znを含むものでも可能）ボールとを混合してなるペースト等でを供給した中継基板(Al2O3、AlN、有機、ビルドアップ、メタルコア)の電極上に位置決めし、熱圧着することで、同様に中継基板電極83とSnとの金属間化合物84を形成させることで、280℃に耐える構造体となる。バンプ高さのばらつきがあっても複合ペーストが吸収してくれる。
そして、はんだバンプ部とSiチップ電極部への応力負担が少なく、バンプの寿命向上、落下等の衝撃に対する機械的保護のため、ヤング率：50〜15000Mpa、熱膨張係数：10〜60×10-6/℃の流動性に優れる無溶剤系の樹脂81を充填した高信頼ＢＧＡ、ＣＳＰとすることができる。
以下、図１６の(b)、(c)、(d)のプロセスについて記す。
図１７は、図１６(b)に示したCuボール80方式におけるSiチップ25と中継基板14間の接続プロセスを示す。Siチップ20上の電極端子82はこの場合はTi/Pt/Auとしたが、特に限定されるものではない。ウエハプロセスの段階で各チップ上の薄膜電極82にSnめっき、もしくはSn-Ag-Cu系はんだ、もしくは金属ボールとはんだボールとを複合したぺ−スト85等を供給する。Auは主に表面酸化防止のためで約0.1μm以下と薄く、このため、溶融後ははんだ中に固溶する。PtとSnとの化合物層はPt3Sn、PtSn2等多種存在する。ボール径80が大きい場合は、ボール固定用はんだ85を厚く供給できる印刷方式が望ましい。なお、予め、ボールにはんだめっきしたものを使用しても良い。
図１７(a)はSnめっき23された端子上にフラックス4を塗布後、150μmの金属ボール(Cuボール)80をメタルマスクのガイドで位置決め固定した状態である。ウエハもしくはチップ上のどのボールも薄膜電極82中央部に確実に接触するように、平坦なパルス電流の抵抗加熱体等で290℃、5秒間で加圧溶融させる。チップ内のCuボール寸法のばらつきにより、電極部と接触しないものが中にはあるが、高温におけるCuの塑性変形も関係するが、接近していれば、合金層が形成する可能性は高い。仮に合金層ができなくSn層で接触しているバンプが幾つか発生しても、大多数のバンプが合金層を形成していれば、問題はない。複合ペースト34の場合は、Cuボールが電極部に接触しなくても接続後はCuボールの連結で電極部と繋がり、高温時にも強度を有する。
溶融後の電極部の断面は図１７(b)になり、Cuボールは端子に接触し、接触した個所84はPt-Sn、Cu-Snとの化合物で連結される。この状態では完全に化合物で連結されなくても、後工程での加熱、加圧等により合金層が成長し連結される場合もある。周辺にはSnのフィレットが形成されるが、Cu全体にはぬれ広がらない場合が多い。ボールを接続後、ウエハもしくはチップごとに洗浄後(ウエハの場合はチップごとに切断する)、パルス電流の抵抗加熱体で該チップの裏面を吸着し、ボール端子をビルドアップ中継基板14の電極端子83上の複合ペースト36に位置決め固着し、窒素を吹き付けて290℃、5秒間で加圧溶融させる。後工程で樹脂充填しない場合はフラックスを用いても良い。
図１７(c)は加圧溶融後の断面で、Siチップ側の電極端子82から、中継基板側の電極端子83までは高融点の金属、金属間化合物等41がシリーズに繋がっているので、この後のリフロー工程でも、剥がれることはない。ボールバンプの高さのばらつきで、中継基板上の電極に接触しないバンプも中には存在するが、金属間化合物で連結されるのでリフロー時でも問題はない。
図１６(c)はSiチップ側のワイヤボンデイング端子(Cr/Ｎｉ/Au等)48にCu、Ag、Au等のワイヤバンピング端子86等で熱圧着(超音波を加える場合もある)で接続した例である。ワイヤバンピング端子の特徴はキャピラリーで変形した形状とネック部のちぎれである。ネック部のちぎれによる高さのばらつきは大きいが、加圧時に平坦化されるものもあるが、CuとSnとの混合ペーストで連結されるので問題はない。ワイヤバンピング端子として、Snに良くぬれて、かつ軟らかい材料であるAu、Ag、Cu、Alがある。Alの場合はAlにぬれるはんだに限定されるので、選択幅は狭いが可能である。 (b)と同様に、狭い間隙の洗浄は作業上困難を伴うので、洗浄レスプロセスを前提とする。そして位置決め後、窒素を吹き付けて熱圧着することで、同様に中継基板電極とSnとの金属間化合物41を形成させることができる。(b)と同様に、280℃に耐える接続構造となる。
図１６(d)のプロセスを図１８に示す。ウエハプロセスで、Siチップ25の素子上にCu端子87とポリイミド絶縁膜90等でリロケーションし、Cuめっき88によりバンプを形成する方式である。ホトレジ89とCuめっき88技術を用い、単調なバンプでなく、平面方向の応力に対して変形し易く細いネック部を設けたCuめっきバンプ構造91である。図１８(a)はウエハプロセスで形成する断面モデルで、リロケーションした端子上で応力集中がないように、変形し易い構造をホトレジ89とめっきで形成後、ホトレジを除去するとCuバンプが形成される。図１８(b)は中継基板14上にCuとSnとの複合ペーストを塗布後に該チップのCuバンプ91を位置決めし、窒素雰囲気中、フラックスレスで加圧、加熱(290℃,5秒)すると、CuバンプとCu端子間がCu6Sn5の金属間化合物84で結合された断面を示す。
次に、はんだペーストの金属ボール(代表組成としてCuを選定)とはんだボール (代表組成としてSnを選定)の適正比率を検討するため、Cuに対するSnの重量比率 (Sn/Cu)をふった結果を図１９に示す。評価法は、リフロー後の断面観察により、Cu粒子同士の接触、接近状況等から、ペーストとしての適正配合量を検討した。使用したフラックスは通常の洗浄レスタイプである。Cu、Snの粒径は、ここでは20〜40μmと比較的大きな粒子を用いた。この結果、少なくともSn/Cu比率として、0.6〜1.4の範囲が望ましく、更に絞ると0.8〜1.0の範囲である。粒径は大きくても50μm以下でないと、ファイン化に対応できない。通常は20〜30μmレベルが使い易い。ファイン化(ピッチ、端子径、間隙等)に対して余裕のある粒径として、５〜10μmレベルの微細粒も可能である。しかし、あまり微細化し過ぎると、表面積が多くなるため、フラックスの還元能力に限界があり、はんだボール残留の問題、およびCu-Sn合金化が加速されることにより、Snの柔らかい特性が失われる恐れもある。はんだ(Sn)は最終的に溶けるので粒径には関係しないが、ペーストの状態でCuとSnとを均一に分散させる必要があるので、両者の粒径をそろえることが基本である。なお、Cu粒子表面ははんだがぬれ易くするため、Snめっきを約１μm施すことが必要である。これにより、フラックスへの負担を減らすことができる。
複合はんだの剛性を低減させるためには、金属とはんだの中にメタライズされた柔らかいプラスチックボールを分散させることは効果がある。特に硬い金属の場合には変形、熱衝撃に対して、変形を吸収してくれるので信頼性向上に有効である。同様に、複合はんだにメタライズされたインバー、シリカ、アルミナ、AlN、SIC等の低熱膨張を分散させることで、継手の応力を低減させるので高信頼かが期待できる。なお、合金は機械的特性よりも、融点をさげる新たな材料として注目されるが、一般に硬い材料のため、メタライズされたAl等の柔らかい金属ボール、プラスチックボール等を分散させることで、改質を図ることができる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
また、上記実施例において開示した観点の代表的なものは次の通りである。
（１）電子部品と該電子部品が実装される実装基板を有する電子機器であって、該電子部品の電極と該実装基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールの表面がＮｉ層で覆われ、さらに該Ｎｉ層はＡｕ層で覆われているはんだを用いて形成されたはんだ接続部により接続されていることを特徴とする電子機器。
（２）上記(１)に記載の電子機器において、前記金属ボールはＣｕボールであることを特徴とする電子機器。
（３）上記(１)に記載の電子機器において、前記金属ボールはＡｌボールであることを特徴とする電子機器。
（４）上記(１)に記載の電子機器において、前記金属ボールはＡｇボールであることを特徴とする電子機器。
（５）上記(１)に記載の電子機器において、前記金属ボールはＣｕ合金ボール、Ｃｕ―Ｓｎ合金ボール、Ｎｉ―Ｓｎ合金ボール、Ｚｎ−Ａｌ系合金ボール、Ａｕ−Ｓｎ系合金ボールのいずれかであることを特徴とする電子機器。
（６）上記(１)に記載の電子機器において、前記金属ボールはＣｕボールおよびＣｕ―Ｓｎ合金ボールを含むことを特徴とする電子機器。
（７）上記(１)から（６）のいずれか１項に記載の電子機器であって、前記金属ボールの直径は５μｍから４０μｍであることを特徴とする電子機器。
（８）上記(１)から（７）のいずれか１項に記載の電子機器であって、大気中でありかつ２４０度以上のはんだ付け温度において、前記Ａｕ層は前記金属ボールの酸化を防止する機能を有し、前記Ｎｉ層は該Ａｕ層の該金属ボールへの拡散を防止する機能を有することを特徴とする電子機器。
（９）上記（８）に記載の電子機器であって、前記金属ボールはＣｕボールであり、前記Ｎｉ層はさらに前記Ｃｕボールと前記Ｓｎ系はんだボールの反応によって生じるＣｕ３Ｓｎ化合物の形成を防止する機能を有することを特徴とする電子機器。
（１０）上記（１）から（６）のいずれか１項に記載の電子機器であって、前記Ｎｉ層の厚さが0.1μm以上1μm以下であることを特徴とする電子機器。
（１１）上記（１）から（６）のいずれか１項に記載の電子機器であって、前記Ａｕ層の厚さが0.01μm以上0.1μm以下であることを特徴とする電子機器。
（１２）半導体装置と該半導体装置が実装される実装基板を有する電子機器であって、該半導体装置の電極と該実装基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部により接続され、該金属ボール同士は該金属とＳｎとの化合物で連結されていることを特徴とする電子機器。
（１３）上記（１２）に記載の電子機器において、前記金属ボールはＣｕボールであることを特徴とする電子機器。
（１４）上記（１２）に記載の電子機器において、前記接続部は金属ボール同士は該金属とSnの化合物により結合していることを特徴とする電子機器。
（１５）半導体装置と、該半導体装置が実装される第一の基板と、該第一の基板が実装される第二の基板を有する電子機器であって、該半導体装置の電極と該第一の基板の電極は、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部で接続され、該第一の基板の電極と該第二の基板の電極は、少なくともSn-Ag系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系はんだのいずれかにより形成された接続部により接続されていることを特徴とする電子機器。
（１６）上記（１５）に記載の電子機器において、前記第一の基板の電極と前記第二の基板の電極は、Sn-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuにより形成された接続部により接続されていることを特徴とする電子機器。
（１７）半導体チップと、該半導体チップが実装される基板を有する電子機器であって、該基板の接続端子と該半導体チップの一方の面に形成された接続端子はワイヤボンディングにより接続され、該半導体チップの他方の面と該基板はＳｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われたはんだがリフローされることにより形成された接続部により接続され、該接続部の該金属ボール同士は該金属とＳｎの化合物で結合していることを特徴とする電子機器。
（１８）上記（１７）に記載の電子機器であって、前記基板は前記接続端子を有する面の裏面に外部接続端子を有し、該外部接続端子はSn-Ag系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系はんだのいずれかで形成されていることを特徴とする電子機器。
（１９）電子部品と、該電子部品が実装される第一の基板と、該第一の基板が実装される第二の基板を有する電子機器の製造方法であって、240℃以上でありかつ該電子部品の耐熱温度以下において、Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が高い金属ボールを有し、該金属ボールはＮｉ層で覆われさらに該Ｎｉ層はＡｕ層で覆われた第一の鉛フリーはんだをリフローして、該電子部品の電極と該第一の基板の電極を接続する第一の工程と、該第一の工程のリフロー温度より低い温度において、第二の鉛フリーはんだをリフローして、該電子部品が実装された第一の基板と該第二の基板を接続する第二の工程を有することを特徴とする電子機器の製造方法。
（２０）上記（１９）に記載の電子機器の製造方法であって、前記第一の鉛フリーはんだのリフローを大気中で行うことを特徴とする電子機器の製造方法。
（２１）上記（１９）に記載の電子機器の製造方法であって、前記第一の鉛フリーはんだのリフローを270℃以上300℃以下で行うことを特徴とする電子機器の製造方法。
（２２）上記（１９）に記載の電子機器の製造方法であって、前記第二の鉛フリーはんだとして、Sn-Ag系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系はんだのいずれかを用いて前記第一の基板と前記第二の基板の接続を行うことを特徴とする電子機器の製造方法。
（２３）上記（２２）に記載の電子機器の製造方法であって、前記Sn-Ag-Cu系はんだとして、Sn-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuを用いて前記第一の基板と前記第二の基板の接続を行うことを特徴とする電子機器の製造方法。
接続用ペーストの材料、構成を示す断面モデル図。 適用例の断面モデルとペースト供給法と接合状態のモデル図 表面エッチングパターンに適用した場合の断面図 合金化しやすいめっきに適用した場合の接合前の断面図 モジュールをプリント基板に実装した断面モデルの図 プラスチックパッケージの断面モデル図 RFモジュール実装の断面のモデル図 RFモジュール実装のプロセスフローチャート図 RFモジュールのプロセス順の断面モデル図 RFモジュールの実装基板への実装状態の斜視図 RFモジュールの組立における樹脂印刷方法の斜視図 RFモジュールの比較例におけるはんだ流れの原理を示す断面及び斜視図 RFモジュールにおける比較例と本案の現象の比較 高出力樹脂パッケージの平面、断面モデル図 高出力樹脂パッケージのプロセスを示すフローチャート面 複合体のボールで接続したＣＳＰ接続部断面モデルの図 CuボールバンプのＢＧＡ,ＣＳＰ断面モデル 変形構造CuめっきバンプのＢＧＡ,ＣＳＰ断面モデル Sn/Cu比率と接合適正域の関係 接続用ペーストの材料、構成を示す断面モデル図 窒素中、大気中ではんだリフローを行った外観図
符号の説明
１．Cuボール ２２．Ｎｉめっき
２．Sn系はんだボール ２３．Snめっき
３．溶融Sn ２４．Ｎｉ-Snめっき
４．フラックス ２５．Siチップ
５．Snめっき ２６.シリコーンゲル
６．中継基板の端子 ２７．Cu-Sn複合はんだ
７．Au-20Snはんだ ２８．軟らかい樹脂
８．ワイヤボンド ２９．リード
９．キャップ ３０．Sn-Ag-Cu系Pbフリーはんだ
１０．接合部 ３１．Alフィン
１１．外部接続端子 ３２．フィンとの接合部
１２．印刷パターン ３３．リードとの接合部
１３．素子 ３４．バンプ
１４．中継基板 ３５．Si基板
１５．抵抗加熱体 ３６．複合はんだペースト
１６．メタライズ ３７．端子
１７．チップ部品 ３８．端子(Cuパッド)
１８．Cuパッド ３９．Cu
１９．基板 ４０．有機材
２０.エッチング ４１．Cuスルーホール導体
２１．溶融はんだ ４２．Ag-Pd導体
４３．Al2O3基板 ４４．厚膜スルーホール導体
４５．W-Ｎｉ導体 ４６．Ag-Pt/Ｎｉ/Au電極
４７．かしめ部 ４８．樹脂
４９．ワイヤボンデイング端子 ５０．TQFP-LSI
５１．リードフレーム ５２．熱拡散板
５３．タブ ５４．導電ペースト
６１．キャビテイ ６２．スリット
６３．半導体装置 ６４．多数個段取りAl2O3多層セラミック基板
６５．スキージ ６６．メタルマスク
６７．樹脂塗布済み基板 ６８．高硬度樹脂
６９．樹脂圧力 ７０．はんだ再溶融膨張圧
７１．はんだ流れ出し ７２．接続端子
７３．一括封止部 ７４．Cu6Sn5
７５．部品端子部 ７６．Pb系はんだ
８０．金属ボール(Cuボール) ８１．低熱膨張、低剛性樹脂
８２．薄膜電極 ８３．電極端子
８４．接触部(金属間化合物) ８５．ボール固定用はんだ
８６．ワイヤバンピング端子 ８７．Cu端子
８８．Cuめっき ８９．ホトレジ
９０．ポリイミド絶縁膜 ９１．Cuバンプ
１２２．Snの酸化防止膜 １２４．Ni/Auめっき

Claims (6)

  1. 基板と、前記基板に実装された半導体装置及びチップ部品を有する半導体モジュールであって、
    前記基板と前記チップ部品とは、
    複数のSn系はんだボールとNi層及びAu層でそれぞれ覆われた複数の金属ボールとを有する鉛フリー接続材料、を用いてはんだ付けすることにより、
    前記複数の金属ボールと、
    前記複数の金属ボール同士を連結し、かつ、
    前記複数の金属ボールのいずれかと前記基板、並びに、前記複数の金属ボールのいずれかと前記チップ部品、とを接続する金属間化合物と、
    で接続されていることを特徴とする半導体モジュール。
  2. 請求項１記載の半導体モジュールであって、
    前記金属ボールは、Cuであることを特徴とする半導体モジュール。
  3. 請求項２記載の半導体モジュールであって、
    前記金属間化合物はCu6Sn5を含むことを特徴とする半導体モジュール。
  4. 請求項１記載の半導体モジュールであって、
    前記金属ボールは、Ag、Au、Al、Ni、Cu合金、Cu-Sn合金、Ni-Sn合金のいずれかの粒子、又は、これらの混合物であることを特徴とする半導体モジュール。
  5. 請求項１乃至４のいずれかに記載の半導体モジュールであって、
    前記Sn系はんだボールは、Sn、Sn-Cu系はんだ、Sn-Ag系はんだ、Sn-Ag-Cu系はんだのいずれかであることを特徴とする半導体モジュール。
  6. 請求項１乃至４のいずれかに記載の半導体モジュールであって、
    前記Sn系はんだボールは、Sn-(0〜4)Ag-(0〜2)Cuであることを特徴とする半導体モジュール。
JP2007078132A 2007-03-26 2007-03-26 半導体モジュールの製造方法 Expired - Fee Related JP4096992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078132A JP4096992B2 (ja) 2007-03-26 2007-03-26 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078132A JP4096992B2 (ja) 2007-03-26 2007-03-26 半導体モジュールの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002064250A Division JP4416373B2 (ja) 2002-03-08 2002-03-08 電子機器

Publications (2)

Publication Number Publication Date
JP2007273982A JP2007273982A (ja) 2007-10-18
JP4096992B2 true JP4096992B2 (ja) 2008-06-04

Family

ID=38676396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078132A Expired - Fee Related JP4096992B2 (ja) 2007-03-26 2007-03-26 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4096992B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130048A (ja) * 2007-11-21 2009-06-11 Elpida Memory Inc 半導体装置及び電子装置
JP2010219492A (ja) * 2009-02-17 2010-09-30 Dainippon Printing Co Ltd 電子モジュール、電子モジュールの製造方法
JP2011251330A (ja) * 2010-06-04 2011-12-15 Sumitomo Metal Mining Co Ltd 高温鉛フリーはんだペースト
JP5742156B2 (ja) * 2010-09-30 2015-07-01 Tdk株式会社 電子回路モジュール部品及び電子回路モジュール部品の製造方法
US8810035B2 (en) 2010-10-22 2014-08-19 Panasonic Corporation Semiconductor bonding structure body and manufacturing method of semiconductor bonding structure body
CN102782189A (zh) 2010-12-01 2012-11-14 吉坤日矿日石金属株式会社 Pd或以Pd为主成分的合金的表面处理剂、和铜表面的表面皮膜层构造
JP5884513B2 (ja) * 2012-01-26 2016-03-15 Tdk株式会社 Ｐｂフリーはんだ
JP2013197384A (ja) * 2012-03-21 2013-09-30 Panasonic Corp 電子部品実装構造体およびその製造方法
DE112014003676T5 (de) * 2013-08-09 2016-05-04 Semitec Corporation Infrarottemperatursensor und den Infrarottemperatursensor verwendende Vorrichtung
JP6459670B2 (ja) * 2015-03-17 2019-01-30 富士電機株式会社 錫系金属膜上に樹脂層を製造する方法
EP3163608A4 (en) * 2015-04-28 2017-11-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module and production method for semiconductor module

Also Published As

Publication number Publication date
JP2007273982A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4416373B2 (ja) 電子機器
JP3757881B2 (ja) はんだ
JP3966332B2 (ja) 半導体モジュール
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2009060101A (ja) 電子機器
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP4432541B2 (ja) 電子機器
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP4639607B2 (ja) 鉛フリー半田材料およびＰｂフリー半田材料の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees