JP2010219492A - 電子モジュール、電子モジュールの製造方法 - Google Patents

電子モジュール、電子モジュールの製造方法 Download PDF

Info

Publication number
JP2010219492A
JP2010219492A JP2009260952A JP2009260952A JP2010219492A JP 2010219492 A JP2010219492 A JP 2010219492A JP 2009260952 A JP2009260952 A JP 2009260952A JP 2009260952 A JP2009260952 A JP 2009260952A JP 2010219492 A JP2010219492 A JP 2010219492A
Authority
JP
Japan
Prior art keywords
substrate
electronic module
land
composition system
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009260952A
Other languages
English (en)
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009260952A priority Critical patent/JP2010219492A/ja
Publication of JP2010219492A publication Critical patent/JP2010219492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】フラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールおよびその製造方法を提供すること。
【解決手段】第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板と、この基板の第1のランドに接続部材を介して実装された表面実装型受動素子部品と、端子パッドを備えた機能面を有し、該機能面が基板の側とは反対の側に向けられ該基板上に設けられた半導体チップと、この半導体チップの端子パッドと基板の第2のランドとを電気的に接続するボンディングワイヤと、を具備し、接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有する。
【選択図】図1

Description

本発明は、基板上に半導体チップが接続された電子モジュールおよびその製造方法に係り、特に、半導体チップに加えて受動素子部品が混載された電子モジュールおよびその製造方法に関する。
半導体チップと受動素子部品とが基板上に混載された電子モジュールの例として特開2004-120615号公報記載のものがある。この電子モジュールは、半導体チップとして固体撮像素子が用いられ、基板との接続にはボンディングワイヤが使われている。このボンディングワイヤが接続される基板面には、さらに受動素子部品(チップ部品)が表面実装されている。半導体チップと受動素子部品とを基板上に混載することで、電子モジュールとして要求される機能をコンパクトにまとめることができる。
この電子モジュールの製造プロセスは、概略、例えば以下である。まず、基板上に受動素子部品をはんだで表面実装する。このとき、クリームはんだを用いてこれを例えばスクリーン印刷により所定パターンに適用することで効率的な表面実装ができる。次に、半導体チップを基板上に固定する。このとき、固体撮像素子については、受光面が開放されるような向きで基板上に固定する。受光面には固体撮像素子の端子パッドも設けられているので、この端子パッドと基板との間の電気的接続のため、その後、ワイヤボンディング工程を行う。ワイヤボンディング工程を表面実装工程のあとに行うことで、ワイヤの保護を図り、固体撮像素子の受光面の汚染を避けることができる。
しかしながら、受動素子部品の表面実装においては、クリームはんだのフラックス成分が基板上に広がり、これがワイヤボンディング用のパッド上にまで達すると汚染源になり得る。最近のモジュール面積小型化の傾向からこの発生の可能性は高くなっている。ワイヤボンディング用のパッドは、ワイヤとの接続信頼性確保のためその清浄度を保つ必要がある。そこで、汚染を取り除くため、一般的に、表面実装後にフラックスの洗浄が行われるが、この工程の分生産性が犠牲になる。また、洗浄が不十分だと、フラックス残渣でボンディングの信頼性が低下し、さらには、洗浄斑や乾燥斑が汚染として残る場合も同様に信頼性低下になる。加えて、洗浄装置のコストや、洗浄液の廃液処理が問題になることもあり得る。
特開2004−120615号公報
本発明は、上記の事情を考慮してなされたもので、半導体チップに加えて受動素子部品が混載された電子モジュールおよびその製造方法において、特にフラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールおよびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明に一態様である電子モジュールは、第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板と、前記基板の前記第1のランドに接続部材を介して実装された表面実装型受動素子部品と、端子パッドを備えた機能面を有し、該機能面が前記基板の側とは反対の側に向けられ該基板上に設けられた半導体チップと、前記半導体チップの前記端子パッドと前記基板の前記第2のランドとを電気的に接続するボンディングワイヤと、を具備し、前記接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有することを特徴とする。
また、本発明の別の態様である電子モジュールは、第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板と、前記基板の前記第1のランドに接続部材を介して実装された表面実装型受動素子部品と、前記基板の前記第2のランドを介して該基板にフリップ実装された半導体チップと、を具備し、前記接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性の構造の間を埋めて存在する樹脂部とを有することを特徴とする。
すなわち、基板上に混載で表面実装型受動素子部品と半導体チップとが設けられた電子モジュールであって、そのうちの表面実装型受動素子部品が、多孔性の構造を備えた導電部とこの導電部の多孔性の構造の間を埋めて存在する樹脂部とを有する接続部材を用いて基板上に実装されている。このような接続部材は、クリームはんだ中のはんだ粒子が凝集して形成された導電部とは構造の異なる導電部を有しており、その多孔性ゆえその間を埋めて樹脂部が存在できる。すなわち、もともとはんだ粒子を凝集させるほどのフラックスの必要ない材料であり、フラックスによる汚染が発生しない。また、樹脂部が空隙を発生させず、さらにはんだが気中に曝されるのを防止するので高い接続信頼性が確保される。
したがって、フラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールが得られる。
また、本発明のさらに別の態様である電子モジュールの製造方法は、第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板の前記第1のランド上に、硬化前の絶縁性接着樹脂中にはんだ粒子が分散されたペースト材料を適用する第1の工程と、前記ペースト材料が適用された前記基板の前記第1のランド上に、表面実装型受動素子部品を載置する第2の工程と、前記表面実装型受動素子部品が載置された前記基板を加熱し、前記ペースト材料を、多孔性の構造を備えた導電部と該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有する接続部材に変化させることによって、前記表面実装型受動素子部品を前記基板の前記第1のランド上に電気的、機械的に接続する第3の工程と、前記第3の工程の後、端子パッドを備えた機能面を有する半導体チップを該機能面が前記基板の側とは反対の側に向くように該基板上に固定する第4の工程と、前記半導体チップの前記端子パッドと前記基板の前記第2のランドとの間をボンディングワイヤで接続する第5の工程とを具備することを特徴とする。
すなわち、基板上に混載で表面実装型受動素子部品と半導体チップとが設けられた電子モジュールの製造方法であって、まず、そのうちの表面実装型受動素子部品を、硬化前の絶縁性接着樹脂中にはんだ粒子が分散されたペースト材料を用い基板上に実装する。この実装で、ペースト材料は、多孔性の構造を備えた導電部とこの導電部の多孔性の構造の間を埋めて存在する樹脂部とを有する接続部材に変化する。このような接続部材は、導電部の多孔性ゆえその間を埋めて樹脂部が存在できる。また、もともとはんだ粒子を凝集させるほどのフラックスの必要ないペースト材料であり、フラックスによる汚染が発生しない。さらに、樹脂部が空隙を発生させず、加えてはんだが気中に曝されるのを防止するので高い接続信頼性が確保される。表面実装型受動素子部品の実装後に、半導体チップをボンディングワイヤで基板上に接続する。
したがって、フラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールの製造方法となる。
本発明によれば、半導体チップに加えて受動素子部品が混載された電子モジュールおよびその製造方法において、特にフラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールおよびその製造方法を提供することができる。
一実施形態に係る電子モジュールの構造を模式的に示す断面図。 図1に示した電子モジュールに使用の接続部材22の微細な構造を示す説明図。 図1に示した電子モジュールの製造過程を模式的な断面で示す工程図。 図3の続図であって、図1に示した電子モジュールの製造過程を模式的な断面で示す工程図。 別の実施形態に係る電子モジュールの構造を模式的に示す断面図。 図1に示した電子モジュールに使用の接続部材22に代えて使用できる接続部材22aの微細な構造を示す説明図。 図6に示した接続部材22a中の導電部を得るための材料の例を示す表。 図6に示した接続部材22aを構成する複数元素系相部の材料例を示す表。
実施態様として、前記接続部材の前記導電部が、第1の金属の粒子の種部と、該種部を覆った、前記第1の金属と該第1の金属とは異なる第2の金属との複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記接続部材の前記導電部が、前記第2の金属を組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が240℃以下であり、前記複数元素系相部の融点が260℃以上である、とすることができる。
この場合、製造時の加熱ではんだ成分に溶融が生じる。この融点を240℃以下とすることで、基板が有機材料であってもそれに対する加熱温度としてその耐熱温度までには余裕を持たせることができる。複数元素系相部は、はんだ成分のひとつである第2の金属と、種部の第1の金属との反応により作られた相である。この相の融点が260℃以上となるように材料選択することで、この電子モジュールを別の基板に実装する場合(=2次実装)の加熱(例えば高くとも250℃以下)において、接続部材の再溶融自体を防止することができる。これにより電子モジュールとして信頼性がなお向上する。
また、実施態様として、前記接続部材の前記樹脂部が、その材料としてエポキシ変性ポリイミド樹脂である、とすることができる。エポキシ変性ポリイミド樹脂を使用することでその熱硬化温度を例えば240℃を少し超える程度とすることができる。これにより、この樹脂部が熱硬化するより少し前あるいはほぼ同時にこれに含有された金属粒子が溶融するようにその金属を選択できる。その結果、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有する接続部材が形成され得る。
ここで、前記はんだ成分が、Sn−In組成系、Sn−Bi組成系、Sn−Zn−Bi組成系、Sn−Ag−In組成系、Sn−Ag−Cu組成系、Sn−Ag組成系、Sn−Cu組成系、およびSn−Sb組成系、ならびにSnからなる群より選択された1種の組成系または金属であり、前記第1の金属が、Ag、Au、Cu、Ni、およびFe、ならびにCu−Ni組成系、Cu−Sn組成系、Ag−Sn組成系、Cu−Zn組成系、およびCo−Sb組成系からなる群より選択された1種以上の金属または組成系である、とすることができる。
これによれば、複数元素系相部を、CuSn(融点:640.4℃)、CoSn(同:525℃)、CuZn(同:598.8℃)、CuSb(同:586℃)、CoSb(同:770℃)、NiBi(同:469℃)、AgSn(同:480℃)、FeSn(同:496.6℃)、AgCuSn(同:515℃)、またはAuSn(同:278℃)とすることができる。したがって、融点が260℃以上の複数元素系相部を実現できる。ここで、x、y、zは、各元素が複数元素系相を形成可能な正の数である(以下、同じ)。
また、ここで、前記接続部材の前記導電部の前記複数元素系相部が、CuSn、CoSn、CuZn、CuSb、CoSb、NiBi、AgSn、FeSn、AgCuSn、およびAuSnからなる群から選択された1種以上を含む相である、とすることができる。これらは上記のように、融点が260℃以上である相の例示である。
また、ここで、前記はんだ成分が、Snと、Ag、Bi、Cu、In、およびZnからなる群より選択された1種以上とを組成とする第1の合金と、Snと、Agと、Bi、Cu、In、およびZnからなる群より選択された1種以上とを組成とする第2の合金とを有し、前記第1の金属が、Cuと、Ag、Bi、In、およびSnからなる群より選択された1種以上とを組成とする合金である、とすることができる。これは、融点が240℃以下である金属として、2種の合金を用いている態様である。これによれば、はんだ成分の融点をより低温度化できる。よって、その温度を絶縁性接着樹脂部の熱硬化温度から大きく離すことができるので、製造時の加熱の温度管理が容易になる。
また、ここで、前記接続部材が、前記樹脂部として、該接続部材の前記はんだ成分の前記融点より高い熱硬化温度を有する熱硬化性樹脂を有する、とすることができる。これによれば、樹脂部が熱硬化するより前にこれに含有されたはんだ成分を溶融することができる。先に熱硬化してしまうと、はんだ成分が溶融しても樹脂中でその移動が円滑にはいかず融点が260℃以上となる複数元素系相の形成が減じられる。これを回避して融点が260℃以上となる複数元素系相を意図通り形成させることができる。
また、実施態様として、前記半導体チップが、前記機能面に受光部をも備えた固体撮像素子である、とすることができる。固体撮像素子では、受光部を基板上に上向きに配する関係上、端子パッドも素子の上面に位置されるので、基板との接続にはボンディングワイヤが使われ得る。すなわち、半導体チップとして固体撮像素子が利用される態様には、適用先として向いている。
また、実施態様として、前記接続部材の前記導電部が、Sn−3Ag−0.5Cuの組成のはんだである、とすることができる。このはんだは融点が210数℃であり、基板が有機材料であってもそれに対する加熱温度としてその耐熱温度までには余裕を持たせることができる。
また、実施態様として、前記接続部材が、その全体に対する前記導電部の割合として20重量%ないし90重量%である、とすることができる。接続部材における導電部の割合の具体的な態様例である。より具体的には、電気伝導度の確保を前提として、例えば、信頼性試験を行い決定することができる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、一実施形態に係る電子モジュールの構造を模式的に示す断面図である。同図に示すように、この電子モジュールは、基板10、表面実装型受動素子部品21、接続部材22、半導体チップ23、ボンディングワイヤ24、接着剤25、レンズ保持部31、レンズ32を有する。基板10は、この電子モジュールを別の基板に実装するためのランド11と、ランド11を含む裏面側の配線パターン12と、裏面側のはんだレジスト13と、表面実装型受動素子部品用のランド14と、ワイヤボンディング用のランド15と、ランド14、15を含む表面側の配線パターン16と、表面側のはんだレジスト17とを有する。
基板10は、その表面側、裏面側に配線パターン12、16を有するだけでなく、例えば、内層としての配線パターン(不図示)をさらに有する多層配線基板であってもよい。また、縦方向の電気的接続に関しては、スルーホール導電体(不図示)や、各種の密構造の導電部材(不図示)を採用してよい。さらに、部品が板厚み内部に埋め込まれて実装(不図示)されている、部品内蔵配線板であってよい。これらの点については任意に選択可能なので、図1においては図示省略している。
ランド11を含む配線パターン12、およびランド14、15を含む配線パターン16は、基板10の絶縁層上に積層された例えば銅箔を例えば周知のフォトリソグラフィ工程により所望にパターニングして形成されたものである。はんだレジスト13、17は、配線パターン12、16上のうち特に別の導電体が接続される必要のある部位(ランド11、14、15がこれに当たる)を除いて絶縁層上に全面的に形成された絶縁性の保護膜である。はんだレジスト13、17で覆われていないランド11、14、15上には、その洗浄度を保ちやすくするため、ニッケル/金のめっき(不図示)が施されていてもよい。
表面実装型受動素子部品21は、ランド14上に接続部材22により実装された部品である。例えば、チップ抵抗、チップコンデンサ、チップインダクタなどであり、その平面的なサイズは例えば0.6mm×0.3mmである。接続部材22は、通常のはんだ材とは少し異なった材料になっている(さらには後述する)。半導体チップ23は、ここでは例えば固体撮像素子であり、その開放面(図で上面)側の機能面に受光部(不図示)が設けられている。そして、受光部の周縁側にボンディングワイヤ24を接続するための端子パッド(不図示)があり、この端子パッドと基板10側のパッド15との間が例えば金のボンディングワイヤ24により接続されている。なお、半導体チップ23の裏面(図で下面)側は基板10に接着剤25を介して固定、接続されている。
レンズ保持部31は、レンズ32の位置が半導体チップ23の受光部から所望の間隔になるように保持するものである。レンズ32は、その光軸が半導体チップ23の受光部の面に直交するように設けられていて、半導体チップ23が位置する側とは反対側からの光を導いて受光部に像を結像させる。
図2は、図1に示した電子モジュールに使用の接続部材22の微細な構造を示す説明図である。接続部材22は、図2右側に示すように、微細な構造として、硬化されている樹脂部202A中に、多孔性を有する構造の導電部201Aが存在する構成になっている。この多孔性構造の孔の部位には樹脂部202Aが満たされ、空隙をもたせないようにしている。
接続部材22のこの微細構造には、その形成過程が関連している。概略的には、図2左側に示すように、硬化前の接続部材22Aは、その状態として、ペースト状の絶縁性接着樹脂部202中にはんだ粒子201が分散された構成を有している。絶縁性接着樹脂部202には、例えば、エポキシ変性ポリイミド樹脂を使用することができる。はんだ粒子201には、例えば、Sn−3Ag−0.5Cuの組成のはんだ粒子を用いることができる。
エポキシ変性ポリイミド樹脂とSn−3Ag−0.5Cuの組成のはんだ粒子とを有する接続部材22Aを加熱してはんだ粒子201を溶解させると、樹脂の熱硬化が影響して溶融したはんだの凝集は不完全なものに留まり、結果、はんだによる導電部201Aが多孔性を有する構造になる。これは、エポキシ変性ポリイミド樹脂の熱硬化温度が例えば240℃程度であり、はんだ粒子の融点が210数℃であってこれらの差が小さいためである。多孔性構造の孔の部分には絶縁性接着樹脂部202Aが硬化して満たされることになる。
硬化前の接続部材22Aにおける、樹脂202の具体的材料とはんだ粒子201の組成とは、それらの熱硬化温度および溶融温度が上記のようにほぼ近くてかつ熱硬化温度の方が多少高い関係になるように選択すればよい。とりわけ、上記のように、融点が210数℃であるはんだ粒子を選択する場合には、基板10が有機材料を有するものであってもそれに対する加熱温度としてその耐熱温度までには大きな余裕を持たせることができる。
なお、硬化前の接続部材22Aには、はんだ粒子201やランド14の表面を活性化する成分を多少混ぜておくことができる。これは、はんだ接続本来の良好な電気的接続を得るためである。この成分は、加熱により化学反応して活性化機能は失われ得る。また、接続部材22は、その全体に対する導電部201Aの適当な割合として20重量%ないし90重量%程度が考えられる。より具体的には、接続部材22の電気伝導度の確保を前提として、例えば、信頼性試験を行い決定することができる。
さらに、硬化前の接続部材22A中におけるはんだ粒子201の粒径は、例えば、3μmないし70μm(より具体的には20μmないし40μm)とすることができる。この粒径は、一般に、ランド14の面積が小さい場合にはそれ相応に小さな粒径とするのが好ましい。
以上説明のように、この電子モジュールは、表面実装型受動素子部品21が、多孔性の構造を備えた導電部201Aとこの導電部201Aの多孔性の構造の空間を埋めて存在する樹脂部202Aとを有する接続部材22を用いて基板10上に実装されている。このような接続部材22は、クリームはんだ中のはんだ粒子が凝集して形成された導電部とは構造の異なる導電部201Aを有しており、その多孔性ゆえその空間を埋めて樹脂部202Aが存在できる。よって、もともとはんだ粒子201を完全に凝集させるほどのフラックスの必要ない材料になっており、フラックスによる汚染が発生しない。
したがって、表面実装型受動素子部品21の実装のあとに、ボンディングワイヤ24による接続の信頼性を確保するためのフラックス洗浄を行うには及ばない。フラックス洗浄の工程がなくてもワイヤボンディング用のランド15の表面の洗浄度は十分に保たれている。また、樹脂部202Aが空隙を発生させず、さらに導電部201Aが気中に曝されるのを防止しているので、電気的に高い接続信頼性が長期間確保される。したがって、フラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールが得られる。
特にその混載される半導体チップ23が固体撮像素子である場合には、受光部を基板10上に上向きに配する関係上、半導体チップ23の端子パッドもがその上面に位置することになり、基板10との接続にはボンディングワイヤ24が利用しやすい。すなわち、半導体チップ23として固体撮像素子が利用される態様において種々の問題が解決される効果が大きい。
なお補足であるが、ボンディングワイヤ24の接続を先に行い、そのあとに表面実装型受動素子部品21の実装を行おうとすると、固定された半導体チップ23が干渉して、硬化前の接続部材22Aの基板10上への適用がより非能率的にならざるを得なくなる。また、接続後のボンディングワイヤ24の保護という意味でも不利であり、さらに、固体撮像素子の受光部が汚染される可能性が生じる点でも不利になる。したがって、上記の実施形態は、表面実装型受動素子部品21の実装が先であり、ボンディングワイヤ24の接続が後である。
次に、図1に示した電子モジュールの製造方法について図3、図4を参照して説明する。図3、図4は、図1に示した電子モジュールの製造過程を模式的な断面で示す工程図である。図3、図4において、すでに説明した図に登場の構成要素と同一または同一相当のものには同一符号を付してある。
まず、図3(a)に示すように、表裏面に、ランド11を含む配線パターン12、およびランド14、15を含む配線パターン16が形成され、さらに表裏面の必要な領域にはんだレジスト13、17が形成された基板10を用意する。そして、そのランド14(表面実装型受動素子部品用)上に硬化前の接続部材22A(ペースト材料)を適用する。これには例えばスクリーン印刷やディスペンサを使用できる。図示していないが、基板10としては、大面積のボードに多面付けで多数の基板10が形成されたものを使用することができる。そのようなボードに対してスクリーン印刷でペースト材料を印刷すれば高能率で硬化前の接続部材22Aを適用できる。
次に、図3(b)に示すように、硬化前の接続部材22Aが適用されたランド14上に例えばマウンタを用いて表面実装型受動素子部品21を載置する。さらに、基板10ごと加熱して接続部材22Aを熱硬化して接続部材22に変化させる(図3(c))。接続部材22Aから接続部材22への変化の詳細態様例についてはすでに説明したとおりである。この加熱では、通常のクリームはんだを使用したときのようにフラックスや揮発成分が飛散するということはない。よって、表面実装型受動素子部品用のランド14と、ワイヤボンディング用のランド15とがごく近い場合であってもランド15の汚染の問題は生じない。したがって、高密度パターン形成の基板10の場合にも対応できる。
次に、図3(d)に示すように、基板10の所定位置上に接着剤25を介して半導体チップ23を固定する。続いて、図4(a)に示すように、半導体チップ23上の端子パッドと基板10上のワイヤボンディング用のパッド15との間をボンディングワイヤ24で接続する。このワイヤボンディング工程は、周知のように、例えばワイヤに金線を用い超音波を発生するボンディングツールを利用して行うことができる。さらに、図4(b)に示すように、レンズ保持部31およびレンズ32を取り付けることにより図1に示した電子モジュールが完成する。なお、図4(a)までの工程は、多面付けで多数の基板10が形成された大面積のボードのままで行うことができ、これにより生産性を向上できる。
次に、別の実施形態に係る電子モジュールについて図5を参照して説明する。図5は、別の実施形態に係る電子モジュールの構造を模式的に示す断面図である。同図において、すでに説明した図中に示したものと同一または同一相当の構成には同一符号を付してある。その部分の説明は省略する。
この実施形態は、図1における半導体チップ23に代えてフリップ接続の半導体チップ23Aを使用したものである。これに対応するため、基板10Aには、フリップ接続用のランド15Aが、図1におけるランド15に代えて形成されている。半導体チップ23A上に形成された端子パッド上には、あらかじめ、スタッド状の金バンプ24Aが形成されており、例えばフリップチップボンダを用いて、このバンプ24Aにランド15Aが向かい合うように半導体チップ23Aを位置合わせし圧接したものである。半導体チップ23Aと基板10Aとの間には、アンダーフィル樹脂26が充填され圧接部位の保護を図っている。アンダーフィル樹脂26は、フリップ接続後でなく接続前に基板10A上に適用しておく方法もある。
この実施形態の場合も、表面実装型受動素子部品21の実装でフラックスの汚染が発生しないことから、フラックス洗浄の工程がなくてもフリップ接続用のランド15Aの表面の洗浄度は十分に保たれている。したがって、接続強度の確保された信頼性の高いフリップ接続ができる。よって、図1に示した形態と同様に、フラックス洗浄に起因する種々の問題を解決した、洗浄プロセスが不要で信頼性の高い電子モジュールが得られる。
次に、図1に示した電子モジュールに使用の接続部材22に代えて使用できる別の接続部材について図6を参照して説明する。図6は、図1に示した電子モジュールに使用の接続部材22に代えて使用できる接続部材22aの微細な構造を示す説明図である。接続部材22aは、図6(a)右側に示すように、微細な構造として、硬化されている樹脂部202A中に導電部205の多孔性構造が形成された構成になっている。この多孔性構造はその孔の部位に樹脂部202Aが満たされ、空隙をもたせないようにしている。
導電部205は、さらに詳細には、図6(b)に示す拡大断面図に描かれるように、粒子状の金属の種部203Aとこの表面を覆う複数元素系相部213とを有し、種部203Aを覆う複数元素系相部213が互いに連接することによって多孔性構造になっている。なお、接続部材22a中には、種部203A、複数元素系相部213のほかに、残留はんだ201AAも多少存在する。複数元素系相部213は、はんだ粒子201(図6(a)左側を参照)中の金属と種部203A中の金属とによる合成相であり、はんだ粒子201の融点が240℃以下、複数元素系相部213の融点が260℃以上となるように、はんだ粒子201および種部203A(種粒子203)の材料が選ばれている。
接続部材22aの上記微細構造には、それらの形成過程が関連している。概略的には、図6(a)左側に示すように、接続部材22aは、硬化される前の状態として、ペースト状の絶縁性接着樹脂部202中にはんだ粒子201と種粒子203とが分散された構成の組成物である。
このような導電性接着性樹脂を加熱してはんだ粒子201を溶解させると、その成分金属と種粒子203が含有する金属とが反応(または溶け合って。以下では「反応」で溶け合う場合も含むこととする)して種粒子203表面が複数元素系相部213に変化し、はんだ粒子201の溶解に由来して複数元素系相部213は互いに連接する。複数元素系相部213が発現するとその融点ははんだ粒子201より高いので、上記加熱の温度程度では固相となって多孔性構造になる。種粒子203のうちの未反応部(中心に近い部位)は、複数元素系相部213の中に種となって残り種部203Aになる。はんだ粒子201のうち複数元素系相部213への変化に残留した分は凝固して残留はんだ201AAになる。
上記で、はんだ粒子201を溶解させる温度では、絶縁性接着樹脂部202は硬化しないようにその材料が選択されている。これにより、はんだ粒子201が溶解したときのその移動を妨げずに溶解金属と種粒子203との反応が円滑になされるようになっている。このような溶解、反応を生じさせた後に、加熱温度を上げて絶縁性接着樹脂部202を熱硬化させる。この熱硬化により、上記形成された多孔性構造を固定化するように多孔性構造の隙間に樹脂部202Aが満たされた構造ができあがる。
このような構成の接続部材22aでは、とりわけ、上記導電部205中において複数元素系相部213が連接して形成された多孔性構造がその導電性を担っており、この複数元素系相部213は、上記のように、融点が260℃以上になっている。260℃以上とすることで、この電子モジュールを別の基板に実装するときの加熱(2次実装時加熱(例えば高くとも250℃))での溶融自体を回避でき、さらに、接続不良や短絡を効果的に防止できる利点がある。
また、この導電性の多孔性構造は硬化された樹脂部202A中に形成されており、多孔性構造の隙間はこれにより埋められている。したがって、接続部材22a中にボイドが発生し信頼性が損なわれることがない。さらに、接続部材22aの導電性が導電体205による多孔性構造によっているので、低抵抗の接続部にすることができる。なお、残留はんだ201AAが2次実装時に再溶融することはあり得るが、複数元素系相部213へ変化せずに残留した分なのでその量はわずかでありかつ樹脂部202A中に閉じ込められているので、信頼性に対する影響は最小限に抑制できる。
図7は、図6に示した接続部材22a中の導電部205を得るための材料の例を示す表であり、図7(a)は、硬化前の接続部材22aA中に含まれるはんだ粒子201の材料例、図7(b)は、同じく種粒子203の材料例である。図7(a)に示すように、これらのはんだ粒子201では、その融点が240℃以下である。はんだ粒子201としてこのような融点の金属材料を用いることで、基板10が有機材料の絶縁層を有するものであってもそれに対する加熱温度としてその耐熱温度までには余裕を持たせることができる。図7(b)に示す組成系または金属は、はんだ粒子201の組成金属のひとつと反応してできる複数元素系相部が融点として260℃以上を有する組成系または金属として選択されている。
図8は、図6に示した接続部材22aを構成する複数元素系相部213の材料例を示す表であり、図7に示した材料のはんだ粒子201と種粒子203とから形成され得る複数元素系相を示している。図8に示すように、これらの複数元素系相部213は、その融点が260℃以上になっている。このような複数元素系相部213により、2次実装時加熱(例えば高くとも250℃)での再溶融自体が起こらない。
なお、図8に示す複数元素系相におけるx、y(、z)の比は、単純な整数比になる場合(=化学量論的組成;金属間化合物)のみならず、これからはずれて例えばxの値を固定したときにy(、z)が幅をもった値で存在できる場合もある。例えば、合金(固溶体)相の場合や、組成比の異なる2種以上の金属間化合物が混晶している相の場合である。
図8に示す複数元素系相における金属間化合物としては、例えば、CuSn、CuZn、CuSb、AgSn、FeSn、AuSnが知られている。CuSnは、これと組成元素が同じで組成比が異なる異種の金属間化合物であるCuSnと混在して形成される場合があり、この混在比に応じて全体としてx、yの比は単純な整数比ではなくなる。CuSnは、CuSnと比較してもろい性質があるが、その融点が260℃以上であることに変わりはなく、また、導電部505の構造が樹脂部503Aにより補強される構造により、その悪影響を小さく留めることができる。
図6で示した接続部材22aは、上記のように、導電部205の多孔性構造がそれ自体の反応形成過程に由来して作られ、絶縁性接着樹脂部202Aはそのあとに時間差で硬化されたものである。この点は、図2に示した接続部材22と異なっている。このように絶縁性接着樹脂部202Aが時間差で硬化される場合には、次のような形態が考えられる。すなわち、はんだ粒子201の融点と絶縁性接着樹脂部202の硬化温度とをなるべく大きく離すようにして、加熱の温度管理をより容易にすることである。
このためには例えば、接続部材22aAのはんだ粒子201として、Snと、Ag、Bi、Cu、In、およびZnからなる群より選択された1種以上とを含む第1の合金の粒子と、Snと、Agと、Bi、Cu、In、およびZnからなる群より選択された1種以上とを含む第2の合金の粒子とが備えられたものを用いる。種粒子203としては、Cuと、Ag、Bi、In、およびSnからなる群より選択された1種以上とを含む合金の粒子とする。絶縁性接着樹脂部202には、硬化温度240℃のエポキシ変性ポリイミド樹脂を用いる。上記3種の合金は、絶縁性接着樹脂部202を含んだ全体に対して80wt%の含有率とする。
以上の、合金の粒子と絶縁性接着樹脂との混合体についてDSC(示差走査熱量測定)による融点観察を行うと、100℃ないし200℃という比較的低温に複数の融点があり、さらに、300℃ないし500℃の間にも複数の融点があることがわかる。よって、この合金粒子分散の絶縁性接着樹脂を用いれば、100℃ないし200℃の間に存在する融点により、一般的に言われるはんだづけが可能である。
また、100℃ないし200℃に存在する融点での融解を生じしめたあとに生じる凝固組成物について同様にDSCによる融点観察を行うと、100℃ないし200℃の間に存在する融点はほとんど消失し(∵融点の高い複数元素系相に変化している)、300℃以上に融点が残るのみとなることがわかる。この性質から、2次実装での加熱(例えば250℃)においてはこの組成物はほぼ溶融はしない。説明が前後するが、接続時(製造時)においては、第1、第2の合金粒子の融点と絶縁性接着樹脂202の硬化温度とは、大きく離れており、加熱時の温度管理はより容易である。
10、10A…基板、11…ランド(モジュール実装用)、12…配線パターン、13…はんだレジスト、14…ランド(表面実装型受動素子部品用)、15…ランド(ワイヤボンディング用)、15A…ランド(フリップ接続用)、16…配線パターン、17…はんだレジスト、21…表面実装型受動素子部品、22、22a…接続部材、22A、22aA…接続部材(硬化前;ペースト材料)、23…半導体チップ(固体撮像素子)、23A…半導体チップ、24…ボンディングワイヤ、24A…スタッド状バンプ、25…接着剤、26…アンダーフィル樹脂、31…レンズ保持部、32…レンズ、201…はんだ粒子、201A…多孔性構造導電部(はんだによる)、201AA…残留はんだ、202…絶縁性接着樹脂部(硬化前)、202A…絶縁性接着樹脂部(硬化後)、203…種粒子、203A…種部、205…多孔性構造導電部(種部と複数元素系相部とによる)、213…複数元素系相部。

Claims (14)

  1. 第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板と、
    前記基板の前記第1のランドに接続部材を介して実装された表面実装型受動素子部品と、
    端子パッドを備えた機能面を有し、該機能面が前記基板の側とは反対の側に向けられ該基板上に設けられた半導体チップと、
    前記半導体チップの前記端子パッドと前記基板の前記第2のランドとを電気的に接続するボンディングワイヤと、を具備し、
    前記接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有すること
    を特徴とする電子モジュール。
  2. 第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板と、
    前記基板の前記第1のランドに接続部材を介して実装された表面実装型受動素子部品と、
    前記基板の前記第2のランドを介して該基板にフリップ実装された半導体チップと、を具備し、
    前記接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性の構造の間を埋めて存在する樹脂部とを有すること
    を特徴とする電子モジュール。
  3. 前記接続部材の前記導電部が、第1の金属の粒子の種部と、該種部を覆った、前記第1の金属と該第1の金属とは異なる第2の金属との複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、
    前記接続部材の前記導電部が、前記第2の金属を組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が240℃以下であり、前記複数元素系相部の融点が260℃以上であること
    を特徴とする請求項1または2記載の電子モジュール。
  4. 前記接続部材の前記樹脂部が、その材料としてエポキシ変性ポリイミド樹脂であることを特徴とする請求項1または2記載の電子モジュール。
  5. 前記はんだ成分が、Sn−In組成系、Sn−Bi組成系、Sn−Zn−Bi組成系、Sn−Ag−In組成系、Sn−Ag−Cu組成系、Sn−Ag組成系、Sn−Cu組成系、およびSn−Sb組成系、ならびにSnからなる群より選択された1種の組成系または金属であり、
    前記第1の金属が、Ag、Au、Cu、Ni、およびFe、ならびにCu−Ni組成系、Cu−Sn組成系、Ag−Sn組成系、Cu−Zn組成系、およびCo−Sb組成系からなる群より選択された1種以上の金属または組成系であること
    を特徴とする請求項3記載の電子モジュール。
  6. 前記接続部材の前記導電部の前記複数元素系相部が、CuSn、CoSn、CuZn、CuSb、CoSb、NiBi、AgSn、FeSn、AgCuSn、およびAuSnからなる群から選択された1種以上を含む相であることを特徴とする請求項3記載の電子モジュール。
  7. 前記はんだ成分が、Snと、Ag、Bi、Cu、In、およびZnからなる群より選択された1種以上とを組成とする第1の合金と、Snと、Agと、Bi、Cu、In、およびZnからなる群より選択された1種以上とを組成とする第2の合金とを有し、
    前記第1の金属が、Cuと、Ag、Bi、In、およびSnからなる群より選択された1種以上とを組成とする合金であること
    を特徴とする請求項3記載の電子モジュール。
  8. 前記半導体チップが、前記機能面に受光部をも備えた固体撮像素子であることを特徴とする請求項1記載の電子モジュール。
  9. 前記接続部材の前記導電部が、Sn−3Ag−0.5Cuの組成のはんだであることを特徴とする請求項1または2記載の電子モジュール。
  10. 前記接続部材が、その全体に対する前記導電部の割合として20重量%ないし90重量%であることを特徴とする請求項1または2記載の電子モジュール。
  11. 前記接続部材が、前記樹脂部として、該接続部材の前記はんだ成分の前記融点より高い熱硬化温度を有する熱硬化性樹脂を有することを特徴とする請求項3記載の電子モジュール。
  12. 第1のランドと第2のランドとを有する配線パターンを同一表面側に備えた基板の前記第1のランド上に、硬化前の絶縁性接着樹脂中にはんだ粒子が分散されたペースト材料を適用する第1の工程と、
    前記ペースト材料が適用された前記基板の前記第1のランド上に、表面実装型受動素子部品を載置する第2の工程と、
    前記表面実装型受動素子部品が載置された前記基板を加熱し、前記ペースト材料を、多孔性の構造を備えた導電部と該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有する接続部材に変化させることによって、前記表面実装型受動素子部品を前記基板の前記第1のランド上に電気的、機械的に接続する第3の工程と、
    前記第3の工程の後、端子パッドを備えた機能面を有する半導体チップを該機能面が前記基板の側とは反対の側に向くように該基板上に固定する第4の工程と、
    前記半導体チップの前記端子パッドと前記基板の前記第2のランドとの間をボンディングワイヤで接続する第5の工程と
    を具備することを特徴とする電子モジュールの製造方法。
  13. 前記ペースト材料が、前記はんだ粒子に加えて、Ag、Au、Cu、Ni、およびFe、ならびにCu−Ni組成系、Cu−Sn組成系、Ag−Sn組成系、Cu−Zn組成系、およびCo−Sb組成系からなる群より選択された1種以上の金属または組成系の粒子を含有することを特徴とする請求項12記載の電子モジュールの製造方法。
  14. 前記半導体チップが、前記機能面に受光部をも備えた固体撮像素子であることを特徴とする請求項12記載の電子モジュールの製造方法。
JP2009260952A 2009-02-17 2009-11-16 電子モジュール、電子モジュールの製造方法 Pending JP2010219492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009260952A JP2010219492A (ja) 2009-02-17 2009-11-16 電子モジュール、電子モジュールの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009033828 2009-02-17
JP2009260952A JP2010219492A (ja) 2009-02-17 2009-11-16 電子モジュール、電子モジュールの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014152903A Division JP5943042B2 (ja) 2009-02-17 2014-07-28 電子モジュール、電子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2010219492A true JP2010219492A (ja) 2010-09-30

Family

ID=42977972

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009260952A Pending JP2010219492A (ja) 2009-02-17 2009-11-16 電子モジュール、電子モジュールの製造方法
JP2014152903A Expired - Fee Related JP5943042B2 (ja) 2009-02-17 2014-07-28 電子モジュール、電子モジュールの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014152903A Expired - Fee Related JP5943042B2 (ja) 2009-02-17 2014-07-28 電子モジュール、電子モジュールの製造方法

Country Status (1)

Country Link
JP (2) JP2010219492A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188902A (ja) * 2014-03-27 2015-11-02 日本電気株式会社 はんだ組成物、はんだペースト、はんだ接合構造、及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892849B1 (ko) 2017-03-02 2018-08-28 삼성전기주식회사 전자 부품
KR101912291B1 (ko) 2017-10-25 2018-10-29 삼성전기 주식회사 인덕터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
JP2006150413A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 半田ペーストおよび半田付け方法
JP2006165236A (ja) * 2004-12-07 2006-06-22 Toshiba Design & Manufacturing Service Corp 半導体装置の製造方法及び三次元半導体装置
JP2007067117A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 回路装置
JP2007073866A (ja) * 2005-09-09 2007-03-22 Dainippon Printing Co Ltd 部品内蔵配線板
JP2007273982A (ja) * 2007-03-26 2007-10-18 Hitachi Ltd 半導体モジュールの製造方法
JP2007329213A (ja) * 2006-06-07 2007-12-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2008072748A (ja) * 2007-10-26 2008-03-27 Tdk Corp 表面弾性波素子を含む高周波モジュール部品及びその集合体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0933010B1 (en) * 1996-08-16 2002-01-23 Hugh P. Craig Printable compositions, and their application to dielectric surfaces used in the manufacture of printed circuit boards
JP2003211289A (ja) * 2002-01-21 2003-07-29 Fujitsu Ltd 導電性接合材料、それを用いた接合方法及び電子機器
JP4285966B2 (ja) * 2002-09-27 2009-06-24 三洋電機株式会社 カメラモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
JP2006150413A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 半田ペーストおよび半田付け方法
JP2006165236A (ja) * 2004-12-07 2006-06-22 Toshiba Design & Manufacturing Service Corp 半導体装置の製造方法及び三次元半導体装置
JP2007067117A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 回路装置
JP2007073866A (ja) * 2005-09-09 2007-03-22 Dainippon Printing Co Ltd 部品内蔵配線板
JP2007329213A (ja) * 2006-06-07 2007-12-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2007273982A (ja) * 2007-03-26 2007-10-18 Hitachi Ltd 半導体モジュールの製造方法
JP2008072748A (ja) * 2007-10-26 2008-03-27 Tdk Corp 表面弾性波素子を含む高周波モジュール部品及びその集合体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188902A (ja) * 2014-03-27 2015-11-02 日本電気株式会社 はんだ組成物、はんだペースト、はんだ接合構造、及び電子機器

Also Published As

Publication number Publication date
JP5943042B2 (ja) 2016-06-29
JP2015026839A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
KR101140518B1 (ko) 배선 기판 및 반도체 장치
JP4502690B2 (ja) 実装基板
KR101332532B1 (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
TW201237976A (en) Bump-on-lead flip chip interconnection
KR20060088025A (ko) 회로 장치 및 그 제조 방법
JP2006186011A (ja) 電子部品実装方法および電子部品実装構造
JP4356581B2 (ja) 電子部品実装方法
JP2005095977A (ja) 回路装置
JP2010010671A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5851079B2 (ja) 部品内蔵配線板
JP2012164965A (ja) 配線基板及びその製造方法
JP2012104557A (ja) 電子部品付き配線基板及びその製造方法
JP5943042B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
WO2006016650A1 (ja) 電極基板
JP4051570B2 (ja) 半導体装置の製造方法
KR100808746B1 (ko) 회로 장치의 제조 방법
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP5895981B2 (ja) 電子モジュール
JP5828203B2 (ja) プリント配線板、プリント配線板の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5818296B2 (ja) 電子モジュール、電子モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Effective date: 20130823

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430