JP2006165236A - 半導体装置の製造方法及び三次元半導体装置 - Google Patents

半導体装置の製造方法及び三次元半導体装置 Download PDF

Info

Publication number
JP2006165236A
JP2006165236A JP2004353873A JP2004353873A JP2006165236A JP 2006165236 A JP2006165236 A JP 2006165236A JP 2004353873 A JP2004353873 A JP 2004353873A JP 2004353873 A JP2004353873 A JP 2004353873A JP 2006165236 A JP2006165236 A JP 2006165236A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor
multilayer printed
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004353873A
Other languages
English (en)
Other versions
JP4433399B2 (ja
Inventor
Hiroyuki Hirai
浩之 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Design and Manufacturing Service Corp
Original Assignee
Toshiba Design and Manufacturing Service Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Design and Manufacturing Service Corp filed Critical Toshiba Design and Manufacturing Service Corp
Priority to JP2004353873A priority Critical patent/JP4433399B2/ja
Publication of JP2006165236A publication Critical patent/JP2006165236A/ja
Application granted granted Critical
Publication of JP4433399B2 publication Critical patent/JP4433399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多層プリント配線板の上にキャビティ付きの両面配線板を搭載して小型化を保つ半導体装置の製造方法及び三次元半導体装置を提供する。
【解決手段】 多層プリント配線板１０の複数箇所にチップ部品１１を接続する工程と、多層プリント配線板１０の複数箇所の取り付け部１２、１３に接続用フィルムを貼り付ける工程と、複数箇所の取り付け部１３に第１半導体素子１５ａを仮置きした状態で、複数箇所にキャビティ部が形成された両面印刷板１７を取り付け部１２に仮貼り付けする工程と、第１半導体素子１５ａおよび両面印刷板１７を一括して加圧・加熱して多層プリント配線板１０に接続する工程と、第１半導体素子１５ａの上に第２半導体素子１５ｂマウントして接続端子部とワイヤボンディング接続した後に、キャビティ部を樹脂封止する。最後に半導体装置毎に接続用バンプを形成し、個片化して半導体装置を製造する。
【選択図】 図１

Description

本発明は、生産性に優れた半導体装置の製造方法及びその半導体装置を複数積層した三次元半導体装置に関する。
携帯電話やＰＤＡ等のモバイル用通信機器やノートパソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠になっている。電子部品の高密度化は、従来より電子部品の小型化による部品端子のファインピッチ化や実装基板の配線パターンの微細化によって対応してきたが、半導体ベアチップや半導体パッケージ部品を三次元に積み重ねて実装効率を向上させた三次元モジュール構造が提案されている（例えば、特許文献１参照。）。
特許文献１の従来技術では、半導体チップを搭載した複数の半導体パッケージを積層する際、半導体パッケージの接続ランド部に接合されるはんだボールによって一体化する構造である。このため、半導体チップ等の厚みが厚くなるにつれて、一体化するはんだバンプの径を大きくしなければならない。はんだバンプの径が大きくすることは、その分、実装面積が小さくなることから、その小さくなった実装面積では半導体チップ等を搭載することができなくなる。このため、半導体装置の外形を大きくして実装面積を確保しなければならない問題がある。
また、基板に実装された半導体チップにワイヤボンディングを施し、更に、周辺の受動部品を構成するチップ部品と一緒に樹脂封止する場合には、その大きさに応じた金型を用いて樹脂封止しなければならず、金型作成に余計なコストが掛かる問題があった。
特開２００３−１８８３４２号公報（頁６、図１、図７）
従来から、実装効率を向上させた三次元モジュール構造が提案されているが、半導体チップやチップ部品の厚みが厚くなるにつれて、一体化するはんだバンプの径を大きくしなければならないことから、実装面積を確保するために半導体装置の外形を大きくしなければならない問題があった。また、基板に実装された半導体チップやチップ部品を一緒に樹脂封止する場合には、その大きさに応じた金型を用いて樹脂封止しなければならず、金型作成に余計なコストが掛かる問題があった。
本発明は、上記問題点を解決するためになされたもので、多層プリント配線板の上にキャビティ付きの両面配線板を搭載して小型化を保ち、かつ生産性の良い半導体装置の製造方法及びその製造方法で得た半導体装置を積層した三次元半導体装置を提供することを目的とする。
上記目的を達成するために、半導体装置の製造方法は、多層プリント配線板の少なくとも片面の複数箇所に半導体素子と受動部品とを組み合わせた複数の半導体装置を作成して、これを個片化して半導体装置を製造する方法であって、前記多層プリント配線板の前記複数箇所に前記受動部品を接続する工程と、前記多層プリント配線板の前記複数箇所の半導体素子取り付け部および両面印刷板取り付け部に接続用フィルムを貼り付ける工程と、前記半導体素子取り付け部に第１半導体素子を仮置きし、前記第１半導体素子および前記受動部品に対応して複数箇所にキャビティ部が形成された両面印刷板を前記両面印刷板取り付け部に仮貼り付けする工程と、前記第１半導体素子および前記両面印刷板を一括して加圧・加熱して前記多層プリント配線板に接続する工程と、前記第１半導体素子の上に第２半導体素子をマウントして前記半導体素子を構成し、前記半導体素子と前記多層プリント配線板上の接続端子部との間をワイヤボンディング接続した後に、前記キャビティ部を樹脂封止する工程と、前記樹脂封止された前記半導体装置毎に接続用はんだバンプを形成した後に、前記個片化する工程とを有することを特徴とする。
また、半導体装置の製造方法は、多層プリント配線板の少なくとも片面の複数箇所に半導体素子と受動部品とを組み合わせた複数の半導体装置を作成して、これを個片化して半導体装置を製造する方法であって、前記多層プリント配線板の前記複数箇所に前記受動部品を接続する工程と、前記多層プリント配線板の前記複数箇所内の両面印刷板取り付け部に接続用フィルムを貼り付ける工程と、前記複数箇所内の半導体素子取り付け部に金属製パンプ付きの第１半導体素子を仮置きし、前記第１半導体素子および前記受動部品に対応して複数箇所にキャビティ部が形成された両面印刷板を前記両面印刷板取り付け部に仮貼り付けする工程と、前記第１半導体素子および前記両面印刷板を一括して加圧・加熱して前記多層プリント配線板に接続する工程と、前記第１半導体素子の上に第２半導体素子をマウントして前記半導体素子を構成し、前記半導体素子と前記多層プリント配線板上の接続端子部との間をワイヤボンディング接続した後に、前記キャビティ部を樹脂封止する工程と、前記樹脂封止された前記半導体装置毎に接続用はんだバンプを形成した後に、前記個片化する工程とを有することを特徴とする。
本発明の半導体装置の製造方法によれば、半導体素子やチップ部品の厚みが厚くなってもキャビティ部が形成された両面印刷板によって対処することができ、半導体装置の外形を大きくする必要がない。しかも、半導体素子および両面印刷板を一括して加圧・加熱して多層プリント配線板に接続することができるため、生産性に優れている。また、基板上に実装された半導体素子やチップ部品を樹脂封止するための特別な金型も必要としない等の効果を有する。
以下、図面を参照して本発明の実施形態について説明する。
図１（ａ）〜（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示した図である。
本発明は、多層プリント配線板の複数箇所に半導体素子と受動部品とを組み合わせた複数の半導体装置を作成して、これを個片化して半導体装置を製造する方法であり、まず、表面と裏面および内層に所定のプリント配線が施された多層プリント配線板１０が用意される（図１（ａ））。ただし、図１では、一部の半導体装置だけを図示するものである。
次に、多層プリント配線板１０の所定の配線位置に受動部品であるチップ部品１１をセットして、はんだ印刷・リフロー法にて接続固定する（図１（ｂ））。
次に、両面配線板用の取り付け部１２、および半導体素子の取り付け部１３に接続用フィルム１４を貼り付ける（図１（ｃ））。なお、両面配線板用の取り付け部１２の多層プリント配線板１０にはスルホール（図示せず）が形成されており、多層プリント配線板１０の表面と裏面および内層との間が電気接続可能に構成されている。
次に、下面にバンプが形成されている第１の半導体素子１５ａ（フリップチップ）を半導体素子の取り付け部１３の接続用フィルム１４上に位置合わせをして仮置きし、更に、半導体素子１５やチップ部品１１を収めるキャビティ部１６が形成された両面配線板１７を接続用フィルム１４上に仮貼り付けする（図１（ｄ））。この両面配線板１７は多層プリント配線板１０と同じ大きさであって、キャビティ部１６は半導体素子１５やチップ部品１１を囲う空洞である。なお、半導体装置１５は、第１の半導体装置１５ａと第２の半導体装置１５ｂによって構成されるものである。
また、両面配線板１７の両面配線板用の取り付け部１２に対向する両面に配線１７ａ、１７ｂが施されており、また、配線１７ａと１７ｂの間にはスルホール（図示せず）が形成されている。これにより、多層プリント配線板１０と両面配線板１７とが電気接続可能に構成されている。この両面配線板１７の高さを決める際には、半導体素子１５やチップ部品１１を収納するための高さを有するキャビティ部１６のものを選択すれば良く、これにより半導体素子１５やチップ部品１１の高さ変更にも容易に対処することが出来る。
そして、図１（ｄ）で仮置きした第１の半導体素子１５ａと仮貼り付けした両面配線板１７に対し等方性プレスにより一括して加圧・加熱処理を施し、多層プリント配線板１０への接続を行う（図１（ｅ））。
次に、第１の半導体素子１５ａの上に第２の半導体素子１５ｂをマウントし、更に、第２の半導体素子１５ｂの端子と多層プリント配線板１０の接続端子部との間がワイヤボンディングによって配線接続される。また、キャビティ部１６内に収められた半導体素子１５とチップ部品１１をエポキシ樹脂１８などで樹脂封止し、多層プリント配線板１０の底面の配線部１９にはんだバンプ２０を施す（図１（ｆ））。
最後に、所定のサイズの半導体装置を形成するために、ダイサーやルーターなどと呼ばれる切削機で１つずつの個片に切断して半導体装置を製造する（図１（ｇ））。
図２は、図１（ａ）〜（ｇ）の工程で製造した半導体装置３０を３段積層してマスタ基板上に接続した三次元半導体装置の構成を示す図である。各半導体装置３０ａ〜３０ｃの間は、はんだバンプ２０を介して電気接続されている。
図３（ａ）〜（ｇ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示した図である。この第２の実施形態では、半導体素子１５を多層プリント配線板１０に実装する方法が第１の実施形態と異なっている。
即ち、第１の実施形態では、半導体素子１５を接続用フィルム１４を介して接続する構造であったが、この第２の実施形態でははんだバンプ５０によって接続する構造となっている。したがって、図１（ｃ）に対応する図３（ｃ）では、半導体素子１５が搭載される接続部１３ａには接続用フィルムが貼り付けされていない点が異なっている。そして、図３（ｄ）では、所定の位置にセットした金属製パンプ付きの第１の半導体素子１５ａと仮貼り付けした両面配線板１７に対し等方性プレスにより一括して加圧・加熱処理を施し、多層プリント配線板１０への接続を行う。その他の工程は、図１の対応する各工程と同様なので、その説明は省略する。
図４は、本発明の第３の実施形態に係る半導体装置の製造方法によって得られた半導体装置６０を２段積層した３次元半導体装置の構成を示す図である。
即ち、この第３の実施形態では、各多層プリント配線板６１の両面に半導体素子１５やチップ部品１１を搭載し、その両面にキャビティ付の両面配線版６２ａ、６２ｂ、６３ａ、６３ｂを接続した構成である。なお、この時の両面配線板６２ａ、６２ｂ、６３ａ、６３ｂおよび半導体素子１５は一括して加圧・加熱が施されて多層プリント配線板１０に接続する方法が採用されている。
本発明の半導体装置の製造方法によれば、半導体素子やチップ部品の厚みが厚くなってもキャビティ部が形成された両面印刷板によって対処することができ、半導体装置の外形を大きくする必要がない。しかも、半導体素子および両面印刷板を一括して加圧・加熱して多層プリント配線板に接続することができるため、生産性に優れている。また、チップ部品ははんだ印刷法によって接続実装できるので生産性に優れている。更に、基板上に実装された半導体素子やチップ部品を樹脂封止するための特別な金型も必要としない等の効果を有する。
本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示した図。 第１の実施形態の製造工程で製造した半導体装置を３段積層してマスタ基板上に接続した三次元半導体装置の構成を示す図。 本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示した図。 本発明の第３の実施形態に係る半導体装置の製造方法によって得られた３次元半導体装置の構成を示す図。
符号の説明
１０‥多層プリント配線板
１１‥チップ部品（受動部品）
１３‥半導体素子の取り付け部
１４‥両面配線板の取り付け部
１５（１５ａ、１５ｂ）‥半導体素子
１６‥キャビティ部
１７‥両面配線板
１８‥エポキシ樹脂
１９‥接続部
２０、５０‥はんだバンプ

Claims (4)

  1. 多層プリント配線板の少なくとも片面の複数箇所に半導体素子と受動部品とを組み合わせた複数の半導体装置を作成して、これを個片化して半導体装置を製造する方法であって、
    前記多層プリント配線板の前記複数箇所に前記受動部品を接続する工程と、
    前記多層プリント配線板の前記複数箇所の半導体素子取り付け部および両面印刷板取り付け部に接続用フィルムを貼り付ける工程と、
    前記半導体素子取り付け部に第１半導体素子を仮置きし、前記第１半導体素子および前記受動部品に対応して複数箇所にキャビティ部が形成された両面印刷板を前記両面印刷板取り付け部に仮貼り付けする工程と、
    前記第１半導体素子および前記両面印刷板を一括して加圧・加熱して前記多層プリント配線板に接続する工程と、
    前記第１半導体素子の上に第２半導体素子をマウントして前記半導体素子を構成し、前記半導体素子と前記多層プリント配線板上の接続端子部との間をワイヤボンディング接続した後に、前記キャビティ部を樹脂封止する工程と、
    前記樹脂封止された前記半導体装置毎に接続用はんだバンプを形成した後に、前記個片化する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１の製造方法によって製造された半導体装置が複数積層されて構成される三次元半導体装置。
  3. 多層プリント配線板の少なくとも片面の複数箇所に半導体素子と受動部品とを組み合わせた複数の半導体装置を作成して、これを個片化して半導体装置を製造する方法であって、
    前記多層プリント配線板の前記複数箇所に前記受動部品を接続する工程と、
    前記多層プリント配線板の前記複数箇所内の両面印刷板取り付け部に接続用フィルムを貼り付ける工程と、
    前記複数箇所内の半導体素子取り付け部に金属製パンプ付きの第１半導体素子を仮置きし、前記第１半導体素子および前記受動部品に対応して複数箇所にキャビティ部が形成された両面印刷板を前記両面印刷板取り付け部に仮貼り付けする工程と、
    前記第１半導体素子および前記両面印刷板を一括して加圧・加熱して前記多層プリント配線板に接続する工程と、
    前記第１半導体素子の上に第２半導体素子をマウントして前記半導体素子を構成し、前記半導体素子と前記多層プリント配線板上の接続端子部との間をワイヤボンディング接続した後に、前記キャビティ部を樹脂封止する工程と、
    前記樹脂封止された前記半導体装置毎に接続用はんだバンプを形成した後に、前記個片化する工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 請求項３の製造方法によって製造された半導体装置が複数積層されて構成される三次元半導体装置。

JP2004353873A 2004-12-07 2004-12-07 半導体装置の製造方法及び三次元半導体装置 Expired - Fee Related JP4433399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004353873A JP4433399B2 (ja) 2004-12-07 2004-12-07 半導体装置の製造方法及び三次元半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004353873A JP4433399B2 (ja) 2004-12-07 2004-12-07 半導体装置の製造方法及び三次元半導体装置

Publications (2)

Publication Number Publication Date
JP2006165236A true JP2006165236A (ja) 2006-06-22
JP4433399B2 JP4433399B2 (ja) 2010-03-17

Family

ID=36666909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353873A Expired - Fee Related JP4433399B2 (ja) 2004-12-07 2004-12-07 半導体装置の製造方法及び三次元半導体装置

Country Status (1)

Country Link
JP (1) JP4433399B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152535A (ja) * 2007-12-18 2009-07-09 Samsung Electro Mech Co Ltd 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP2010219492A (ja) * 2009-02-17 2010-09-30 Dainippon Printing Co Ltd 電子モジュール、電子モジュールの製造方法
KR20150112769A (ko) * 2014-03-27 2015-10-07 인텔 아이피 코포레이션 적층된 전자 컴포넌트를 포함하는 전자 어셈블리

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152535A (ja) * 2007-12-18 2009-07-09 Samsung Electro Mech Co Ltd 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
US8030752B2 (en) 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
US8174128B2 (en) 2007-12-18 2012-05-08 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package having a first board, second boards electrically connected to both sides of the first board, and at least one component connected to the first board by a flip chip method
JP2010219492A (ja) * 2009-02-17 2010-09-30 Dainippon Printing Co Ltd 電子モジュール、電子モジュールの製造方法
JP2015026839A (ja) * 2009-02-17 2015-02-05 大日本印刷株式会社 電子モジュール、電子モジュールの製造方法
KR20150112769A (ko) * 2014-03-27 2015-10-07 인텔 아이피 코포레이션 적층된 전자 컴포넌트를 포함하는 전자 어셈블리
JP2015192143A (ja) * 2014-03-27 2015-11-02 インテル アイピー コーポレイション スタックされた電子コンポーネントを含む電子アセンブリ
KR101723003B1 (ko) * 2014-03-27 2017-04-04 인텔 아이피 코포레이션 적층된 전자 컴포넌트를 포함하는 전자 어셈블리

Also Published As

Publication number Publication date
JP4433399B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
US10573582B2 (en) Semiconductor systems having dual leadframes
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US8258008B2 (en) Package-on-package system with via z-interconnections and method for manufacturing thereof
JP2008277362A (ja) 半導体装置およびその製造方法
JPH0846085A (ja) 半導体装置及びその製造方法
US11437326B2 (en) Semiconductor package
JP2007207802A (ja) 電子回路モジュールとその製造方法
CN112038318A (zh) 封装基板
CN112447534A (zh) 封装体及其制备方法
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP4433399B2 (ja) 半導体装置の製造方法及び三次元半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
TWI435667B (zh) 印刷電路板組件
JP2008270303A (ja) 積層型半導体装置
JP2006202997A (ja) 半導体装置およびその製造方法
CN116569331A (zh) 包括多个引线框架的半导体器件封装件及相关方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US8525312B2 (en) Area array quad flat no-lead (QFN) package
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2004087895A (ja) パッケージ部品およびその製造方法
KR20020028473A (ko) 적층 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees