CN116569331A - 包括多个引线框架的半导体器件封装件及相关方法 - Google Patents

包括多个引线框架的半导体器件封装件及相关方法 Download PDF

Info

Publication number
CN116569331A
CN116569331A CN202180082736.6A CN202180082736A CN116569331A CN 116569331 A CN116569331 A CN 116569331A CN 202180082736 A CN202180082736 A CN 202180082736A CN 116569331 A CN116569331 A CN 116569331A
Authority
CN
China
Prior art keywords
leadframe
semiconductor die
major surface
semiconductor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180082736.6A
Other languages
English (en)
Inventor
J·A·科瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN116569331A publication Critical patent/CN116569331A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了半导体器件封装件，该半导体器件封装件可包括半导体管芯，该半导体管芯包括附连并电连接到第一引线框架的第一主表面。第二引线框架可附连并电连接到位于该半导体管芯的与该第一主表面相对的一侧上的第二主表面。模制材料可包封半导体管芯以及该第一引线框架和该第二引线框架的至少部分。

Description

包括多个引线框架的半导体器件封装件及相关方法
相关申请的交叉引用
本申请根据35U.S.C.§119(e)要求2020年12月11日提交的名称为“包括多个引线框架的半导体器件封装件及相关方法(Semiconductor Device Packages IncludingMultiple Lead Frames and Related Methods)”的美国临时专利申请序列号63/124,198的权益，该临时专利申请的公开内容据此全文以引用方式并入本文。
技术领域
本公开整体涉及包括引线框架的半导体器件封装件以及制造包括引线框架的半导体器件封装件的方法。更具体地，本发明所公开的实施方案涉及可利用多个引线框架的半导体器件封装件，这些引线框架具有插置在这些引线框架之间的一个或多个半导体器件。
背景技术
引线框架是封装半导体器件以与更高级别的封装一起使用的一种常规方法。通常，引线框架包括其上可以支撑半导体管芯的管芯附接焊盘和从该管芯附接焊盘附近成一定角度延伸的引线指状物。半导体管芯的与管芯附接焊盘相对的一侧上的焊盘可以通过引线接合部电连接到引线指状物。半导体管芯、管芯附接焊盘、引线接合部和引线指状物的部分可被包封在模制材料中。引线指状物的剩余部分可暴露于半导体管芯的一侧上以用于将所得的半导体器件封装件机械并电连接到更高级别的封装(诸如印刷电路板)。
另一种常规方法是用铜夹来封装半导体器件。通常，铜夹包括其上可以支撑半导体管芯的管芯附接突片和位于与管芯附接突片相对的一侧上的用于连接到半导体管芯的焊盘的上覆夹。引线指状物可以从夹具所在的一侧从夹具成一定角度延伸，越过半导体管芯，靠近管芯附接突片。半导体管芯、管芯附接突片、上覆夹和引线指状物的部分可以被包封在模制材料中。引线指状物的剩余部分可暴露于半导体管芯的一侧上以用于将所得的半导体器件封装件机械并电连接到更高级别的封装。
发明内容
在一些实施方案中，半导体器件封装件可包括半导体管芯，该半导体管芯具有附连并电连接到第一引线框架的第一主表面。第二引线框架可附连并电连接到位于半导体管芯的与第一主表面相对的一侧上的第二主表面。模制材料可包封半导体管芯以及第一引线框架和第二引线框架的至少部分。
在其他实施方案中，半导体器件封装件可包括第一半导体管芯，该第一半导体管芯具有附连并电连接到第一引线框架的第一主表面。第二半导体管芯可具有附连并电连接到第二引线框架的第二主表面，该第二半导体管芯具有附连到第一半导体管芯的第四主表面的第三主表面。第一引线框架可位于第一半导体管芯的与第二半导体管芯相对的一侧上，并且第二引线框架可位于第二半导体管芯的与第一半导体管芯相对的一侧上。模制材料可包封第一半导体管芯、第二半导体管芯以及第一引线框架和第二引线框架的至少部分。
在其他实施方案中，同时制备半导体器件封装件的方法可涉及将多个半导体管芯中的每个半导体管芯的第一主表面附连到并且将每个半导体管芯电连接到第一引线框架的相应第一管芯附接位置。每个半导体管芯的第二主表面可附连到第二引线框架的相应第二管芯附接位置，并且每个半导体管芯可电连接到该相应第二管芯附接位置，第二引线框架位于每个半导体管芯的与第一引线框架相对的一侧上。可将半导体管芯以及第一引线框架和第二引线框架的至少部分包封在模制材料中。
在另一些实施方案中，同时制备半导体器件封装件的方法可涉及将多个第一半导体管芯中的每个第一半导体管芯的第一主表面附连到并且将每个第一半导体管芯电连接第一引线框架的相应第一管芯附接位置。多个第二半导体管芯中的每个第二半导体管芯的第二主表面可附连到并且每个第二半导体管芯可电连接到第二引线框架的相应第二管芯附接位置。每个第一半导体管芯可固定到对应的第二半导体管芯，第一引线框架位于每个第一半导体管芯的与对应的第二半导体管芯相对的一侧上，第二引线框架位于每个第二半导体管芯的与第一半导体管芯相对的一侧上。可将第一半导体管芯、第二半导体管芯以及第一引线框架和第二引线框架的至少部分包封在模制材料中。
附图说明
虽然本公开以特别指出并清楚地要求保护具体实施方案的权利要求书作为结尾，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点。在附图中：
图1是根据本公开的半导体器件封装件的横截面侧面示意图；并且
图2是图1的半导体器件封装件的透视侧视图，其中某些特征被去除以更清楚地示出其他特征；
图3是根据本公开的半导体器件封装件的另一实施方案的横截面侧面示意图；
图4是处于同时制备多个半导体器件封装件的方法的第一阶段中的第一中间产品的顶部示意图；
图5是处于同时制备多个半导体器件封装件的方法的第二阶段中的中间产品的顶部示意图；
图6是同时制备多个半导体器件封装件的方法的流程图；并且
图7是同时制备多个半导体器件封装件的方法的另一实施方案的流程图。
具体实施方式
本公开所呈现的图示并不旨在为任何特定半导体器件封装件、制备半导体器件封装件的方法中的中间产品或其部件的实际视图，而仅仅是用于描述示例性实施方案的理想化表示。因此，附图未必按比例绘制。
本发明所公开的的实施方案整体涉及可利用多个引线框架的半导体器件封装件，这些引线框架具有插置在这些引线框架之间的一个或多个半导体器件。更具体地，本发明所公开的是半导体器件封装件的实施方案，这些实施方案可实现半导体器件封装件的相对侧上的电连接，可将多个半导体管芯容纳在给定的半导体器件封装件内，可实现多个半导体器件封装件的集体、同时封装，可设置用于电连接和热管理连接的暴露结构，并且可在对现有封装工艺增加很少成本的情况下实施。
例如，半导体器件封装件可包括位于半导体管芯的第一主表面附近的第一引线框架和位于半导体管芯的第二主表面附近并且在半导体管芯的相对侧上的第二引线框架。第一引线框架和第二引线框架中的每个引线框架在半导体器件封装件内电连接到一个或多个半导体管芯。第一引线框架也可以电连接到第二引线框架。在一些实施方案中，半导体器件封装件可包括单个半导体管芯，并且第一引线框架和第二引线框架可以附连并电连接到半导体管芯的相应主表面(例如，包括集成电路的有源表面、没有集成电路的非主动表面)。在其他实施方案中，可在单个半导体器件封装件中(例如，在堆叠中)设置多个半导体管芯，其中第一引线框架附连并电连接到第一半导体管芯，并且第二引线框架附连并电连接到第二半导体管芯。在一些实施方案中，一个或多个无源器件(例如，电容器、电阻器)可包含在封装件内，可直接电连接到第一引线框架或第二引线框架，并且可与半导体管芯堆叠或位于与半导体管芯侧向相邻处。
每个半导体管芯、任何无源器件以及第一引线框架和第二引线框架中的每个引线框架的至少部分可以被包封在模制材料中。第一引线框架和第二引线中的至少一者可以包括用于与更高级别的封装(例如，印刷电路板、另一半导体器件封装件)形成电连接的导电材料的暴露部分(例如，接合焊盘、引线指状物、迹线)。在一些实施方案中，第一引线框架和第二引线框架都可以包括用于与更高级别的封装形成电连接的导电材料的暴露部分。在其他实施方案中，第一引线框架或第二引线框架中的一个引线框架可包括此类暴露部分，并且第一引线框架或第二引线框架中的另一引线框架可完全隐藏于模制材料内。在一些实施方案中，第一引线框架和第二引线框架中的一个引线框架或两个引线框架可以包括用于与热管理结构(例如，散热片、散热器)形成热连接的导热材料的另一暴露部分。
当根据本公开形成半导体器件封装件时，可在第一条带和第二条带中设置第一引线框架和第二引线框架。可以在第一引线框架、第二引线框架上设置用于连接第一引线框架与第二引线框架的任何半导体管芯、无源器件和桥接元件，或者可以在第一引线框架或第二引线框架上单独设置相应的部件，其中每个引线框架上设置至少一个部件。可以使第一引线框架靠近第二引线框架，并且模制材料可以围绕每个半导体器件、任何无源器件以及第一引线框架和第二引线框架的至少部分流动。模制材料可处于固化状态，并且各个半导体器件封装件可彼此分离并且与第一条带和第二条带的任何废弃材料分离。
如本文所用，关于给定参数、属性或条件的术语“基本上”和“约”是指并且包括本领域普通技术人员将理解给定参数、属性或条件满足方差程度(诸如，在可接受的制造公差范围内)的程度。例如，基本上或约为指定值的参数可以是指定值的至少约90％、指定值的至少约95％、指定值的至少约99％或甚至指定值的至少约99.9％。
图1是根据本公开的半导体器件封装件100的横截面侧面示意图。图2是图1的半导体器件封装件100的透视侧视图，其中某些特征被去除以更清楚地示出其他特征。具体地，已经从图2的半导体器件封装件100去除了图1的半导体器件封装件100的模制材料120，以更清楚地示出半导体器件封装件100的第一引线框架102和第二引线框架110的结构。结合参考图1和图2，半导体器件封装件100可以包括例如定位为靠近半导体管芯104的第一主表面106的第一引线框架102。
在一些实施方案中，第一主表面106可以是有源表面，具有嵌入在第一主表面106内和/或支撑在其上的集成电路。在一些此类实施方案中，第一主表面106可在半导体管芯104放置于位于第一引线框架102上的第一管芯附接位置134中的情况下附连并电连接到第一引线框架102。例如，半导体管芯104可相对于第一引线框架102处于倒装芯片取向，并且暴露在第一主表面106处的半导体管芯104的第一接合焊盘122可通过插置在第一接合焊盘122与第一引线框架102之间的导电元件108电连接到第一引线框架102。导电元件108可被配置为例如球、凸块、列、柱或其他形状的导电材料(例如，焊料、导电膏)或包含这些导电材料。导电元件108可以将半导体管芯104附连并电连接到管芯附接焊盘，将各个第一引线指状物124或一个或多个第一接合焊盘122附连并电连接到管芯附接焊盘，并且将其他第一接合焊盘122附连并电连接到相应的第一引线指状物124，以用于将信号从有源表面的集成电路路由到第一引线框架102的第一输出平台126并路由到更高级别的封装。此类第一输出平台126可包括第一引线框架102的通过模制材料120暴露的用于电连接到更高级别封装的部分(例如，利用焊料将半导体器件封装件100安装到印刷电路板)。在一些实施方案中，更高级别的封装可包括利用第一引线框架102的第一输出平台126附连并电连接到半导体器件封装件100的另一半导体器件封装件。
第一引线框架102可包括例如导电材料(例如，铜、金、铝、合金)，该导电材料被定位和配置为往返于半导体管芯104传送和路由电信号和/或电力。第一引线框架102可以是至少基本上平面的。例如，第一引线框架102可不具有相对于第一主表面106成倾斜角度延伸的弯曲部或引线指状物。更具体地，第一引线框架102可主要由一个或多个导电材料层或导电材料片组成，这些导电材料层或导电材料片包括第一引线指状物124和第一输出平台126，第一引线指状物被定位和配置为与位于半导体管芯104的第一主表面106上的第一接合焊盘122形成电连接，并且往返于半导体管芯104路由电信号和/或电力，第一输出平台被定位和配置为呈现用于连接到更高级别封装(例如，印刷电路板(PCB))的位置。作为具体的非限制性示例，第一引线框架102可以由双深度蚀刻的导电材料片形成，并且可以包括第一引线指状物124和第一输出平台126，第一引线指状物靠近半导体管芯104的第一主表面106侧向延伸，这些第一引线指状物中的一些第一引线指状物可以附连并电连接到在第一主表面106处的第一接合焊盘122，第一输出平台位于从第一接合焊盘122侧向向外处并且位于第一引线指状物124的与半导体管芯104的第一主表面106位于其上的一侧相对的一侧上。在一些实施方案中，第一引线框架102可不具有任何管芯附接焊盘。
如在至少基本上垂直于第一主表面106的方向上测量的第一引线框架102的最大厚度可小于具有相对于第一主表面106成倾斜角度延伸的引线指状物的常规引线框架的厚度。例如，第一引线框架102的最大厚度可以是约225微米或更小。更具体地，第一引线框架102的最大厚度可在约75微米与约200微米之间。作为具体的非限制性示例，第一引线框架102的最大厚度可在约100微米与约200微米之间(例如，约125微米、约150微米、约175微米)。
半导体管芯104可包括集成电路以使得所得的半导体器件封装件100能够执行预定功能。例如，半导体管芯104可包括场效应晶体管，并且可以被配置为例如微处理器或片上系统。虽然图1的半导体器件封装件100被描绘为包括单个半导体管芯104，但是在其他实施方案中，根据本公开的半导体器件封装件可以包括插置在第一引线框架102与第二引线框架110之间的多个半导体管芯。例如，此类半导体管芯可背对背堆叠，其中有源表面面向第一引线框架102或第二引线框架110中的相应一个引线框架；或可堆叠成有源表面面向相同的方向，其中一个半导体管芯以倒装芯片连接安装到第一引线框架102并且另一半导体管芯通过引线接合部或利用表面安装技术连接到第二引线框架110。
半导体器件封装件100还可包括定位为靠近半导体管芯104的第二主表面112的第二引线框架110，其中半导体管芯104放置于位于第二引线框架110上的第二管芯附接位置136中。第二主表面112可位于半导体管芯104的与第一主表面106相对的一侧上。第二主表面112可被配置为例如不具有集成电路的非主动表面。在一些实施方案中，第二主表面112可附连并电连接到第二引线框架110。例如，第二主表面112可通过插置在第二主表面112与第二引线框架110的管芯附接焊盘之间的导电元件108电连接到第二引线框架110，该管芯附接焊盘可形成例如用于热连接到热管理器件的接地平面和/或暴露表面。更具体地，第二主表面112可通过背面金属化工艺(例如，溅射)或表面安装(例如，使第二引线框架110直接接触到第二主表面112，其间具有导电材料，诸如例如焊料、导电膏等)而电连接到第二引线框架110。又如，第二接合焊盘128可暴露于第二主表面112处，并且第二接合焊盘128可操作并电连接到第一主表面106处的集成电路(例如，利用硅通孔(TSV))，并且第二引线框架110的第二引线指状物130中的至少一个第二引线指状物可附接并电连接到第二接合焊盘128中的对应一个接合焊盘。
第二引线框架110可不同于第一引线框架102。例如，第一引线框架102和第二引线框架110可以不共享引线指状物或管芯附接焊盘，其中第一引线框架102包括其自己的相应的第一引线指状物124和可选的第一管芯附接焊盘，并且第二引线框架110包括其自己的第二引线指状物130和可选的第二管芯附接焊盘。更具体地，第一引线框架102可以被限制到半导体管芯104的第一侧，并且第二引线框架110可以被限制到半导体管芯104的第二相对侧，使得第一引线框架102和第二引线框架110的结构可以不与至少基本上平分半导体管芯104并且位于第一主表面106与第二主表面112之间的平均中点处的平面相交。作为具体的非限制性示例，第一引线框架102的第一引线指状物124(和任何第一管芯附接焊盘)可仅直接电连接到位于半导体管芯104的第一侧上的第一接合焊盘122(例如，利用相应的导电元件108)，并且第二引线框架110的第二引线指状物130(和任何第二管芯附接焊盘)可仅直接电连接到位于半导体管芯104的第二侧上的第二接合焊盘128(例如，利用相应的导电元件108)。
在一些实施方案中，第一引线框架102可与第二引线框架110物理地间隔开并且不与该第二引线框架电连接。在其他实施方案中，第一引线框架102可与第二引线框架110物理地间隔开但电连接到该第二引线框架。例如，桥接元件114可在半导体管芯104的占有面积之外的位置中在第一引线框架102与第二引线框架110之间延伸，或者在第一主表面106与第二主表面112之间延伸穿过半导体管芯104的通孔可将第一引线框架102的至少一部分电连接到第二引线框架110的对应部分。
第二引线框架110可包括例如导电材料(例如，铜、金、铝、合金)，该导电材料被定位和配置为往返于半导体管芯104传送和路由电信号和/或电力和/或为半导体管芯104提供电接地。第二引线框架110可以是至少基本上平面的。例如，第二引线框架110可不具有相对于第二主表面112成倾斜角度延伸的弯曲部或引线指状物。更具体地，第二引线框架110可主要由一个或多个导电材料层或导电材料片组成，这些导电材料层或导电材料片包括第二引线指状物130和第二输出平台132，第二引线指状物被定位和配置为与第二主表面112本身和/或与位于半导体管芯104的第二主表面112上的第二接合焊盘128形成电连接，并且往返于半导体管芯104路由电信号和/或电力，第二输出平台被定位和配置为呈现用于连接到更高级别封装(例如，印刷电路板(PCB))的位置。作为具体的非限制性示例，第二引线框架110可以由双深度蚀刻的导电材料片形成，并且可以包括第二引线指状物130和第二输出平台132，第二引线指状物靠近半导体管芯104的第二主表面112侧向延伸，这些第二引线指状物中的一些第二引线指状物可以附连并电连接到在第二主表面112处的第二接合焊盘128，第二输出平台位于从任何第二接合焊盘128侧向向外处并且位于第二引线指状物130的与半导体管芯104的第二主表面112所在的一侧相对(即，在其远端)的一侧上。此类第二输出平台132可包括第二引线框架110的通过模制材料120暴露的用于电连接到更高级别的封装的部分(例如，利用焊料将半导体器件封装件100安装到印刷电路板)。在一些实施方案中，第二引线框架110可不具有任何管芯附接焊盘。在一些实施方案中，更高级别的封装可包括利用第二引线框架110的第二输出平台132附连并电连接到半导体器件封装件100的另一半导体器件封装件。在一些实施方案中，第一引线框架102、第二引线框架110或两者可以临时支撑在相应的带材138上(例如，用于将相应的第一引线框架102或第二引线框架110临时附连到带材138的包括粘合材料的聚合物材料条带)。
如在至少基本上垂直于第二主表面112的方向上测量的第二引线框架110的最大厚度可小于具有相对于第二主表面112成倾斜角度延伸的引线指状物的常规引线框架的厚度。例如，第二引线框架110的最大厚度可以是约250微米或更小。更具体地，第二引线框架110的最大厚度可在约10微米与约150微米之间。作为具体的非限制性示例，第二引线框架110的最大厚度可在约25微米与约100微米之间(例如，约50微米)。
在第一引线框架102和第二引线框架110中的每个引线框架是至少基本上平面的一些实施方案中，第一引线框架102和第二引线框架110中的每个引线框架可以被配置为用于方形扁平无引脚封装的框架。例如，第一引线框架102和第二引线框架110中的每个引线框架可以由金属材料片(例如，相同的片或相应的不同的片)制成，并且可以在半导体器件封装件100处于图1所示的取向时在所得的半导体器件封装件100的相应的上周边和下周边处呈现第一输出平台126和第二输出平台132。这样的配置在图1中示出。方形扁平无引脚封装可以可选地包括相对于第一输出平台126和/或第二输出平台132居中定位的热管理结构(例如，散热片、散热器)。这样的热管理结构可以与半导体管芯104的对应主表面(诸如例如，第一主表面106、第二主表面112)接触，或者相应的热管理结构与第一主表面106接触，并且另一相应的热管理结构与第二主表面112接触。
在一些实施方案中，第二引线框架110可通过一个或多个桥接元件114电连接到第一引线框架102。作为一个示例，单个桥接元件114可在第一引线框架102与第二引线框架110之间延伸，桥接元件114具有与半导体管芯104至少基本上相同的厚度(例如，与半导体管芯104相同的厚度加上两个导电元件108的厚度)。这样的桥接元件114可以呈例如导电材料(例如，焊料)球、凸块、柱或列的形式。又如，第一桥接元件116可从第一引线框架102朝向第二引线框架110部分地延伸，第二桥接元件118可从第二引线框架110朝向第一桥接元件116部分地延伸，并且第一引线框架102、第一桥接元件116、第二桥接元件118与第二引线框架110之间的任何剩余空间可由能够流动的导电材料(例如，焊料、导电膏)占据。第一桥接元件116和第二桥接元件118可包括例如导电材料(例如，铜、金、铝、合金)块(例如，金属块)或包含这些导电材料的块，或直接附连并且电连接到相应的第一引线框架102和/或第二引线框架110的侧向地位于半导体管芯104的占有面积之外的部分的无源器件。
模制材料120可包封每个半导体管芯104、每个无源器件、每个桥接元件114、每个第一桥接元件116、每个第二桥接元件118、每个导电元件108以及第一引线框架102和第二引线框架110中的每个引线框架的至少部分。例如，模制材料120可占据第一引线框架102与第二引线框架110之间的直到第一引线框架102和第二引线框架110的在半导体管芯104远端的那些表面的空间的大部分或更多(例如，与第一输出平台126和第二输出平台132齐平或相对于它们凹陷)，否则这些空间将被环境气体占据。更具体地，第一引线框架102的在半导体管芯104远端的某些表面可以通过模制材料120暴露以用于电连接到更高级别的封装(例如，以第一输出平台126、迹线、引线指状物的形式)。在一些实施方案中，第二引线框架110的在半导体管芯104远端的某些表面可以通过模制材料120暴露以用于电连接到更高级别的封装(例如，以第二输出平台132、迹线、引线指状物的形式)和/或用于热连接到热管理结构(例如，以热焊盘的形式)。在其他实施方案中，第二引线框架110的整体可包封在模制材料120内。模制材料120可以是例如能够选择性固化的介电材料(例如，介电聚合物、介电环氧树脂)。
图3是根据本公开的半导体器件封装件300的另一实施方案的横截面侧面示意图。与图2一样，已经去除半导体器件封装件300的模制材料120(参见图1)以更清楚地示出半导体器件封装件300的第一引线框架318和第二引线框架320的结构。
在一些实施方案中，半导体器件封装件300可包括在同一半导体器件封装件300内的多个半导体管芯，诸如第一半导体管芯302和第二半导体管芯304。例如，第一半导体管芯302可包括被配置为其上和/或其中嵌入有集成电路的第一有源表面的第一主表面316，并且第二半导体管芯304可同样包括被配置为其上和/或其中嵌入有集成电路的第二有源表面的第二主表面326。第一半导体管芯302还可包括被配置为不具有任何集成电路的第一非主动表面的第三主表面328，并且第二半导体管芯304可包括被配置为不具有任何集成电路的第二非主动表面的第四主表面330。
在一些实施方案中，第一半导体管芯302和第二半导体管芯304可以以背对背取向放置，使得第一主表面316可位于第一半导体管芯302的与第二半导体管芯304位于其上的一侧相对(即，在其远端)的一侧上，第二主表面326可位于第二半导体管芯304的与第一半导体管芯302位于其上的一侧相对(即，在其远端)的一侧上(即，第一主表面316和第二主表面326可背离彼此)。在这样的背对背配置中，第三主表面328和第四主表面330可位于彼此附近并且可面向彼此(例如，第三主表面328和第四主表面330可直接面向彼此，其间具有能够固化的聚合物材料，诸如介电底层填料或模制材料120(参见图1))。
在其他实施方案中，第一半导体管芯302的第一主表面316和第二半导体管芯304的第二主表面326可面向相同的方向。在这样的配置中，第一半导体管芯302的第一主表面316可位于第二半导体管芯304的第四主表面330附近并且可面向该第四主表面(例如，第一主表面316和第四主表面330可直接面向彼此，其间具有能够固化的聚合物材料，诸如介电底层填料或模制材料120(参见图1))。又如，第二半导体管芯304的第二主表面326可位于第一半导体管芯302的第三主表面328附近并且可面向该第三主表面(例如，第二主表面112和第三主表面328可直接面向彼此，其间具有能够固化的聚合物材料，诸如介电底层填料或模制材料120(参见图1))。
在一些实施方案中，第一引线框架318可定位为靠近第一半导体管芯302的第一主表面316，其中第一半导体管芯302放置在位于第一引线框架318上的第一管芯附接位置340中。例如，第一主表面316可附连并电连接到第一引线框架318。更具体地，第一半导体管芯302可相对于第一引线框架318处于倒装芯片取向，并且暴露在第一主表面316处的第一半导体管芯302的第一接合焊盘322可通过插置在第一接合焊盘322与第一引线框架318之间的第一导电元件314电连接到第一引线框架318。第一导电元件314可被配置为例如球、凸块、列、柱或其他形状的导电材料(例如，焊料、导电膏)或包含这些导电材料。第一导电元件314可以将第一半导体管芯302附连并电连接到管芯附接焊盘，将各个第一引线指状物332或一个或多个第一接合焊盘322附连并电连接到管芯附接焊盘，并且将其他第一接合焊盘322附连并电连接到相应的第一引线指状物332，以用于将信号从有源表面的集成电路路由到第一引线框架318的第一输出平台334并路由到更高级别的封装。又如，第一半导体管芯302的第三主表面328可附连并电连接到第一引线框架318，并且第一主表面316可位于第一半导体管芯302的与第一引线框架318位于其上的一侧相对(即，在其远端)的一侧上。
第一引线框架318可包括例如导电材料(例如，铜、金、铝、合金)，该导电材料被定位和配置为往返于第一半导体管芯302传送和路由电信号和/或电力。第一引线框架318可以是至少基本上平面的。例如，第一引线框架318可不具有相对于第一主表面316成倾斜角度延伸的弯曲部或引线指状物。更具体地，第一引线框架318可主要由一个或多个导电材料层或导电材料片组成，这些导电材料层或导电材料片包括第一引线指状物332和第一输出平台334，第一引线指状物被定位和配置为与位于第一半导体管芯302的第一主表面316上的第一接合焊盘322(或与第三主表面328或其上的接合焊盘)形成电连接，并且往返于第一半导体管芯302路由电信号和/或电力，第一输出平台被定位和配置为呈现用于连接到更高级别封装(例如，PCB)的位置。作为具体的非限制性示例，第一引线框架318可以由双深度蚀刻的导电材料片形成，并且可以包括第一引线指状物332和第一输出平台334，第一引线指状物靠近第一半导体管芯302的第一主表面316侧向延伸，这些第一引线指状物中的一些第一引线指状物可以附连并电连接到在第一主表面316处的第一接合焊盘322(或与第三主表面328或其上的接合焊盘附连或电连接)，第一输出平台位于从第一接合焊盘322横向向外处并且位于第一引线指状物332的与第一半导体管芯302的第一主表面316位于其上的一侧相对(即，在其远端)的一侧上。在一些实施方案中，第一引线框架318可不具有任何管芯附接焊盘。
如在至少基本上垂直于第一主表面316的方向上测量的第一引线框架318的最大厚度可小于具有相对于第一主表面316成倾斜角度延伸的引线指状物的常规引线框架的厚度。例如，第一引线框架318的最大厚度可以是约250微米或更小。更具体地，第一引线框架318的最大厚度可在约10微米与约150微米之间。作为具体的非限制性示例，第一引线框架318的最大厚度可在约25微米与约100微米之间(例如，约50微米)。
半导体器件封装件300还可包括定位为靠近第二半导体管芯304的第二主表面326的第二引线框架320，其中第二半导体管芯304放置于位于第二引线框架320上的第二管芯附接位置342中。第二引线框架320可位于半导体器件封装件300的与第一引线框架318相对的一侧上。第二主表面326可被配置为例如包括支撑在其上和/或嵌入其中的集成电路的有源表面。在一些实施方案中，第二半导体管芯304的第二主表面326可附连并电连接到第二引线框架320。例如，第二主表面326可通过插置在第二引线框架320与第二引线框架320的管芯附接焊盘之间的第二导电元件312电连接到第二引线框架320，该管芯附接焊盘可形成例如用于热连接到热管理器件的接地平面和/或暴露表面。又如，第二接合焊盘324可暴露于第二半导体管芯304的第二主表面326处，并且第二接合焊盘324可操作并电连接到第二主表面326处的集成电路，并且第二引线指状物336中的至少一个第二引线指状物可附接并电连接到第二接合焊盘324中的对应一个第二接合焊盘。又如，第二半导体管芯304的第四主表面330可附连并电连接到第二引线框架320，并且第二主表面326可位于第二半导体管芯304的与第二引线框架320位于其上的一侧相对(即，在其远端)的一侧上。
第二引线框架320可包括例如导电材料(例如，铜、金、铝、合金)，该导电材料被定位和配置为往返于第二半导体管芯304传送和路由电信号和/或电力和/或为第二半导体管芯304提供电接地。第二引线框架320可以是至少基本上平面的。例如，第二引线框架320可不具有相对于第二主表面326成倾斜角度延伸的弯曲部或引线指状物。更具体地，第二引线框架320可主要由一个或多个导电材料层或导电材料片组成，这些导电材料层或导电材料片包括第二引线指状物336和第二输出平台338，第二引线指状物被定位和配置为与第二主表面326本身和/或与位于第二半导体管芯304的第二主表面326上的第二接合焊盘324形成电连接，并且往返于第二半导体管芯304路由电信号和/或电力，第二输出平台被定位和配置为呈现用于连接到更高级别封装(例如，PCB)的位置。作为具体的非限制性示例，第二引线框架320可以由双深度蚀刻的导电材料片形成，并且可以包括第二引线指状物336和第二输出平台338，第二引线指状物靠近第二半导体管芯304的第二主表面326侧向延伸，这些第二引线指状物336中的一些第二引线指状物可以附连并电连接到在第二主表面326处的第二接合焊盘324，第二输出平台位于从任何第二接合焊盘324侧向向外处并且位于第二引线指状物336的与第二半导体管芯304的第二主表面326位于其上的一侧相对(即，在其远端)的一侧上。在一些实施方案中，第二引线框架320可不具有任何管芯附接焊盘。
如在至少基本上垂直于第二主表面326的方向上测量的第二引线框架320的最大厚度可小于具有相对于第二主表面326成倾斜角度延伸的引线指状物的常规引线框架的厚度。例如，第二引线框架320的最大厚度可以是约250微米或更小。更具体地，第二引线框架320的最大厚度可在约10微米与约150微米之间。作为具体的非限制性示例，第二引线框架320的最大厚度可在约25微米与约100微米之间(例如，约50微米)。
在一些实施方案中，第二引线框架320可通过一个或多个桥接元件306电连接到第一引线框架318。作为一个示例，单个桥接元件306可在第一引线框架318与第二引线框架320之间延伸，桥接元件306具有与第一半导体管芯302和第二半导体管芯304的组合厚度至少基本上相同的厚度(例如，与第一半导体管芯302相同的厚度加上第二半导体管芯304的厚度，加上一个第一导电元件314加一个第二导电元件312的厚度)。这样的桥接元件306可以呈例如导电材料(例如，焊料)的球、凸块、柱或列的形式或包含这些导电材料。又如，第一无源电子器件308可从第一引线框架318朝向第二引线框架320部分地延伸，第二无源电子器件310可从第二引线框架320朝向第一无源电子器件308部分地延伸，并且第一引线框架318、第一无源电子器件308、第二无源电子器件310与第二引线框架320之间的任何剩余空间可由能够流动的导电材料(例如，焊料、导电膏)占据。第一无源电子器件308和第二无源电子器件310可包括例如电容器、电阻器或它们的组合，它们直接附连并电连接到相应的第一引线框架318和/或第二引线框架320的侧向地位于第一半导体管芯302和第二半导体管芯304的占有面积之外的部分。
在一些实施方案中，第一半导体管芯302和第二半导体管芯304可彼此电互连并且可操作地互连。例如，桥接元件306可用于经由第一引线框架318和第二引线框架320在第一半导体管芯302与第二半导体管芯304之间路由电信号和/或电力。又如，可将附加的导电元件(例如，焊料凸块、球、柱、列)插置在第一半导体管芯302与第二半导体管芯304的位于彼此附近并且直接面向彼此的那些表面(诸如例如，第三主表面328与第四主表面330)之间。此类附加导电元件可附连并电连接到在第三主表面328和第二主表面326处暴露的附加接合焊盘，这些附加接合焊盘可通过TSV分别在第一主表面316和第二主表面326处电连接到集成电路。
模制材料120(参见图1)可包封第一半导体管芯302、第二半导体管芯304、第一无源电子器件308、第二无源电子器件310、每个桥接元件306、第一导电元件314、第二导电元件312以及第一引线框架318和第二引线框架320中的每个引线框架的至少部分。例如，模制材料120(参见图1)可至少基本上如先前结合图1所描述的那样配置。
图4是处于同时制备多个半导体器件封装件的方法的第一阶段中的第一中间产品400的顶部示意图。图5是同时制备多个半导体器件封装件的方法中的第二中间产品500的顶部示意图。具体地，图4示出了处于同时制造多个半导体器件封装件的方法的预包封阶段中的第一中间产品400，并且图5示出了在随后的后包封阶段中的第二中间产品500。
结合参考图4和图5，第一引线框架102(参见图1)和第二引线框架110可以作为例如条带402中的第一引线框架102(参见图1)和第二引线框架110的组被提供，其中第一引线框架102(参见图1)和第二引线框架110的多个实例分布在条带402的区域上。这些条带402可以由用于形成第一引线框架102(参见图1)和第二引线框架110的材料制成，或者包含这些材料。例如，可使用减材制造技术(例如，激光切割、水射流、蚀刻、铣削等)由导电材料(例如，铜、铝、金、合金或其组合等)片或板或包含这些导电材料的片或板形成条带402以及相关联的第一引线框架102(参见图1)和第二引线框架110。半导体管芯104可放置于条带402上的相应半导体器件封装位置408中，并且可在半导体管芯104与相关联的第一引线框架102和第二引线框架110之间进行适当的机械和电连接。可以在第一引线框架102与第二引线框架110自身的部分之间进行任何机械和电连接，以及在任何无源器件与第一引线框架102和/或第二引线框架110之间进行机械和电连接。
可以将模具放置在半导体器件封装位置408上，并且可以在能够流动的状态下将模制材料120引入该模具中。模制材料120可流动以填充模具内尚未被第一引线框架102、第二引线框架110、条带402、半导体管芯104、桥接元件114(参见图1)以及任何无源器件占据的那些空间。然后模制材料120可凝固(例如，通过固化)以包封半导体器件封装件100的部件，并且半导体器件封装件100可以彼此分离并且与条带402的任何剩余部分分离以形成半导体器件封装件100。
在一些实施方案中，条带402中的一个或多个可包括一个或多个应变消除特征406，以减少来自模具的夹紧将损坏半导体器件封装件100的部件中的任一个部件的可能性。条带402中的一个或多个条带可包括在条带402的半导体器件封装位置408之间的间隙、空隙或其他无材料区域。连接材料404可延伸横跨间隙，连接材料404被定位和配置为横跨间隙支撑条带402，并且响应于模具的引入而变形以减少模具的夹紧力将损坏半导体器件封装件100的部件的可能性。例如，连接材料404可包括延伸横跨应变消除特征406的间隙的可折叠条带、弹簧或条带402材料的其他可变形结构。可通过例如去除条带402材料的位于连接材料404附近的至少某些部分来形成应变消除特征406的连接材料404。
图6是同时制备多个半导体器件封装件100(参见图1)的方法600的流程图。方法600可涉及例如将多个半导体管芯104(参见图1)中的每个半导体管芯的第一主表面106(参见图1)附连到并且将每个半导体管芯104(参见图1)电连接到第一引线框架102(参见图1)的相应第一管芯附接位置134(参见图1)，如动作602处所指示。更具体地，可使多个半导体管芯104(参见图1)中的每个半导体管芯的第一主表面106(参见图1)的第一接合焊盘122(参见图1)在条带402(参见图4)上的给定第一管芯附接位置134(参见图1)处例如靠近相应第一引线框架102(参见图1)的对应第一引线指状物124(参见图1)，其中导电元件108(参见图1)位于每个第一接合焊盘122(参见图1)与每个相关联的第一引线指状物124(参见图1)之间。导电元件108(参见图1)可回流(例如，通过暴露于热)以将每个半导体管芯104(参见图1)电并机械连接到条带402(参见图4)中的相应第一引线框架102(参见图1)的相关联的第一管芯附接位置134(参见图1)。
每个半导体管芯104(参见图1)的第二主表面112(参见图1)可附连到第二引线框架110(参见图1)的相应第二管芯附接位置136(参见图1)，并且每个半导体管芯104(参见图1)可电连接到该相应第二管芯附接位置，其中第二引线框架110(参见图1)位于每个半导体管芯104(参见图1)的与第一引线框架102(参见图1)相对的一侧上，如动作608处所指示。例如，可使多个半导体管芯104(参见图1)中的每个半导体管芯的第二主表面112(参见图1)或第二主表面112(参见图1)的第二接合焊盘128(参见图1)在条带402(参见图4)上的给定第二管芯附接位置136(参见图1)处靠近相应第二引线框架110(参见图1)的对应第二引线指状物130(参见图1)，其中导电元件108(参见图1)位于每个第二接合焊盘128(参见图1)与每个相关联的第二引线指状物130(参见图1)之间。导电元件108(参见图1)可回流(例如，通过暴露于热)以将每个半导体管芯104(参见图1)电并机械连接到条带402(参见图4)中的相应第二引线框架110(参见图1)的相关联的第二管芯附接位置136(参见图1)。可选地，第二主表面112可通过背面金属化工艺(例如，溅射)或表面安装(例如，使第二引线框架110直接接触到第二主表面112，其间具有导电材料，诸如例如焊料、导电膏等)而电连接到第二引线框架110，也如动作608处所指示。
半导体管芯104(参见图1)以及第一引线框架102(参见图1)和第二引线框架110(参见图1)的至少部分可被包封在模制材料120(参见图1)中，如动作610处所指示。例如，可使模具与条带402(参见图4)接触，并且可将处于能够流动状态的一定量的模制材料120(参见图1)引入到该模具中以至少基本上占据半导体管芯104(参见图1)、第一引线框架102(参见图1)与第二引线框架110(参见图1)之间和周围的任何自由空间。然后可以将模具模制材料120(参见图1)固化(例如，响应于热的施加、暴露于特定类型和/或频率的辐射)以包封半导体管芯104(参见图1)、第一引线框架102(参见图1)的部分以及第二引线框架110(参见图1)，从而使第一输出平台126(参见图1)和第二输出平台132(参见图1)的至少部分被暴露以用于连接到更高级别的封装。
在一些实施方案中，在包封之后，可将各个半导体器件封装件100彼此分离，如动作612处所指示。例如，可以使用锯来切穿第一引线框架102(参见图1)和第二引线框架110(参见图1)的先前将它们附接到条带402(参见图4)的剩余部分(例如，附接到条带402(参见图4)的外围处的框架或边界区域)的那些部分。
在一些实施方案中，在包封之前，第二引线框架110(参见图1)或第一引线框架102(参见图1)可临时支撑在带材138(参见图1)上，如动作604处所示。例如，第一引线框架102(参见图1)或第二引线框架110(参见图1)的最外侧部分可临时附着到粘性柔性带材138(参见图1)，以在运输和处理(例如，包封)期间为条带402(参见图1)提供支撑。
在包封之前，可以去除第二引线框架110(参见图1)或第一引线框架102(参见图1)的材料的一部分，以在包封之前提供应变消除特征406。例如，可去除第二引线框架110(参见图1)或第一引线框架102(参见图1)的在将半导体器件封装件100(参见图1)彼此分离时可被去除的部分(诸如位于相邻半导体器件封装位置408(参见图1)之间的那些部分)，以在半导体器件封装位置408(参见图4)之间留下连接材料404(参见图4)，如动作606处所指示。
图7是同时制备多个半导体器件封装件300(参见图3)的方法700的另一实施方案的流程图。方法700可涉及例如将多个第一半导体管芯302(参见图3)中的每个第一半导体管芯的第一主表面316(参见图3)附连到并且将每个第一半导体管芯302(参见图30，电连接到第一引线框架318(参见图3)的相应第一管芯附接位置340(参见图3)，如动作702处所示。更具体地，可使多个第一半导体管芯302(参见图3)中的每个第一半导体管芯的第一主表面316(参见图3)的第一接合焊盘322(参见图3)在条带402(参见图4)上的给定第一管芯附接位置340(参见图3)处例如靠近相应第一引线框架318(参见图3)的对应第一引线指状物332(参见图3)，其中第一导电元件314(参见图3)位于每个第一接合焊盘322(参见图3)与每个相关联的第一引线指状物332(参见图3)之间。第一导电元件314(参见图3)可回流(例如，通过暴露于热)以将每个第一半导体管芯302(参见图3)电并机械连接到条带402(参见图4)中的相应第一引线框架318(参见图3)的相关联的第一管芯附接位置340(参见图3)。
多个第二半导体管芯304(参见图3)中的每个第二半导体管芯的第二主表面326(参见图3)可附连到第二引线框架320(参见图3)的相应第二管芯附接位置342(参见图3)，并且每个第二半导体管芯304(参见图3)可电连接到该相应第二管芯附接位置，如动作704处所示。例如，可使多个第二半导体管芯304(参见图3)中的每个第二半导体管芯的第二主表面326(参见图3)的第二接合焊盘324(参见图3)在条带402(参见图4)上的给定第二管芯附接位置342(参见图3)处靠近相应第二引线框架320(参见图3)的对应第二引线指状物336(参见图3)，其中第二导电元件312(参见图3)位于每个第二接合焊盘324(参见图3)与每个相关联的第二引线指状物336(参见图3)之间。第二导电元件312(参见图3)可回流(例如，通过暴露于热)以将每个第二半导体管芯304(参见图3)电并机械连接到条带402(参见图4)中的相应第二引线框架320(参见图3)的相关联的第二管芯附接位置342(参见图3)。
每个第一半导体管芯302(参见图3)可固定到对应的第二半导体管芯304(参见图3)，其中第一引线框架318(参见图3)位于每个第一半导体管芯302(参见图3)的与对应的第二半导体管芯304(参见图3)位于其上的一侧相对(即，在其远端)的一侧上，并且第二引线框架320(参见图3)位于每个第二半导体管芯304(参见图3)的与第一半导体管芯302(参见图3)位于其上的一侧相对(即，在其远端)的一侧上，如动作706处所指示。例如，非主动第三主表面328(参见图3)可被取向成面向非主动第四主表面330(参见图3)，并且可保持与该非主动第四主表面间隔开，以使得能够流动的模塑材料120(参见图1)能够在每个第一半导体管芯302(参见图3)与每个对应的第二半导体管芯304(参见图3)之间流动并且被固化以将它们固定到彼此。在一些实施方案中，可在将多个第一半导体管芯302(参见图3)中的每个第一半导体管芯的第一主表面316(参见图3)附连到第一引线框架320(参见图3)的相应第一管芯附接位置340(参见图3)之前，以及在将多个第二半导体管芯304(参见图3)中的每个第二半导体管芯的第二主表面326(参见图3)附连到第二引线框架318(参见图3)的相应第二管芯附接位置342(参见图3)之前，将每个第一半导体管芯302(参见图3)固定到对应的第二半导体管芯304(参见图3)。例如，直接插置在第三主表面328(参见图3)与第四主表面330(参见图3)之间并与该第三主表面和第四主表面中的每个主表面接触的粘合材料(例如，能够固化的聚合物材料)可将第一半导体管芯302(参见图3)附接到第二半导体管芯304(参见图3)。
在一些实施方案中，将每个第一半导体管芯302(参见图3)固定到对应的第二半导体管芯304(参见图3)包括，在将多个第一半导体管芯302(参见图3)中的每个第一半导体管芯的第一主表面316(参见图3)附连到第一引线框架318(参见图3)的相应第一管芯附接位置340(参见图3)之前，并且在将多个第二半导体管芯302(参见图3)中的每个第二半导体管芯附的第二主表面326(参见图3)附连到第二引线框架320(参见图3)的相应第二管芯附接位置342(参见图3)之前将每个第一半导体管芯302(参见图3)固定到对应的第二半导体管芯304(参见图3)。
第一半导体管芯302(参见图3)、第二半导体管芯304(参见图3)以及第一引线框架318(参见图3)和第二引线框架320(参见图3)的至少部分可以被包封在模制材料120(参见图1)中，如动作708处所指示。例如，可使模具与条带402(参见图4)接触，并且可将处于能够流动状态的一定量的模制材料120(参见图1)引入到该模具中以至少基本上占据第一半导体管芯302(参见图3)、第二半导体管芯304(参见图3)、第一引线框架318(参见图3)与第二引线框架320(参见图3)之间和周围的任何自由空间。然后可以将模具模制材料120(参见图1)固化(例如，响应于热的施加、暴露于特定类型和/或频率的辐射)以包封第一半导体管芯302(参见图3)、第二半导体管芯304(参见图3)、第一引线框架318(参见图3)的部分以及第二引线框架320(参见图3)，从而使第一输出平台334(参见图3)和第二输出平台338(参见图3)的至少部分被暴露以用于连接到更高级别的封装。
根据本公开的半导体器件封装件及制造半导体器件封装的方法的实施方案可利用多个引线框架，这些多个引线框架具有插置在这些引线框架之间的一个或多个半导体器件。此类配置可实现半导体器件封装件的相对侧上的电连接，这可实现堆叠的、互连的封装配置(例如，封装体叠层(PoP)配置)。另外，根据本公开的半导体器件封装件可使得能够在给定半导体器件封装件内部署多个半导体管芯，从而促进制造具有增强和更灵活的功能的半导体器件封装件(例如，片上系统)。此外，根据本公开的用于制造半导体器件封装件的技术可实现多个半导体器件封装件的集体、同时封装，可提供用于电和热管理连接的暴露结构，并且可在对现有封装工艺增加很少成本的情况下实施。
虽然已结合附图描述了某些例示性实施方案，但本领域的普通技术人员将会认识并理解，本公开的范围不限于在本公开中明确示出和描述的那些实施方案。相反，可对本公开所述的实施方案进行许多添加、删除和修改以产生本公开的范围内的实施方案，诸如具体要求保护的那些实施方案，包括法律等同物。此外，来自一个公开的实施方案的特征可与另一个公开的实施方案的特征组合，同时仍然包括在本公开的范围内。

Claims (20)

1.一种半导体器件封装件，包括：
半导体管芯，所述半导体管芯包括附连并电连接到第一引线框架的第一主表面；
第二引线框架，所述第二引线框架附连并电连接到所述半导体管芯的第二主表面，所述第二主表面位于所述半导体管芯的与所述第一主表面相对的一侧上；和
模制材料，所述模制材料包封所述半导体管芯以及所述第一引线框架和所述第二引线框架的至少部分。
2.根据权利要求1所述的半导体器件封装件，其中所述第一引线框架电连接到所述第二引线框架。
3.根据权利要求2所述的半导体器件封装件，还包括焊料材料，所述焊料材料在所述第一引线框架与所述第二引线框架之间延伸，从而将所述第一引线框架电连接到所述第二引线框架。
4.根据权利要求2所述的半导体器件封装件，还包括至少一个离散的导电材料块或至少一个无源电子器件，其形成所述第一引线框架与所述第二引线框架之间的电连接的至少一部分，从而将所述第一引线框架电连接到所述第二引线框架。
5.根据权利要求1所述的半导体器件封装件，其中所述第一主表面通过倒装芯片连接而电连接到所述第一引线框架。
6.根据权利要求1所述的半导体器件封装件，其中所述第二主表面通过背面金属化工艺或表面安装而电连接到所述第二引线框架。
7.根据权利要求1所述的半导体器件封装件，其中所述第一引线框架和所述第二引线框架中的每个引线框架是至少基本上平面的。
8.根据权利要求1所述的半导体器件封装件，其中所述第一引线框架和所述第二引线框架中的每个引线框架被配置为用于方形扁平无引脚封装的框架。
9.根据权利要求1所述的半导体器件封装件，其中所述第一引线框架的部分通过所述模制材料暴露以用于电连接到更高级别的封装。
10.根据权利要求1所述的半导体器件封装件，其中所述第二引线框架的部分通过所述模制材料暴露以用于电连接到更高级别的封装或电连接到热管理结构。
11.根据权利要求1所述的半导体器件封装件，其中所述第二引线框架被包封在所述模制材料内。
12.一种半导体器件封装件，包括：
第一半导体管芯，所述第一半导体管芯包括附连并电连接到第一引线框架的第一主表面；
第二半导体管芯，所述第二半导体管芯包括附连并电连接到第二引线框架的第二主表面，所述第二半导体管芯包括附连到所述第一半导体管芯的第四主表面的第三主表面，使得所述第一引线框架位于所述第一半导体管芯的在所述第二半导体管芯远端的一侧上，并且所述第二引线框架位于所述第二半导体管芯的在所述第一半导体管芯远端的一侧上；和
模制材料，所述模制材料包封所述第一半导体管芯、所述第二半导体管芯以及所述第一引线框架和所述第二引线框架的至少部分。
13.根据权利要求12所述的半导体器件封装件，其中所述第一引线框架和所述第二引线框架中的每个引线框架被配置为用于方形扁平无引脚封装的框架。
14.根据权利要求12所述的半导体器件封装件，还包括将所述第一引线框架电连接到所述第二引线框架的至少一个桥接元件。
15.一种同时制备半导体器件封装件的方法，包括：
将多个半导体管芯中的每个半导体管芯的第一主表面附连到并且将每个半导体管芯电连接到第一引线框架的相应第一管芯附接位置；
将每个半导体管芯的第二主表面附连到并且将每个半导体管芯电连接到第二引线框架的相应第二管芯附接位置，所述第二引线框架位于每个半导体管芯的与所述第一引线框架相对的一侧上；以及
将所述半导体管芯以及所述第一引线框架和所述第二引线框架的至少部分包封在模制材料中。
16.根据权利要求15所述的方法，还包括将各个半导体器件封装件彼此分离。
17.根据权利要求15所述的方法，还包括在包封之前将所述第二引线框架或所述第一引线框架临时支撑在带材上。
18.根据权利要求15所述的方法，还包括在包封之前去除所述第二引线框架的材料的一部分以提供应变消除特征。
19.一种同时制备半导体器件封装件的方法，包括：
将多个第一半导体管芯中的每个第一半导体管芯的第一主表面附连到并且将每个第一半导体管芯电连接到第一引线框架的相应第一管芯附接位置；
将多个第二半导体管芯中的每个第二半导体管芯的第二主表面附连到并且将每个第二半导体管芯电连接到第二引线框架的相应第二管芯附接位置；
将每个第一半导体管芯固定到对应的第二半导体管芯，所述第一引线框架位于每个第一半导体管芯的在对应的第二半导体管芯远端的一侧上，所述第二引线框架位于每个第二半导体管芯的在所述第一半导体管芯远端的一侧上；以及
将所述第一半导体管芯、所述第二半导体管芯以及所述第一引线框架和所述第二引线框架的至少部分包封在模制材料中。
20.根据权利要求19所述的方法，其中将每个第一半导体管芯固定到所述对应的第二半导体管芯包括：在将所述多个第一半导体管芯中的每个第一半导体管芯的所述第一主表面附连到所述第一引线框架的所述相应第一管芯附接位置之前，以及在将所述多个第二半导体管芯中的每个第二半导体管芯的所述第二主表面附连到所述第二引线框架的所述相应第二管芯附接位置之前，将每个第一半导体管芯固定到所述对应的第二半导体管芯。
CN202180082736.6A 2020-12-11 2021-04-16 包括多个引线框架的半导体器件封装件及相关方法 Pending CN116569331A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063124198P 2020-12-11 2020-12-11
US63/124,198 2020-12-11
PCT/US2021/070397 WO2022126037A1 (en) 2020-12-11 2021-04-16 Semiconductor device packages including multiple lead frames and related methods

Publications (1)

Publication Number Publication Date
CN116569331A true CN116569331A (zh) 2023-08-08

Family

ID=75905079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180082736.6A Pending CN116569331A (zh) 2020-12-11 2021-04-16 包括多个引线框架的半导体器件封装件及相关方法

Country Status (4)

Country Link
US (1) US20220189858A1 (zh)
CN (1) CN116569331A (zh)
DE (1) DE112021006419T5 (zh)
WO (1) WO2022126037A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826277B (zh) * 2023-03-02 2023-12-11 立錡科技股份有限公司 封裝方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
US6713317B2 (en) * 2002-08-12 2004-03-30 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
US20090127676A1 (en) * 2007-11-16 2009-05-21 Gomez Jocel P Back to Back Die Assembly For Semiconductor Devices
US8450149B2 (en) * 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US9054091B2 (en) * 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
US20160172284A1 (en) * 2014-12-11 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Stacked Individually Packaged Power Devices
US10312184B2 (en) * 2015-11-04 2019-06-04 Texas Instruments Incorporated Semiconductor systems having premolded dual leadframes
JP7286450B2 (ja) * 2019-07-10 2023-06-05 新光電気工業株式会社 電子装置及び電子装置の製造方法
US20220115301A1 (en) * 2020-10-13 2022-04-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20220189858A1 (en) 2022-06-16
WO2022126037A1 (en) 2022-06-16
DE112021006419T5 (de) 2023-09-28

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US6746894B2 (en) Ball grid array interposer, packages and methods
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP5543086B2 (ja) 半導体装置及びその製造方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US20080258286A1 (en) High Input/Output, Low Profile Package-On-Package Semiconductor System
US20220157700A1 (en) Two sided bondable lead frame
US20080197466A1 (en) Semiconductor device and manufacturing method thereof
JP4449258B2 (ja) 電子回路装置およびその製造方法
CN116569331A (zh) 包括多个引线框架的半导体器件封装件及相关方法
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4626445B2 (ja) 半導体パッケージの製造方法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
US8975738B2 (en) Structure for microelectronic packaging with terminals on dielectric mass
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100708050B1 (ko) 반도체패키지
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
WO2003083908A2 (en) Packaging system for semiconductor devices
JP2004363187A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination