CN1933106B - 表面更平整的金凸点的制造方法 - Google Patents
表面更平整的金凸点的制造方法 Download PDFInfo
- Publication number
- CN1933106B CN1933106B CN2005100295649A CN200510029564A CN1933106B CN 1933106 B CN1933106 B CN 1933106B CN 2005100295649 A CN2005100295649 A CN 2005100295649A CN 200510029564 A CN200510029564 A CN 200510029564A CN 1933106 B CN1933106 B CN 1933106B
- Authority
- CN
- China
- Prior art keywords
- layer
- bump
- manufacture method
- thickness
- surfacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
本发明提供表面更平整的金凸点制造方法，以电流密度不同的两个电镀工艺步骤代替传统的用一个电流密度的一个电镀工艺步骤。第一次电镀用低电流密度在凸点下的金属层(UBM)上淀积一层电镀金层，使UBM层下凹的中心部分被用低电流密度电镀的金层填充。然后，用大电流密度进行第二次电镀，形成金凸点上部的金保护层。因此形成更平整的金凸点表面结构。
Description
技术领域
本发明总的涉及电子器件中金凸点的制造方法，具体涉及表面更平整的金凸点的制造方法。
背景技术
电子工业中，金凸点广泛用于制备电子装置的表面接点，例如用于制备液晶显示器的接点，半导体器件中的接点，用电镀方法形成金凸点表面上的金保护层。其原因是，金的导电率高，可靠性高，防化学腐蚀性好。
但是，在形成金凸点终端电极之前，用常规方法形成的半导体晶片表面不平整。
图1是用传统方法制造的典型的金凸点轮廓剖视图。金凸点从下到上顺序包括：铝焊盘1、厚度为1-2μm的氮化钛(TiN)钝化层2；溅射淀积的凸点下钛钨/金(TiW/Au)(UBM)层3，其中，TiW层厚度是0.3-0.5μm，Au层厚度是0.1-0.2μm；和电镀的金层(15μm)4。从图1中看到，电镀金层表面5粗糙，粗糙程度基本上等于氮化钛(TiN)钝化层2的厚度。其原因是，在铝焊盘边缘有氮化钛(TiN)钝化层2，因此，在有氮化钛(TiN)钝化层2的边缘上形成的凸点下钛钨/金(TiW/Au)层3和电镀金层4的边缘都高于其下没有氮化钛(TiN)钝化层2的中心区域形成的钛钨/金(TiW/Au)层3和电镀金层4。造成金凸点表面粗糙。
金凸点的表面粗糙度会对随后进行的半导体芯片倒装焊接产生负面影响，影响半导体器件的可靠性。
制造金凸点的传统的金电镀工艺中，整个电镀过程中的电流密度保持不变，因而，电镀金层的厚度一致，造成金凸点边缘部分比中心部分高，使金凸点表面粗糙。
为了克服传统工艺制造的金凸点表面粗糙的缺点，提出本发明。
发明内容
本发明的目的是，提供一种表面更平整的金凸点制造方法，用本发明方法电镀后制成的金凸点表面粗糙程度低，表面状态一致性好，有利于随后进行的半导体晶片倒装焊接。
用本发明的表面更平整的金凸点制造方法能够制造出更平整的终端电极结构。本发明方法能够扩展到很小的节距，能够使终端电极达到更高的互连密度，使终端电极结构具有更好的整体性。能够大大增加更精细的节距设计的金凸点焊接能力。
按照本发明的一个技术方案，电镀金层的金电镀工艺分为两个工艺步骤，两个电镀工艺步骤中所用的电流密度不同，以不同电流密度的两个电镀工艺步骤代替传统的用一个电流密度的一个电镀工艺步骤。用本发明方法形成的金凸点具有良好的表面平整性。
按照本发明的表面更平整的金凸点制造方法，包括以下工艺步骤：
步骤1，在半导体晶片衬底上的铝焊盘(1)上要形成金凸点的区域周边用化学汽相淀积TiN钝化层(2)，TiN钝化层(2)厚度是1-2μm；
步骤2，在TiN钝化层(2)上溅射淀积金凸点下的TiW-Au金属层(3)，其中，TiW-层的厚度是0.3-0.5μm，Au层厚度是0.1-0.2μm；
其特征是，还包括：
步骤3，TiW-Au金属层(3)上电镀形成第一层金电镀层(6)，所形成的金电镀层厚度大于钝化层的厚度，填满了溅射淀积的金凸点下的TiW-Au金属层(3)中心部分的凹坑；
步骤4，在步骤3中电镀淀积的第一层电镀金层(6)上用电镀形成第二层金电镀层(7)，两次电镀形成的电镀金保护层的表面粗糙度低于1.0μm。
用本发明方法形成金凸点，用两个电镀工艺步骤形成金凸点上部的电镀金保护层，通过控制电镀工艺过程中的电流密度来控制金凸点结构表面的粗糙度，使金凸点具有更平整的表面结构，大大提高了金凸点结构的完整性，允许金凸点极其精细的节距设计，使相邻金凸点之间的间距更小，也就是说，允许极高的半导体器件互连密度。提高了金凸点终端结构的合格率和焊接能力。从而提高了半导体器件的封装密度，提高了半导体器件的合格率和可靠性。
附图说明
通过以下结合附图的详细描述，将能更好地理解本发明的构件结构，构件样式，本发明的操作，本发明的其他目的和优点。附图中类似的或相同的元件用相同的参考数字指示。
图1是传统方法制造的金凸点结构剖视图，从图中看到，金凸点表面周边部分比较中心部分高，金凸点具有粗糙表面结构；
图2是用本发明的表面更平整的金凸点制造方法用低电流密度进行第一次电镀工艺后形成电镀金层后的金凸点的剖视图；
图3是用本发明的表面更平整的金凸点制造方法用大电流密度进行第二次电镀工艺后形成的金凸点的剖视图。
附图中各个参考数字指示的部件说明：
1-铝焊盘；2-TiN钝化层；3-凸点下的TiW-Au(UBM)金属层；4-电镀金层；5-传统方法形成的金凸点的表面粗糙度；6-用本发明方法用低电流密度进行第一次电镀形成的电镀金层；7-用本发明方法用低电流密度进行第二次电镀形成的电镀金层。
具体实施方式
以下参见图2和图3说明按本发明的金凸点制造方法。
按照本发明的一个技术方案，金凸点制造方法包括以下步骤：
步骤1，在半导体晶片衬底上的铝焊盘上要形成金凸点的区域周边化学汽相淀积(CVD)TiN钝化层2，TiN钝化层2的厚度是1-2μm；
步骤2，溅射淀积金凸点下的TiW-Au金属层3，其中，TiW层的厚度是0.3-0.5μm，Au层厚度是0.1-0.2μm；
步骤3，TiW-Au金属层3上电镀形成第一层电镀金(Au)层6，电镀用的电流密度是0.05-0.15安培/分米2)，所形成的电镀金层6的厚度稍微大有钝化层2的厚度，是3-4μm，基本上填满了溅射淀积的金凸点下的TiW-Au(UBM)金属层3中心部分的凹坑，所用的电镀溶液可以是氰化物电镀液，也可以是非氰化物电镀液，例如，亚硫酸金钠溶液；参见图2，从图2中看到，凸点下的金属层的中心部分已经被电镀金层6填充，凸点下的金属层的中心部分和周边部分的高度基本相同。
步骤4，在步骤3中电镀淀积的第一层电镀金层6上电镀第二层金电镀层7，电镀用的电流密度是0.3-0.5(安培/分米2)，所形成的第二层电镀金层7的厚度是15-20μm，所用的电镀溶液可以是氰化物电镀液，也可以是非氰化物电镀液，例如，亚硫酸金钠溶液；两次电镀形成的电镀金保护层的表面粗糙度低于1.0μm；参见图3，从图3中看到，经过用大电流密度进行第二次电镀所形成的金凸点表面具有平整结构。
以上详细描述了制造金凸点的本发明方法。用两个电镀工艺步骤形成金凸点的上表面电镀金保护层，第一次电镀用低电流密度在凸点下的金属层(UBM)3上淀积一层电镀金层，使UBM层3下凹的中心部分被用低电流密度电镀的金层6填充。然后，用大电流密度进行第二次电镀，形成金凸点上部的金保护层7。因此形成更平整的金凸点表面结构。
但是本发明不限于本文中的详细描述。本行业的技术人员应了解，本发明还能以其他的形式实施。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。
Claims (8)
1.表面平整的金凸点制造方法，包括以下工艺步骤：
步骤1，在半导体晶片衬底上的铝焊盘(1)上要形成金凸点的区域周边用化学汽相淀积TiN钝化层(2)，TiN钝化层(2)厚度是1-2μm；
步骤2，在TiN钝化层(2)上溅射淀积金凸点下的TiW-Au金属层(3)，其中，TiW-层的厚度是0.3-0.5μm，Au层厚度是0.1-0.2μm；
其特征是，还包括：
步骤3，TiW-Au金属层(3)上电镀形成第一层金电镀层(6)，所形成的金电镀层厚度大于钝化层的厚度，填满了溅射淀积的金凸点下的TiW-Au金属层(3)中心部分的凹坑；
步骤4，在步骤3中电镀淀积的第一层电镀金层(6)上用电镀形成第二层金电镀层(7)，两次电镀形成的电镀金保护层的表面粗糙度低于1.0μm。
2.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤3中，用电流密度是0.05-0.15安培/分米2电镀形成第一层电镀金层(6)。
3.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤4中，用电流密度是0.3-0.5安培/分米2电镀形成第二层电镀金层(7)。
4.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤3中，形成的第一层电镀金层(6)的厚度是3-4μm。
5.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤4中，形成的第二层电镀金层(7)的厚度是15-20μm。
6.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤3和4中所用的电镀溶液可以是氰化物电镀液。
7.按照权利要求1的表面平整的金凸点制造方法，其特征是，步骤3和4中所用的电镀溶液可以是非氰化物电镀液。
8.按照权利要求7的表面平整的金凸点制造方法，其特征是，所述非氰化物电镀液包括亚硫酸金钠溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100295649A CN1933106B (zh) | 2005-09-12 | 2005-09-12 | 表面更平整的金凸点的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100295649A CN1933106B (zh) | 2005-09-12 | 2005-09-12 | 表面更平整的金凸点的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1933106A CN1933106A (zh) | 2007-03-21 |
| CN1933106B true CN1933106B (zh) | 2010-04-28 |
Family
ID=37878855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100295649A Active CN1933106B (zh) | 2005-09-12 | 2005-09-12 | 表面更平整的金凸点的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1933106B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194719A (zh) * | 2010-03-15 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 在封装过程中提高焊点特性的方法 |
| CN104465411B (zh) * | 2013-09-17 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| EP3547360A1 (de) | 2018-03-29 | 2019-10-02 | Siemens Aktiengesellschaft | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296286A (zh) * | 1999-11-10 | 2001-05-23 | 索尼化学株式会社 | 带有凸点的布线电路基板的制造方法和凸点形成方法 |
| CN1355555A (zh) * | 2000-11-28 | 2002-06-26 | 中国科学院微电子中心 | 半导体芯片焊料凸点加工方法 |
| US6638847B1 (en) * | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
-
2005
- 2005-09-12 CN CN2005100295649A patent/CN1933106B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296286A (zh) * | 1999-11-10 | 2001-05-23 | 索尼化学株式会社 | 带有凸点的布线电路基板的制造方法和凸点形成方法 |
| US6638847B1 (en) * | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| CN1355555A (zh) * | 2000-11-28 | 2002-06-26 | 中国科学院微电子中心 | 半导体芯片焊料凸点加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1933106A (zh) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10804151B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| CN102318041B (zh) | 用于电沉积铜的工艺，在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连 | |
| CN100492607C (zh) | 包括导电凸起的微电子器件及其制备方法 | |
| US20040166661A1 (en) | Method for forming copper bump antioxidation surface | |
| US7329951B2 (en) | Solder bumps in flip-chip technologies | |
| CN102263192B (zh) | 发光二极管次基板、发光二极管封装及其制造方法 | |
| US20130228458A1 (en) | Electroplating systems | |
| CN1293719A (zh) | 在工件上电镀金属的装置和方法 | |
| US6627052B2 (en) | Electroplating apparatus with vertical electrical contact | |
| US20070228567A1 (en) | Semiconductor Chip Comprising A Metal Coating Structure And Associated Production Method | |
| TWI831944B (zh) | 導線架 | |
| KR20040011628A (ko) | 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법 | |
| EP2180770A1 (en) | Method to form solder deposits on substrates | |
| CN1933106B (zh) | 表面更平整的金凸点的制造方法 | |
| TW201444004A (zh) | 半導體結構及其製造方法 | |
| US8159248B2 (en) | Interposer structures and methods of manufacturing the same | |
| US6268656B1 (en) | Method and structure for uniform height solder bumps on a semiconductor wafer | |
| TWI811532B (zh) | 導線架 | |
| CN101908516B (zh) | 倒装芯片锡银凸块结构及其制造方法 | |
| CN102856249A (zh) | 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法 | |
| CN101479845A (zh) | 利用小的钝化层开口的倒装互连 | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| TWI831943B (zh) | 導線架 | |
| JPH0574778A (ja) | バンプおよびその形成方法 | |
| Munding | Interconnect technology for three-dimensional chip integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111205 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111205 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |