CN102339767A - 半导体元件及其制造方法 - Google Patents

Abstract

本发明公开一种半导体元件及其制造方法，包括：在表面设有电极垫及保护层的半导体硅基材上形成封盖层，以使该封盖层覆盖住该电极垫及其周围的部分保护层；在该保护层及封盖层上形成覆盖层，且使该覆盖层形成有外露出部分封盖层的开孔；在外露出该覆盖层开孔的封盖层上形成接着金属层，并使该接着金属层电性连接该封盖层，其中，该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸；以及于该接着金属层外表面形成导电元件。本发明通过封盖层提供较好的缓冲效果，以避免电极垫直接承受导垫元件所传递的应力作用而发生脱层或裂损等问题。

Description

半导体元件及其制造方法

技术领域

本发明涉及一种半导体元件及其制造方法，特别涉及一种避免电极垫脱层的半导体元件及其制造方法。 

背景技术

随着现今科技日新月异快速进步，电子产品亦朝向体积轻薄短小、多功能、高频且节能的趋势发展。又电子产品中往往有耦合半导体芯片，藉以控制及处理电子产品的的电性信号，而使电子产品产生应有功能。但该半导体芯片于有限的主动面表面布设有致密的电极垫，这些电极垫因布设相当致密狭小，因而无法直接电性连接至电子产品的电路板上，而须以半导体封装基板为介面，将半导体芯片耦合其上后进行电极垫电性传输扩散(Fan out)步骤，而使半导体芯片电极垫的电讯能通过半导体封装基板内的线路层往外扩散至半导体封装基板球侧区，而该球侧区的电性连接垫则具有足够大的间距，再于电性连接垫上布植导电元件(如焊针或锡球)，通过导电元件将半导体封装基板电性连接至电子产品的电路板上。 

然而现今一般半导体芯片耦合于半导体封装基板的方式多以倒装芯片方式实现，以符合多功能的电子产品复杂信号传递的电性需求。而该倒装芯片方式以半导体芯片的主动面及半导体封装基板凸块侧间布设有多导电元件(焊锡凸块)，其导电元件两端分别连接半导体芯片的电极垫及半导体封装基板凸块垫，而使两者电性导接，之后再向两者之间的间隙中填入封胶材(molding compound)。但由于半导体芯片10、导电元件12、封胶材14、半导体封装基板16四者热膨胀系数(CTE)相差过大，如此则会发生导电元件12耦合于半导体芯片10的电极垫11处发生断裂现象，如图1所示，此一现象在半导体芯片随线宽线距越细小发生次数逐步递增，在90纳米以下的半导体芯片发生该现象更为明显，如此即导致产品可靠度不良或电性传输上的问题。 

为此，如何制作出可避免现有技术中因为半导体芯片与半导体封装基板耦合时，诸多材料因热膨胀系数差异过大，而发生应力增加导致半导体芯片的电极垫发生断裂或脱层，实为当前所要解决的问题。 

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种半导体元件的制造方法，以解决现有技术的制程中半导体元件受热时因半导体硅基材、电极垫、封胶材及导电元件彼此间热膨胀系数差异过大，而使电极垫无法承受导电元件引起的应力，导致电极垫脱层或裂损等问题。 

为了实现上述目的及其他目的，本发明提供一种半导体元件的制造方法，包括：提供一表面设有电极垫及保护层的半导体硅基材，该保护层覆盖该部分电极垫及半导体硅基材；在该电极垫上形成封盖层，以使该封盖层覆盖住该电极垫及其周围的部分保护层；在该保护层及封盖层上形成覆盖层，且使该覆盖层形成有外露出部分封盖层的开孔；以及在外露出该覆盖层开孔的封盖层上形成接着金属层，并使该接着金属层电性连接该封盖层，其中，该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸。 

前述的制造方法，进一步可包括在该接着金属层外表面形成导电元件。 

根据前述的制造方法，本发明进一步揭示一种半导体元件，包括：表面设有电极垫及保护层的半导体硅基材，该保护层覆盖该部分电极垫及半导体硅基材；封盖层，形成于该电极垫上且覆盖其周围的部分保护层；覆盖层，形成于该保护层及封盖层上，且该覆盖层形成有外露出部分封盖层的开孔；接着金属层，形成于外露出该覆盖层开孔的封盖层上，并电性连接该封盖层，其中，该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸。 

此外，该半导体元件进一步可包括导电元件，形成于该接着金属层外表面。 

在前述的避免电极垫脱层的半导体元件及其制造方法中，除了该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸外，该封盖层以选自钛、镍、钒、铜及铝的一种或多种的叠层组合结构为优选。具 体而言，该封盖层选自钛/镍钒/铜、铝/镍钒/铜、钛/铝或钛/铜/镍/铜的叠层组合结构。 

另外，该半导体硅基材可为半导体芯片或晶圆，该保护层可为氮化硅(SiN)层，该覆盖层可为选自苯环丁烯(Benzo-Cyclo-Butene；BCB)及聚亚酰胺(Polyimide)的其中一种介电层，该接着金属层例如为焊块底部金属层(UBM)。 

此外，该导电元件包括形成于该接着金属层外表面的金属柱及形成于该金属柱上的焊锡材料或焊锡材料的其中之一。 

相较现有技术而言，本发明的避免电极垫脱层的半导体元件及其制造方法主要是在接着金属层与电极垫之间增设直径尺寸大于或等于该接着金属层的封盖层，进而提供较佳的应力缓冲效果，避免半导体元件受热时因半导体硅基材、电极垫、封胶材及导电元件彼此间热膨胀系数差异过大，而使电极垫无法承受导电元件引起的应力，导致电极垫脱层或裂损等问题。 

附图说明

图1是显示现有半导体芯片耦合于半导体封装基板时电极垫裂损的示意图。 

图2A至图2E是显示本发明的半导体元件及其制造方法的示意图，其中，图2E’是显示该导电元件包括金属柱及形成于该金属柱上的焊锡材料。 

主要元件符号说明 

10        半导体芯片 

11        电极垫 

12        导电元件 

14        封胶材 

16        半导体封装基板 

20        半导体硅基材 

201       电极垫 

202       保护层 

231       覆盖层 

231a   开孔 

241    封盖层 

243    接着金属层 

251    导电元件 

251a   金属柱 

251b   焊锡材料 

具体实施方式

以下的实施例进一步详细说明本发明的技术手段，但并非用以限制本发明的范畴。 

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上、下”及“一”等的用语，也是仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。 

请参阅图2A至2E，为显示本发明的半导体元件及其制造方法的剖面示意图。 

如图2A所示，首先，提供一表面设有多电极垫201及一保护层(Passivation Layer)202的半导体硅基材20(本图示中仅以单一电极垫201所涵盖的区域说明的)。该半导体硅基材20例如为半导体芯片或包括多芯片单元的晶圆，在该半导体硅基材20表面覆盖有保护层202，且该保护层202形成有开孔以外露出该部分电极垫201。该保护层202的材质例如为氮化硅，用以保护该半导体硅基材20。 

如图2B所示，在该外露的电极垫201上直接形成并与其电性连接的封盖层241，以使该封盖层241覆盖住该电极垫201及其周围的部分保护层202。该封盖层241是由钛、镍、钒、铜及铝之中的一种或多种构成的叠层组合结构。具体而言，该封盖层241选自钛/镍钒/铜、铝/ 镍钒/铜、钛/铝或钛/铜/镍/铜的叠层结构。 

如图2C所示，在该保护层202及封盖层241上形成覆盖层231，且使该覆盖层231形成有外露出部分封盖层241的开孔231a，其中，该覆盖层选自苯环丁烯或聚酰亚胺。 

如第2D图所示，在外露出该覆盖层231开孔231a的封盖层241上形成接着金属层243，并使该接着金属层243电性连接该封盖层241，其中，该接着金属层243的直径尺寸小于或等于该封盖层241的直径尺寸。此外，该接着金属层243例如为焊块底部金属层(UBM)，可选自包括铝、镍钒、铜及钛之中的一种或多种构成的叠层结构。 

如图2E所示，在该接着金属层243外表面形成导电元件251，该导电元件可为图2E所示球状的焊锡材料，或者包括形成于该接着金属层243外表面的金属柱251a及形成于该金属柱251a上的焊锡材料251b，如图2E’所示。 

通过前述的制造方法，本发明进一步揭示一种半导体元件，包括：表面设有电极垫201及保护层202的半导体硅基材20，该保护层202覆盖该部分电极垫201及半导体硅基材20；封盖层241，形成于该电极垫201上且覆盖其周围的部分保护层202；覆盖层231，形成于该保护层202及封盖层241上，且该覆盖层231形成有外露出部分封盖层241的开孔231a；以及接着金属层243，形成于外露出该覆盖层231开孔231a的封盖层241上，并电性连接该封盖层241，其中，该接着金属层243的直径尺寸小于或等于该封盖层241的直径尺寸。此外，进一步可包括导电元件251，形成于该接着金属层243外表面。 

换言之，本发明的避免电极垫脱层的半导体元件及其制造方法主要是在接着金属层与电极垫之间增设直径尺寸大于或等于该接着金属层的封盖层，且该封盖层以选自钛/镍钒/铜、铝/镍钒/铜、钛/铝或钛/铜/镍/铜的叠层结构为佳，进而提供较佳的缓冲效果，避免半导体元件受热时因半导体硅基材、电极垫、封胶材及导电元件彼此间热膨胀系数差异过大，而使电极垫无法承受导电元件引起的应力，导致电极垫脱层或裂损等问题。经实测结果，相比于单一接着金属层的半导体元件，该设有封盖层的半导体元件可减少约26.8％所产生的应力，如此可有效提升当电极垫随制造方法微缩而变小时的应力耐受度。 

但是以上所述的具体实施例，仅用以例释本发明的特点及功效，而非用以限定本发明的可实施范畴，在未脱离本发明上揭的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为申请的权利要求书所涵盖。 

Claims (18)

1.一种半导体元件的制造方法，其特征在于，所述制作方法包括：

提供一表面设有电极垫及保护层的半导体硅基材，该保护层覆盖该部分电极垫及半导体硅基材；

在该电极垫上形成封盖层，以使该封盖层覆盖住该电极垫及其周围的部分保护层；

在该保护层及封盖层上形成覆盖层，且使该覆盖层形成有外露出部分封盖层的开孔；以及

在外露出该覆盖层开孔的封盖层上形成接着金属层，并使该接着金属层电性连接该封盖层，其中，该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸。

2.根据权利要求1所述的半导体元件的制造方法，其特征在于，该封盖层由钛、镍、钒、铜及铝之中的一种或多种构成的叠层组合结构。

3.根据权利要求2所述的半导体元件的制造方法，其特征在于，该封盖层选自钛/镍钒/铜、铝/镍钒/铜、钛/铝或钛/铜/镍/铜的叠层结构。

4.根据权利要求1所述的半导体元件的制造方法，其特征在于，该保护层为氮化硅层。

5.根据权利要求1所述的半导体元件的制造方法，其特征在于，该覆盖层选自苯环丁烯或聚酰亚胺。

6.根据权利要求1所述的半导体元件的制造方法，其特征在于，进一步包括：在该接着金属层表面形成导电元件。

7.根据权利要求6所述的半导体元件的制造方法，其特征在于，该导电元件包括形成于该接着金属层外表面的金属柱及形成于该金属柱上的焊锡材料或焊锡材料的其中之一。

8.根据权利要求1所述的半导体元件的制造方法，其特征在于，该接着金属层是焊块底部金属层。

9.根据权利要求1所述的半导体元件的制造方法，其特征在于，该半导体硅基材为半导体芯片或具多芯片单元的晶圆。

10.一种半导体元件，其特征在于，包括：

表面设有电极垫及保护层的半导体硅基材，该保护层覆盖该部分电极垫及半导体硅基材；

封盖层，形成于该电极垫上且覆盖其周围的部分保护层；

覆盖层，形成于该保护层及封盖层上，且该覆盖层形成有外露出部分封盖层的开孔；以及

接着金属层，形成于外露出该覆盖层开孔的封盖层上，并电性连接该封盖层，其中，该接着金属层的直径尺寸小于或等于该封盖层的直径尺寸。

11.根据权利要求10所述的半导体元件，其特征在于，该封盖层是由钛、镍、钒、铜及铝之中的一种或多种构成的叠层组合结构。

12.根据权利要求11所述的半导体元件，其特征在于，该封盖层选自钛/镍钒/铜、铝/镍钒/铜、钛/铝或钛/铜/镍/铜的叠层结构。

13.根据权利要求10所述的半导体元件，其特征在于，该保护层为氮化硅层。

14.根据权利要求10所述的半导体元件，其特征在于，该覆盖层选自苯环丁烯或聚酰亚胺。

15.根据权利要求10所述的半导体元件，其特征在于，进一步包括：导电元件，形成于该接着金属层表面。

16.根据权利要求15所述的半导体元件，其特征在于，该导电元件包括形成于该接着金属层表面的金属柱及形成于该金属柱上的焊锡材料或焊锡材料的其中之一。

17.根据权利要求10所述的半导体元件，其特征在于，该接着金属层为焊块底部金属层。

18.根据权利要求10所述的半导体元件，其特征在于，该半导体硅基材为半导体芯片或具多芯片单元的晶圆。

Images