TWI431739B - 具有重佈線路層之晶片結構及其製法 - Google Patents

具有重佈線路層之晶片結構及其製法 Download PDF

Info

Publication number
TWI431739B
TWI431739B TW099132146A TW99132146A TWI431739B TW I431739 B TWI431739 B TW I431739B TW 099132146 A TW099132146 A TW 099132146A TW 99132146 A TW99132146 A TW 99132146A TW I431739 B TWI431739 B TW I431739B
Authority
TW
Taiwan
Prior art keywords
layer
opening
passivation layer
redistribution
wafer structure
Prior art date
Application number
TW099132146A
Other languages
English (en)
Other versions
TW201214639A (en
Inventor
許宏遠
高穗安
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW099132146A priority Critical patent/TWI431739B/zh
Priority to US12/962,326 priority patent/US8097491B1/en
Priority to US13/349,051 priority patent/US8772922B2/en
Publication of TW201214639A publication Critical patent/TW201214639A/zh
Application granted granted Critical
Publication of TWI431739B publication Critical patent/TWI431739B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Description

具有重佈線路層之晶片結構及其製法
本發明係有關一種具有重佈線路層之晶片結構及其製法，尤指一種能避免該重佈線路層脫層之具有重佈線路層之晶片結構及其製法。
隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功能、高性能的研發方向。目前用以承載半導體晶片之封裝基板係包括有打線式封裝基板、晶片尺寸封裝(CSP)基板及覆晶基板(FCBGA)等；且為因應微處理器、晶片組與繪圖晶片之運算需要，佈有線路之封裝基板亦需提昇其傳遞晶片訊號之品質、改善頻寬、控制阻抗等功能，以因應高I/O數封裝件的發展。
在現行封裝技術中，係將半導體晶片電性接置於封裝基板上，該半導體積體電路(IC)晶片的表面上配置有電極墊(electronic pad)，而該封裝基板具有相對應之電性接觸墊，且於該半導體晶片以及封裝基板之間可以適當地設置導電凸塊、其他導電黏著材料或金線，使該半導體晶片電性連接至該封裝基板上。
又於現今封裝技術中，為達多功能、高作動功率之需求，因而衍生出一種半導體封裝件互相堆疊之封裝結構產品。而為了滿足半導體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求，而有利用重佈線路層技術(RDL：Redistribution Layer)，使得晶片面積能夠更充分運用，進而提升效能。
例如美國專利第7,170,160號案即揭露一種習知具有重佈線路層之晶片結構，以供晶片堆疊，並以打線方式電性連接堆疊的晶片，藉以降低封裝高度。
請參閱第1A及1B圖，係為上述美國專利案之具有重佈線路層之晶片結構的上視圖及覆蓋鈍化層之剖視示意圖。如圖所示，係於一晶片10之一表面上設有複數電極墊11，且於該晶片10及該些電極墊11表面覆蓋有第一鈍化層(passivation layer)12a，且該第一鈍化層12a中形成有複數第一開孔120a，令各該電極墊11對應外露於各該第一開孔120a中，且於該第一鈍化層12a上形成重佈線路層13，並於該第一開孔120a中形成導電盲孔130以電性連接該電極墊11，且該重佈線路層13具有複數位於該第一鈍化層12a上之複數電性連接墊131及加寬部132，以藉由該加寬部132改善電性，又於該第一鈍化層12a及重佈線路層13上覆蓋第二鈍化層12b，且於該第二鈍化層12b中形成複數第二開孔120b，令各該電性連接墊131對應外露於各該第二開孔120b。
惟，上述重佈線路層13之加寬部132的面積大，且該加寬部132係為金屬，而該第一鈍化層12a或第二鈍化層12b係為非金屬，依材料的特性，該金屬與非金屬之間的結合性較差，致使該加寬部132與第二鈍化層12b之間的結合度降低，導致該第二鈍化層12b容易產生剝離的現象，而降低電性連接的品質。
因此，如何提供一種具有重佈線路層之晶片結構及其製法，能避免重佈線路層之加寬部與第二鈍化層產生剝離的現象，而降低電性連接品質的情況，實為一重要課題
鑑於上述習知技術之種種缺失，本發明之一目的係在提供一種具有重佈線路層之晶片結構及其製法，能避免重佈線路層之加寬部與第二鈍化層之間產生剝離的情況。
為達上述及其他目的，本發明揭露一種具有重佈線路層之晶片結構，係包括：晶片，係具有相對之作用面及非作用面，且該作用面上具有複數電極墊；第一鈍化層，係設於該晶片之作用面及電極墊上，且該第一鈍化層中形成有複數第一開孔，以外露各該電極墊；重佈線路層，係形成於該第一鈍化層上，該重佈線路層具有複數線路單元，各該線路單元具有電性連接墊、形成於該第一開孔中之導電盲孔、及連接該電性連接墊及導電盲孔之導電跡線，該導電跡線具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口；以及第二鈍化層，係形成於該第一鈍化層及重佈線路層上，該第二鈍化層並填入於該導電跡線之第一貫穿開口中，且該第二鈍化層形成有複數第二開孔，以外露該電性連接墊。
所述之具有重佈線路層之晶片結構，該重佈線路層依序係由晶種層及金屬層組成。
本發明復提供一種具有重佈線路層之晶片結構之製法，係包括：提供一具有相對之作用面及非作用面之晶片，且該作用面上具有複數電極墊；於該晶片之作用面及電極墊上覆蓋第一鈍化層，且令該第一鈍化層中形成複數第一開孔，以外露各該電極墊；於該第一鈍化層上形成該重佈線路層，該重佈線路層具有複數線路單元，各該線路單元具有電性連接墊、形成於該第一開孔中之導電盲孔、及連接該電性連接墊及導電盲孔之導電跡線，該導電跡線具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口；以及於該第一鈍化層及重佈線路層上覆蓋第二鈍化層，該第二鈍化層並填入於該導電跡線之第一貫穿開口，且於該第二鈍化層中形成複數第二開孔，以外露各該電性連接墊。
所述之具有重佈線路層之晶片結構之製法，該重佈線路層之製法，係包括：於該第一鈍化層上、第一開孔之孔壁、及第一開孔中之電極墊上形成晶種層；於該晶種層上形成光阻層，且於該光阻層中形成複數光阻層開口，以令部份之晶種層外露於該些光阻層開口中；於該光阻層開口中之晶種層上形成金屬層；以及移除該光阻層及其所覆蓋之晶種層。
依上述之製法，形成該晶種層之材料依序由鈦(Ti)、鈦鎢(TiW)、及金(Au)組成；又形成該金屬層之材料係為金(Au)。
依上所述之具有重佈線路層之晶片結構及其製法，該第一貫穿開口之孔型係為多角形、圓形或梅花形。
又依上所述之具有重佈線路層之晶片結構及其製法，該導電跡線具有加寬部及連接該加寬部兩端之頸部，且該第一貫穿開口係形成於該加寬部上。又形成該重佈線路層之步驟復可包括於該重佈線路層之頸部形成第二貫穿開口，其中，該第二貫穿開口係可位於該加寬部與導電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。所述之第二貫穿開口之孔型係為多角形、圓形、或梅花形。
由上可知，本發明具有重佈線路層之晶片結構及其製法，係於該具有複數電極墊之晶片的表面先形成第一鈍化層，之後於該第一鈍化層上形成重佈線路層並電性連接該電極墊，而該重佈線路層之線路單元具有電性連接墊、形成於該第一開孔中之導電盲孔、及連接該電性連接墊及導電盲孔之導電跡線，該導電跡線具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口，最後，於該第一鈍化層及重佈線路層上形成第二鈍化層，且該第二鈍化層並填入第一貫穿開口中，以與該第一鈍化層相結合，且該第二鈍化層藉由該第一貫穿開口貫穿該導電跡線並結合在第一鈍化層上，而藉由該第二鈍化層與第一鈍化層之結合並上下夾設該導電跡線，因而能有較佳之結合性，以防止該導電跡線與第二鈍化層之間產生剝離。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。
請參閱第2A至2G圖，係為本發明所揭露之一種具有重佈線路層之晶片結構之製法。
如第2A圖所示，首先，提供一具有相對之作用面20a及非作用面20b之晶片20，於該作用面20a上具有複數電極墊21。
如第2B圖所示，於該晶片20之作用面20a及電極墊21上覆蓋第一鈍化層22a，且於該第一鈍化層22a中形成複數第一開孔220a，以外露各該電極墊21。
如第2C圖所示，於該第一鈍化層22a上、第一開孔220a之孔壁、及第一開孔220a中之電極墊21上形成晶種層23，形成該晶種層23之材料可依序由鈦、鈦鎢及金組成。
如第2D圖所示，於該晶種層23上形成光阻層24，且於該光阻層24中形成複數光阻層開口240，以令部份之晶種層23外露於該些光阻層開口240中。
如第2E圖所示，於該光阻層開口240中之晶種層23上形成金屬層25，形成該金屬層25之材料係可為金。
如第2F及2F’圖所示，移除該光阻層24及其所覆蓋之晶種層23，以於該第一鈍化層22a上形成由該金屬層25與晶種層23所組成之重佈線路層26，該重佈線路層26具有複數線路單元26a，各該線路單元26a具有電性連接墊262、形成於該第一開孔220a中並電性連接該電極墊21之導電盲孔261、及連接該電性連接墊262及導電盲孔261之導電跡線263，該導電跡線263具有至少一第一貫穿開口260a，以令部份之第一鈍化層22a外露於該第一貫穿開口260a。具體而言，該導電跡線263具有加寬部2631及連接該加寬部2631兩端之頸部2632，且該第一貫穿開口260a係可形成於該加寬部2631上。該加寬部2631具有至少一孔型係為橢圓形、多角形、圓形、或梅花形之第一貫穿開口260a，以令部份之第一鈍化層22a外露於該第一貫穿開口260a。
如第2G圖所示，於該第一鈍化層22a及重佈線路層26上覆蓋第二鈍化層22b，該第二鈍化層22b並填入於該導電跡線263之加寬部2631之第一貫穿開口260a，以與該第一鈍化層22a相結合，又該第二鈍化層22b與第一鈍化層22a係為同性質材料，故有較佳之結合性，而該第二鈍化層22b藉由該第一貫穿開口260a貫穿該導電跡線263並結合在該第一鈍化層22a上，因而能有較佳之結合性，以防止該導電跡線263之加寬部2631與第二鈍化層22b之間產生剝離。又於該第二鈍化層22b中形成複數第二開孔220b，以令各該電性連接墊262對應外露於各該第二開孔220b。
請參閱第3A及3B圖所示之另一具體實施例中，形成該重佈線路層26之步驟復可包括於該重佈線路層26之頸部2632形成第二貫穿開口260b，且該第一貫穿開口260a係為多角形。如第3A圖所示，該第二貫穿開口260b位於該加寬部2631與電性連接墊262之間的頸部2632上；或如第3B圖所示，該第二貫穿開口260b位於該加寬部2631與導電盲孔261之間的頸部2632上。所述之第二貫穿開口260b係可為多角形、橢圓形、圓形、或梅花形。俾能藉由該第二貫穿開口260b提供該第二鈍化層22b填入並與該第一鈍化層22a結合，而能提供更佳之結合性，以避免該重佈線路層26之頸部2632與第二鈍化層22b之間產生剝離。
本發明復提供一種具有重佈線路層之晶片結構，係包括：晶片20，係具有相對之作用面20a及非作用面20b，且該作用面20a上具有複數電極墊21；第一鈍化層22a，係設於該晶片20之作用面20a及電極墊21上，且該第一鈍化層22a中形成有複數第一開孔220a，以外露各該電極墊21；重佈線路層26，係設於該第一鈍化層22a上，該重佈線路層26具有複數線路單元26a，各該線路單元26a具有電性連接墊262、形成於該第一開孔220a中之導電盲孔261、及連接該電性連接墊262及導電盲孔261之導電跡線263，該導電跡線263具有至少一第一貫穿開口260a，以令部份之第一鈍化層22a外露於該第一貫穿開口260a；以及第二鈍化層22b，係設於該第一鈍化層22a及重佈線路層26上，該第二鈍化層22b並填入於該導電跡線263之第一貫穿開口260a中，且於該第二鈍化層22b中形成複數第二開孔220b，以外露各該電性連接墊262。
所述之具有重佈線路層之晶片結構，該重佈線路層26依序係由晶種層23及金屬層25組成。
具體而言，該導電跡線263具有加寬部2631及連接該加寬部2631兩端之頸部2632，且該第一貫穿開口260a係形成於該加寬部2631。依上述之第一貫穿開口260a係可為多角形、橢圓形、圓形、或梅花形。此外，本發明之具有重佈線路層之晶片結構，復可包括第二貫穿開口260b，係形成於頸部2632。而該第二貫穿開口260b係可為多角形、橢圓形、圓形、或梅花形。再者，該第二貫穿開口260b位於該加寬部2631與電極墊21之間的頸部2632或該加寬部2631與電性連接墊262之間的頸部2632。
本發明具有重佈線路層之晶片結構及其製法，係於該具有複數電極墊之晶片的表面先形成第一鈍化層，且該第一鈍化層中形成複數第一開孔，以令各該電極墊對應外露於各該第一開孔，之後於該第一鈍化層上形成重佈線路層，且於各該第一開孔中對應形成導電盲孔以電性連接該電極墊，而該重佈線路層具有複數電性連接墊及至少一加寬部，該加寬部具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口，最後，於該第一鈍化層及重佈線路層上形成第二鈍化層，且該第二鈍化層並填入於該加寬部之第一貫穿開口中，以與該第一鈍化層相結合，而該第二鈍化層與第一鈍化層係為同性質材料，故有較佳之結合性，且該第二鈍化層藉由該第一貫穿開口貫穿該加寬部並結合在第一鈍化層上，而藉由該第二鈍化層與第一鈍化層之結合並上下夾設該加寬部，因而能有較佳之結合性，以防止該加寬部與第二鈍化層之間產生剝離。
再者，於該重佈線路層設有第二貫穿開口，而該第二貫穿開口位於該加寬部與電性連接墊之間的頸部線路上，或位於加寬部與電極墊之間的頸部線路上，以提供該第二鈍化層填入並與該第一鈍化層結合，而能提供更佳之結合性，以避免該重佈線路層靠近該加寬部之頸部與第二鈍化層之間產生剝離。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．晶片
11．．．電極墊
12a．．．第一鈍化層
120a．．．第一開孔
12b．．．第二鈍化層
120b．．．第二開孔
13．．．重佈線路層
130．．．導電盲孔
131．．．電性連接墊
132．．．加寬部
20．．．晶片
20a．．．作用面
20b．．．非作用面
21．．．電極墊
22a．．．第一鈍化層
220a．．．第一開孔
22b．．．第二鈍化層
220b．．．第二開孔
23．．．晶種層
24．．．光阻層
240．．．光阻層開口
25．．．金屬層
26．．．重佈線路層
26a．．．線路單元
260a．．．第一貫穿開口
260b．．．第二貫穿開口
261．．．導電盲孔
262．．．電性連接墊
263．．．導電跡線
2631．．．加寬部
2632．．．頸部
第1A及1B圖係為美國專利第7,170,160號之上視圖及覆蓋鈍化層之剖視示意圖；
第2A至2G圖係為本發明之具有重佈線路層之晶片結構及其製法之示意圖；其中，該第2F’圖為該第2F圖之上視圖；以及
第3A及3B圖係為本發明之具有重佈線路層之晶片結構及其製法之另一實施例上視圖。
20．．．晶片
20a．．．作用面
20b．．．非作用面
21．．．電極墊
22a．．．第一鈍化層
220a．．．第一開孔
22b．．．第二鈍化層
220b．．．第二開孔
26．．．重佈線路層
260a．．．第一貫穿開口
261．．．導電盲孔
262．．．電性連接墊
263．．．導電跡線

Claims (15)

  1. 一種具有重佈線路層之晶片結構，係包括：晶片，係具有相對之作用面及非作用面，且該作用面上具有複數電極墊；第一鈍化層，係設於該晶片之作用面及電極墊上，且該第一鈍化層中形成有複數第一開孔，以外露各該電極墊；重佈線路層，係形成於該第一鈍化層上，該重佈線路層具有複數線路單元，各該線路單元具有電性連接墊、形成於該第一開孔中之導電盲孔、及連接該電性連接墊及導電盲孔之導電跡線，該導電跡線具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口；以及第二鈍化層，係形成於該第一鈍化層及重佈線路層上，該第二鈍化層並填入於該導電跡線之第一貫穿開口中，且該第二鈍化層形成有複數第二開孔，以外露該電性連接墊。
  2. 如申請專利範圍第1項所述之具有重佈線路層之晶片結構，其中，該重佈線路層依序係由晶種層及金屬層組成。
  3. 如申請專利範圍第1項所述之具有重佈線路層之晶片結構，其中，該第一貫穿開口係為多角形、橢圓形、圓形或梅花形。
  4. 如申請專利範圍第1項所述之具有重佈線路層之晶片結構，該導電跡線具有加寬部及連接該加寬部、電性連接墊與導電盲孔之頸部，且該第一貫穿開口係形成於該加寬部上。
  5. 如申請專利範圍第4項所述之具有重佈線路層之晶片結構，復包括第二貫穿開口，係位於該加寬部與導電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。
  6. 如申請專利範圍第5項所述之具有重佈線路層之晶片結構，其中，該第二貫穿開口之孔型係為多角形、橢圓形、圓形或梅花形。
  7. 一種具有重佈線路層之晶片結構之製法，係包括：提供一具有相對之作用面及非作用面之晶片，且該作用面上具有複數電極墊；於該晶片之作用面及電極墊上覆蓋第一鈍化層，且令該第一鈍化層中形成複數第一開孔，以外露各該電極墊；於該第一鈍化層上形成該重佈線路層，該重佈線路層具有複數線路單元，各該線路單元具有電性連接墊、形成於該第一開孔中之導電盲孔、及連接該電性連接墊及導電盲孔之導電跡線，該導電跡線具有至少一第一貫穿開口，以令部份之第一鈍化層外露於該第一貫穿開口；以及於該第一鈍化層及重佈線路層上覆蓋第二鈍化層，該第二鈍化層並填入於該導電跡線之第一貫穿開口，且於該第二鈍化層中形成複數第二開孔，以外露各該電性連接墊。
  8. 如申請專利範圍第7項所述之具有重佈線路層之晶片結構之製法，其中，該第一貫穿開口係為多角形、橢圓形、圓形或梅花形。
  9. 如申請專利範圍第7項所述之具有重佈線路層之晶片結構之製法，其中，該導電跡線具有加寬部及連接該加寬部、電性連接墊與導電盲孔之頸部，且該第一貫穿開口係形成於該加寬部上。
  10. 如申請專利範圍第9項所述之具有重佈線路層之晶片結構之製法，其中，形成該重佈線路層之步驟復包括於該重佈線路層之頸部形成第二貫穿開口。
  11. 如申請專利範圍第10項所述之具有重佈線路層之晶片結構之製法，其中，該第二貫穿開口位於該加寬部與導電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。
  12. 如申請專利範圍第10或11項所述之具有重佈線路層之晶片結構之製法，其中，該第二貫穿開口之孔型係為多角形、橢圓形、圓形或梅花形。
  13. 如申請專利範圍第7項所述之具有重佈線路層之晶片結構之製法，其中，該重佈線路層之製程，係包括：於該第一鈍化層上、第一開孔之孔壁及第一開孔中之電極墊上形成晶種層；於該晶種層上形成光阻層，且於該光阻層中形成複數光阻層開口，以令部份之晶種層外露於該些光阻層開口中；於該光阻層開口中之晶種層上形成金屬層；以及移除該光阻層及其所覆蓋之晶種層。
  14. 如申請專利範圍第13項所述之具有重佈線路層之晶片結構之製法，其中，形成該晶種層之材料依序由鈦、鈦鎢及金組成。
  15. 如申請專利範圍第13項所述之具有重佈線路層之晶片結構之製法，其中，形成該金屬層之材料係為金。
TW099132146A 2010-09-23 2010-09-23 具有重佈線路層之晶片結構及其製法 TWI431739B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099132146A TWI431739B (zh) 2010-09-23 2010-09-23 具有重佈線路層之晶片結構及其製法
US12/962,326 US8097491B1 (en) 2010-09-23 2010-12-07 Chip structure having redistribution layer and fabrication method thereof
US13/349,051 US8772922B2 (en) 2010-09-23 2012-01-12 Chip structure having redistribution layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099132146A TWI431739B (zh) 2010-09-23 2010-09-23 具有重佈線路層之晶片結構及其製法

Publications (2)

Publication Number Publication Date
TW201214639A TW201214639A (en) 2012-04-01
TWI431739B true TWI431739B (zh) 2014-03-21

Family

ID=45445069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132146A TWI431739B (zh) 2010-09-23 2010-09-23 具有重佈線路層之晶片結構及其製法

Country Status (2)

Country Link
US (2) US8097491B1 (zh)
TW (1) TWI431739B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013683B4 (de) * 2010-04-01 2012-10-31 Siemens Aktiengesellschaft EMI Reduktion mit spezieller Codierung von Counter-Signalen
US8963316B2 (en) * 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9082870B2 (en) 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
CN104051384B (zh) * 2013-03-13 2017-09-29 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置
TWI493675B (zh) * 2013-05-01 2015-07-21 矽品精密工業股份有限公司 封裝結構及其製法
US9484307B2 (en) * 2015-01-26 2016-11-01 Advanced Semiconductor Engineering, Inc. Fan-out wafer level packaging structure
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN112670185A (zh) * 2020-12-22 2021-04-16 厦门通富微电子有限公司 一种芯片的封装结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
TWI285422B (en) 2005-09-15 2007-08-11 Chipmos Technologies Inc Chip structure and stacked chip package structure
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
US8039314B2 (en) * 2008-08-04 2011-10-18 International Business Machines Corporation Metal adhesion by induced surface roughness

Also Published As

Publication number Publication date
TW201214639A (en) 2012-04-01
US20120112363A1 (en) 2012-05-10
US8772922B2 (en) 2014-07-08
US8097491B1 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
TWI431739B (zh) 具有重佈線路層之晶片結構及其製法
TWI418009B (zh) 層疊封裝的封裝結構及其製法
TWI429050B (zh) 堆疊式晶片封裝
KR101429344B1 (ko) 반도체 패키지 및 그 제조 방법
TWI527170B (zh) 半導體封裝件及其製法
TWI570842B (zh) 電子封裝件及其製法
TWI496270B (zh) 半導體封裝件及其製法
US10756040B2 (en) Semiconductor package with rigid under bump metallurgy (UBM) stack
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US9548283B2 (en) Package redistribution layer structure and method of forming same
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
US20020093093A1 (en) Semiconductor package with stacked dies
TWI491017B (zh) 半導體封裝件及其製法
TW201707174A (zh) 電子封裝件及其製法
JP5522886B2 (ja) コア電源および接地の分配を容易にするための第２基板を有する集積回路
US20140042615A1 (en) Flip-chip package
TWI569339B (zh) 封裝結構之製法及其封裝基板
US20120211257A1 (en) Pyramid bump structure
TWI467723B (zh) 半導體封裝件及其製法
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
US7898088B2 (en) I/O pad structures for integrated circuit devices
US7456503B1 (en) Integrated circuit package
TWI689067B (zh) 電子封裝件及其製法
TWI433288B (zh) 半導體晶片封裝結構及其製法暨用於半導體晶片封裝結構之封裝基板結構
CN111490025A (zh) 电子封装件及其封装基板与制法