JP3373752B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3373752B2 JP3373752B2 JP6428997A JP6428997A JP3373752B2 JP 3373752 B2 JP3373752 B2 JP 3373752B2 JP 6428997 A JP6428997 A JP 6428997A JP 6428997 A JP6428997 A JP 6428997A JP 3373752 B2 JP3373752 B2 JP 3373752B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- semiconductor device
- oxygen
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
特に回路配線基板に半導体チップをフリップチップ実装
する技術に関する。
て、半導体実装技術も高密度化が求められている。この
半導体装置の高密度実装技術には、ワイヤーボンディン
グ技術、TAB技術などが代表的には挙げられるが、最
も高密度の実装技術として、フリップチップ実装技術
が、コンピュータ機器などの半導体装置を高密度に実装
する技術として多く用いられている。
401126号公報、米国特許第3429040号公報
が開示されて以来、広く公知の技術になっている。その
基本的構造は、例えば図26に示す様に、半導体チップ
1、半導体チップ1上に設けられたボンディングパッド
5、ボンディングパッド5周縁部及び半導体チップ1表
面を被覆するパッシベーション膜6、ボンディングパッ
ド5上からボンディングパッド5周縁部上のパッシベー
ション膜6上にかけて設けられたバリアメタル層35及
びバリアメタル層35上に突出形成されたバンプ電極2
と、配線基板11、配線基板11上に設けられた端子電
極13、端子電極13周縁部及び配線基板11上に形成
されたソルダーレジスト膜12とが、バンプ電極2と端
子電極13とで接合された構成からなり、例えば半導体
チップ1と配線基板11の間の空間には、封止樹脂14
が設けられる。
体チップの構成材料と半導体チップを実装する回路配線
基板の構成材料が異なるとき、熱膨張係数の相異に起因
する変位が半導体装置と回路配線基板にしばしば発生す
る。発生した変位は、半導体装置と回路配線基板とを接
続するバンプ電極に応力歪を発生させる。この応力歪
は、フリップチップ実装するバンプ電極を破壊させ、信
頼性寿命を低下させる。このため、従来より、例えばバ
ンプ電極配置を変更し、半導体装置中心点からバンプ電
極中心点までの距離を小さくすること、回路配線基板の
材料を考慮し、熱膨張係数を半導体装置の熱膨張係数と
類似または一致させること、特開昭58−23462号
公報の様に、フリップチップ実装した半導体装置の温度
変化を小さくすること、特開昭61−194732号公
報の様に、半導体装置と回路配線基板の隙間に樹脂を充
填することなどの改良が行われてきた。
強固な構造にする提案も行われている。従来のバンプ電
極周囲の構成の一例を表す該略図を図27に示す。図2
7に示すように、通常、ボンディングパッド5が設けら
れた半導体チップ1上及びボンディングパッド5の周縁
部にパッシベーション膜6を形成した後ボンディングパ
ッド5上にバリアメタル層35を設け、その上に例えば
はんだからなるバンプ電極2が形成される。
dbook に記載されている様に、バンプ高さを高くする提
案も多く行われてきた。また、バンプ材料のはんだとボ
ンディングパッド材料のアルミニウムとの拡散を防止す
るために形成するバリアメタルに関しても、バリアメタ
ル構造とその材料構成を、応力歪に対して強固な構造に
限定化することにより、信頼性寿命を向上させる提案が
多く行われている。
及び特開平1−120038号公報等の様に、形成する
バリアメタル寸法をボンディングパッドの開口寸法より
大きく形成したり、逆に、ボンディングパッド寸法より
小さく形成して、バンプに発生する応力歪を緩和させ、
信頼性を向上させる提案が行われている。
6−37636号公報では、バンプ接続信頼性を向上さ
せるため、バンプ電極を高精度に形成するバリアメタル
製造方法が提案されている。
様に、バリアメタル端部に傾斜を形成して応力歪を順次
緩和させる方法、特開平1−209746号公報の様に
バリアメタル下層に樹脂から形成される応力緩和層を設
ける方法なども提案され、バンプ電極自体に発生する応
力歪の緩和と共にバリアメタルに対する応力緩和も行わ
れてきた。
こると共に、バリアメタル端部にも応力歪が発生し、こ
れにより、バリアメタルも破壊されることが明らかにな
ったためであり、信頼性を向上するためには、バンプ電
極及びバリアメタルの応力緩和が重要である。
の他の例を表す該略図を示す。この様な問題に対して、
特開昭59−121955号公報では、図28に示す様
に、第1のバリアメタル金属層として酸素を分散させた
チタン層35を形成し、このチタン層35上にはんだ接
続可能な金属層45を形成し、その上にバンプ電極2を
設ける方法が提案されている。
属としては公知の金属であり、例えば、特開昭58−1
61346号公報にもチタンを用いた構造は記載されて
いる。
昭59−121955号公報の提案では、本来的に引張
応力を有する材料の引張応力を緩和させるため、圧縮応
力を有する酸素を含むチタン層を用いることが開示され
ている。ここでは、チタンに含有される酸素濃度を、5
×10-5〜5×10-6Torr分圧酸素を含む雰囲気中
でチタンを蒸着したときに得られる酸素濃度としてい
る。この様な濃度にすることでバリアメタル端部に発生
する応力歪に起因してバリアメタルが剥離しないという
効果が得られる。
と、特開昭59−121955号公報に記載されている
方法では、不十分となり、バリアメタル端部におけるバ
リアメタル剥離が発生するという問題があった。これ
は、バンプ寸法の微細化に伴い、バリアメタルも微細に
なり、これまでの様にバリアメタル全体の均一的な引張
応力を緩和するという方法では、バリアメタル剥離の問
題に対応できなくなっていたことが原因である。
55号公報をもとに、チタン層に含有される酸素濃度を
増加させて、圧縮応力を増加させることも考えられる
が、チタン膜中の酸素濃度を増加すると、チタンが必要
以上に酸化され、バンプ電極の接続抵抗が増加されてし
まうため、電気特性上は有効ではない。
ップ上に形成されるバンプ電極と、回路配線基板の電極
パッドとを相互接続するフリップチップ実装技術では、
回路配線基板と半導体チップとの熱膨張係数の相異に起
因する応力歪がバンプ電極に集中し、このためにバンプ
電極の破壊及びバリアメタルの剥離が発生していた。こ
の問題は半導体装置の小型化に伴うバンプ電極の微細化
において、特に重要な問題となっていた。
のであり、回路配線基板に半導体チップをバンプ電極に
よりフリップチップ実装する技術を用いた半導体装置に
おいて、半導体チップと回路配線基板の熱膨脹係数の違
いにより発生する応力歪みを緩和し、バンプ電極の破壊
及びバリアメタルの剥離を防ぐことにより、半導体チッ
プと回路配線基板の接続信頼性寿命を向上し、かつ回路
配線基板、半導体チップ及びバンプ電極の微細化にも十
分対応し得る半導体装置を提供することを目的とする。
に、半導体チップと、該半導体チップ上に設けられたボ
ンディングパッドと、及び該ボンディングパッド上に形
成され、少なくともその周縁領域にその内側の領域より
も高濃度の酸素が含まれる第1の金属層、及び該第1の
金属層上に突出形成された第2の金属層からなるバンプ
電極とを含むことを特徴とする半導体装置が提供され
る。
と、該半導体チップ上に設けられたボンディングパッド
と、及び該ボンディングパッド上に形成され、少なくと
もその周縁領域にその内側の領域よりも高濃度の酸素が
含まれ、チタン、タングステン、及びクロムからなる群
から選択される少なくとも1種の金属を主成分とする第
1の金属層、及び該第1の金属層上に突出形成された第
2の金属層からなるバンプ電極とを含むことを特徴とす
る半導体装置が提供される。
属層と前記2の金属層との間に、はんだと濡れ性の良好
な第3の金属層をさらに設けることができる。本発明に
おいては、好ましくは、第3の金属層は、ニッケル、
銅、パラジウム、金、クロム、モリブデン、ルテニウ
ム、及びこれらの合金からなる群から選択される少なく
とも1種を含む。
ンディングパッド上に形成するバンプ電極のバリアメタ
ル構成の改良を行なった。本発明の第1の観点によれ
ば、ボンディングパッド上に薄膜金属群からなる第1金
属層と、第1金属層上に回路配線基板と電気的接続を行
う第2金属層とからなるバンプ電極を有する半導体チッ
プにおいて、第1金属層の内側よりも、周縁部に酸素が
高濃度に含まれている。
では、バリアメタル端部における応力歪が効果的に緩和
され剥離を防止することができる。また、本発明の半導
体装置では、バリアメタル周辺部のみの酸素濃度を高く
しており、バリアメタル全体の酸素濃度を高くしていな
いため、バンプ部分の接続抵抗はこれまでと比較して増
加することなく、低抵抗な値でフリップチップ実装する
ことが可能になる。
は本来的には引張応力を有する薄膜金属に、圧縮応力を
有する酸素が含有された薄膜金属を用いることで、バリ
アメタル端部における応力歪が緩和される。特に、バリ
アメタル外周的のみに酸素が高濃度分散されている構造
となっていることにより、ボンディングパッド端部を被
覆するパッシベーション膜上のみに抵抗率の高い金属が
多く積層され、ボンディングパッド上には積層されない
構造となっているため、接続抵抗は増加することなく低
抵抗で接続可能となっている。
ングパッドと接する金属膜として、チタン、タングステ
ン、あるいクロムを主成分とした金属膜が好ましく用い
られる。これらの金属を用いた場合には、その効果が他
の金属と比較して著しく向上する。
度に分散配置される面積領域は、形成する金属層の全体
の外形寸法から求められる面積領域に対して50%以下
の値を有することが好ましい。
5×10-6Torrの真空度で形成されるときの濃度以
上の酸素濃度であることが好ましい。このとき、本発明
の効果は著しく向上して、これまでの問題を容易に解決
することが可能になる。
明する。図1は、本発明に係る半導体装置の一部を表す
概略断面図である。図1に示すように、本発明の半導体
装置は、半導体チップ1上に設けられたボンディングパ
ッド5と、ボンディングパッド5の接続部を除くボンデ
ィングパッド5の周縁部及び半導体チップ1表面上に被
覆形成されたパッシベーション膜6と、ボンディングパ
ッド5上に設けられ、バリアメタル層としての役割を果
たす例えばチタンからなる第1の金属層3、第1の金属
層3上に設けられ、はんだ金属とぬれ性のよい金属から
なる第3の金属層4、及び第3の金属層4上に突出形成
された第2の金属層からなるバンプ電極2を有する。こ
の半導体装置の第1の金属層3では、図中、符号aで表
される内側の領域よりも、符号bで表される周縁部の領
域の方が、高濃度の酸素を含む。
とを説明するための図であって、図1を上から透視して
見た様子を示す。図2に示すように、第1の金属層3の
うち、一点鎖線で囲まれた領域aよりもその外側の領域
bは、高濃度の酸素を含む。
有する半導体チップを配線基板に実装した様子を示す図
である。図3に示すように、半導体チップ1は、図1に
示すような構成により複数のボンディングパッド5上に
接続されたバンプ電極2を有し、このバンプ電極を介し
て、配線基板11上に形成された複数の端子電極13と
接続されている。配線基板11表面のうち、端子電極1
3を除く領域と、端子電極13の周縁部は、ソルダーレ
ジスト膜12で被覆されている。
と配線基板11との間隙には、封止樹脂14を封入する
ことができる。封止樹脂14を用いることにより、半導
体チップ1と配線基板11との熱膨張係数の相違に起因
する応力歪みがバンプ電極及びバリアメタルに集中する
現象を緩和することができる。
置は下記図5ないし図11、図13ないし図15、及び
図20ないし図23に示す工程により実施される。図5
に示すように、先ず、半導体チップ1上にボンディング
パッド5が形成され、50μm×50μmのボンディン
グパッド5の1部分を除いて例えばPSG(リン・シリ
カ・ガラス)またはSiN(窒化シリコン)から構成さ
れるパッシベーション膜6が形成されている半導体装置
ウェハーを用意し、その表面に、バリアメタルとなる第
1の金属層3として例えばTiを1000オングストロ
ームの膜厚で全面に形成する。
orr分圧よりも低い真空の酸素または水蒸気の存在で
形成される真空度よりも低い真空度で形成する。この真
空度でチタン膜を形成することにより、本来的には引張
応力を有するチタン膜は圧縮応力を有する特性を示す。
素+ヘリウム、酸素+アルゴンなどの特に限定されない
混合ガス下でチタン膜を形成することも可能である。チ
タン膜3が上記の条件下で蒸着されたとき、チタン膜3
の表面には酸素分子が吸着する。チタン膜3中における
酸素の格子溶解度は他の金属に比較して比較的高いた
め、酸素はチタン膜3中に侵入してチタン膜3中に圧縮
応力を生じさせる。尚、チタン膜3中への酸素分子の拡
散を増加させるためには、約100〜300℃の温度範
囲でチタン膜3を堆積させることが好ましい。
ングステン、あるいはクロム等を好ましく用いることが
できる。次いで、ポジ型レジストOFPR−800(東
京応化社製)をスピンコート法により全面に形成し、レ
ジスト層を得る。さらに、ボンディングパッド5を中心
に40μm×40μmの開口を有するパターンを有する
図示しないガラスマスクを用いて露光後、現像液NMD
−3(東京応化社製)を用いて、図6に示すように、チ
タン膜3上にボンディングパッド5を中心にした40μ
m×40μmの大きさの開口を有するレジストパターン
21を形成する。
ーンが形成されたウェハーを、例えばN2 /H2 =7/
3から構成される350℃のフォーミングガス雰囲気2
2中に配置して、レジストパターン21から露出してい
るチタン膜部分27を還元して、ボンディングパッド5
中央部に対応するチタン膜3中の酸素濃度を低下させ
る。
レジスト膜を、例えばアセトンを用いて溶解除去させ
る。尚、このレジスト膜除去には、剥離−10(東京応
化社製)を用いることも可能である。
除去されたウエハ表面に、第3の金属層として、例えば
Cu膜4を1μm全面形成する。この全面に形成するC
u膜4の膜厚は、特に限定されるものではないが、チタ
ン膜厚との比で、Cu膜厚/チタン膜厚=1〜10の値
を有する範囲であれば特に問題ない。ただし、このCu
薄膜は、後に第2金属層として突出形成されるべきはん
だを電気めっきに供する場合のカソードメタルとなるた
め、ウェハー系が8インチを超える大口径の場合は、チ
タン膜厚との比が5〜10の値を有する範囲であること
が好ましい。
トAZ4903(ヘキストジャパン社製)をスピンコー
ト法により、膜厚100μm厚のレジスト膜23を形成
し、露光/現像により、50μm平方のボンディングパ
ッド5よりも1辺が30μm大きい寸法を有する80μ
m×80μmの開口部24を、Cu/Ti上のレジスト
膜23に形成する。露光は、レジスト膜23の厚みが厚
くても、充分な量の露光エネルギーを照射して、現像は
AZ400Kデベロッパー(ヘキストジャパン社製)に
より行う。レジスト面の薄膜金属と接する部分の角度調
整は、例えば13th IEEE/IEMT Symp
osium pp288、1992に記載されているよ
うに、露光エネルギー及びレジスト面とガラスマスクと
の距離、及び現像液の濃度を調整することにより制御す
る。
部分に開口24が設けられたレジスト膜23を有するシ
リコンウェハーを、下記の溶液からなるスルホン酸はん
だメッキ液に浸漬し、Cu/Tiを陰極としてメッキ液
に対応する組成の例えば高純度共晶はんだ板を陽極とし
て電気メッキを行う。電流密度は1〜4(A/dm2)
で行い、図11に示すように、浴温度25℃で緩やかに
攪拌しながら、第2の金属層としてはんだ組成(Pb/
Sn)が共晶組成にほぼ等しい、あるいはPb側または
Sn側にわずかに移行した組成のはんだ合金からなるメ
ッキ金属層をCu上に70μm析出させる。
ッキ装置の概略断面図を示す。図示するように、この装
置は、カップ型のメッキ処理槽を有するメッキ装置本体
50と、メッキ処理槽の周壁上部に設けられたアノード
電極55及びカソード電極54と、メッキ処理槽の下部
に設けられ、アノード電極55に接続された複数の開孔
をもつアノード板51とを有する。
カソードピン53を、各々、アノード電極55、カソー
ド電極54に接触することにより、所定の電圧が印加さ
れる。メッキに供される基板100は、メッキ処理槽上
部に、アノード板51と対向して、その主面101を下
方にして配置され、カソード電極54と接続される。
8から導入され、アノード板51の開孔70を通ってカ
ソード電極54と接続された基板100に向かって流
れ、基板100上でメッキ処理が行なわれ、メッキ金属
が析出される。その後、メッキ処理後の廃液は、メッキ
処理槽周壁上部に設けられた図示しない排出口から排出
される。
の均一な電気メッキ金属層が得られる。使用されるメッ
キ液の組成の一例を以下に示す。
グパッド5上に電気メッキされた半導体ウェハーをアセ
トン溶液に浸漬して、ウェハー上のレジストAZ490
3を溶解除去する。
ている半導体ウェハー上に、例えば画像反転型レジスト
AZ5214E(ヘキストジャパン社製)の粘度調整を
行った溶液をスピンコートして、エッチングレジスト膜
26を形成する。粘度調整はメッキされる金属層の厚さ
が厚い場合でもエッチングを精度良く行うために高粘度
にする。このときのレジスト膜26は、メッキ金属層の
表面形状に対応して形成される。レジスト膜厚は、メッ
キ金属層上で10μm、バンプ金属が形成されていない
部分で55μmであった。
開口寸法が4μm大きい、1辺84μmの開口パターン
を有するガラスマスクを必要位置に位置合わせした後に
露光を行う。露光は露光エネルギー2000mJ/cm
2 で行い、露光後150℃でウェハーをホットプレート
上でベークする。次に、ベークしたウェハーを現像液に
浸漬して現像する。
うに、エッチングレジスト26がバンプ金属上のみに選
択的に形成される。尚、本実施例では画像反転型レジス
トを用いたが、第1の金属層または第2金属層の側面部
分までレジスト形成が可能なアスペクト比形状では、ポ
ジ型レジストOFPR−800(東京応化社製)、また
はネガ型レジストOMR−85(東京応化社製)を用い
ることも可能である。
ノールから構成される混合溶液、またはクエン酸、過酸
化水素水、界面活性剤から構成される混合溶液で銅の必
要部分をエッチング除去後、アンモニア、エチレンジア
ミン4酢酸、過酸化水素水から構成される混合溶液でチ
タンの必要部分をエッチング除去し、その後、被覆した
エッチングレジスト26をアセトンを用いて溶解除去、
図14に示すように、柱状のバンプ金属25が得られ
る。
はなく、第2金属層として形成するバンプ金属材料との
選択エッチングが可能な場合は、第2金属自体をマスク
としてカソードメタルをエッチングすることも可能であ
る。
Tiカソードメタルを上記のエッチング液でエッチング
する場合は、はんだとCu/Tiの選択比がNi/Ti
などと比較して高いため、エッチングレジストは必ずし
も必要ではない。
形成後、必要部分をエッチングすることで最終的にはバ
ンプ電極のバリアメタルとなっている。薄膜金属はCu
/Tiに限定する必要はないが、説明のためCu/Ti
とした。このチタン膜上に形成する金属は、例えばニッ
ケル、銅、パラジウム、モリブデン、ルテニウムから選
択される金属、またはこれらの合金から選択される少な
くとも1種であることが好ましい。更に、ウェハーはシ
リコンが好ましく用いられるが他の材料例えばガリウム
砒素、サファイア、ガラスエポキシ、アルミナセラミッ
ク、及び窒化アルミニウム等を用いることも可能であ
る。
を窒素雰囲気で250℃に加熱して、はんだを溶融す
る。この様に加熱処理することで、図15に示すよう
に、バンプ電極を球状にすると共に、バリアメタルとの
密着性を向上させ、信頼性の高いバンプ電極を形成す
る。
グパッド上にバリアメタルの周辺部のみ選択的に含有酸
素濃度が高い構造を有する径100μmのバンプ電極が
形成された。
メッキ法を用いて形成することも可能である。この場合
のカソードメタル材料は、酸素濃度が選択的に変化して
いるチタン膜を用いることが可能であるが、本実施例で
の記載の様にCu/Tiをカソードメタルとして形成す
ることが好ましい。
性の高いCuは下記の様に形成する。ボンディングパッ
ドに対応する部分のレジスト膜が開口されているシリコ
ンウェハーを、下記の溶液からなる硫酸銅メッキ液に浸
漬して、浴温度25℃でCu/Tiを陰極として、リン
含有(0.03〜0.08重量%)高純度銅板を陽極と
して、電流密度1〜5(A/dm2 )で緩やかに攪拌し
ながら銅を30μm電気メッキで形成する。電気銅メッ
キ工程で使用する電気メッキ装置は図12の概略断面図
に示した通りである。
様の電気メッキ装置を用い、ウェハー上に形成されてい
るCu/Ti膜を電気メッキ装置の陰極に接続して、高
純度ニッケル板を陽極として使用することで形成するこ
とができる。電気メッキする条件は、液温55℃で、電
流密度1〜2(A/dm2 )とし、ポンプでニッケルメ
ッキ液を緩やかに攪拌しながら、膜厚30μm程度のニ
ッケルメッキ膜を形成する。
ることができる。 硫酸ニッケル6水和物 300g/リットル 塩化ニッケル6水和物 60g/リットル ホウ酸 50g/リットル サッカリン 500ppm〜5000ppm ホルマリン 1000ppm〜2000ppm この様に、電気メッキ法を用いることにより、カソード
メタルエッチング除去工程を必要としないで、はんだと
濡れ性の良好な金属を堆積できる。
バンプ電極の密着強度評価を実施したところ、以下の結
果を得た。すなわち、半導体装置の製造方法を説明する
ために用いた、10mm×10mmの半導体チップ上に
Pb/Sn=40/60で構成されるバンプ電極をCu
/Ti上に256個、100μm径で形成したバンプ電
極のシェア強度を測定したところ、本発明によるバンプ
電極では80kg/mm2 の強度を有していた。
は40kg/mm2 、酸素濃度が均一に分散された構造
では60kg/mm2 の強度を有してしたことと比較す
ると、本発明による構造では明らかに半導体チップに対
するバンプの接続強度は向上しており、信頼性の高いこ
とが確認された。
合の密着強度はタングステンなどを用いて別途行った評
価結果と比較して約10%程度の高い値を示しており、
チタン膜をバリアメタルの接着金属とすることの有効性
が確認された。
る面積に対するチタン膜中の酸素が高濃度に含まれる面
積領域の割合と、圧縮応力との関係、及び面積との割合
と、接続抵抗との関係について測定を行った。その結果
を表すグラフをそれぞれ図16及び図17示す。
域の比の依存せず、約520kg/mm2 の一定値を示
す。また、図17に示すように、この割合が50%以下
のとき、バンプ接続抵抗は約10mΩの一定値を示す
が、面積領域が50%を超えるとき、接続抵抗は面積領
域の増加に伴って、急激に増加する傾向を示す。
高濃度に分散配置される領域は第1金属層の外形寸法か
ら求められる面積領域に対して50%以下が好ましいこ
とが確認された。
と圧縮応力との関係、及び圧力と接続抵抗との関係につ
いて測定を行なった。その結果を表すグラフ図を図18
及び図19に示す。
Torrの真空度で形成されるときの濃度以上の酸素濃
度であるとき、チタン膜に残留する圧縮応力は520k
g/mm2 となり、5×10-5〜5×10-6Torr以
下の真空度で形成される場合の350kg/mm2 と比
較して約1.5倍の値を示し、バンプシェア強度が約3
倍向上することが確認された。
法から求められる面積に対するチタン膜中の酸素が高濃
度に含まれる面積割合に依存し、面積割合が75%の場
合、グラフ191に示すように、酸素雰囲気濃度の増加
に伴って増加するが、面積割合が50%以下である25
%の場合は、グラフ193に示すように、約10mΩの
一定値を示すことが確認された。これは、面積割合が5
0%以下の場合は、酸素雰囲気分圧に接続抵抗が依存し
ないことを示すものである。
板は、例えば米国特許第4811028号公報あるいは
通常のガラスエポキシ基板の様に公知の方法である技術
を用いて形成する。
シ基板120上に絶縁層と導体層をビルドアップさせた
方式のプリント基板SLC(Surface Laminar Circuit
)基板11を用意する。回路配線基板11は半導体チ
ップ1のバンプ電極2に対応する接続端子部分13に1
00μm径の開孔が設けられて、Cuが露出している。
基板の端子部分13以外にはソルダーレジスト12が被
覆されている。
フミラーを有する位置合わせを行うためのフリップチッ
プホルダー31を用いて、図21に示すように、半導体
チップ1と回路配線基板11の位置合わせを行い、バン
プ電極2と回路配線基板11との接続端子13を電気
的、機械的に接触させる。このとき、回路配線基板11
は、加熱機構を有するステージ32上に保持されて、P
b/Sn=40/60の融点よりも高い200℃に窒素
雰囲気中で予備加熱されている。
1が接触された状態で半導体チップ1を保持するコレッ
ト31を、基板11を搭載するステージ32と同じ温度
200℃に窒素雰囲気中で加熱して、バンプ電極2を溶
融することで、半導体チップ1と回路配線基板11の電
極13とを電気的、機械的に仮接続させる。
されたリフロー炉中に、半導体チップを搭載した回路配
線基板を通過させることで、電気的、機械的接続を実現
させる。図22に示すように、このとき、はんだ表面張
力によりセルフアライン効果が発生し、マウント時に発
生した多少の位置ずれは修正され、正確な位置にボンデ
ィングが可能になる。
リップチップ実装した半導体装置1と回路配線基板11
が作る隙間の部分に公知の技術である、封止樹脂14を
配置することも可能である。
ール系エポキシとイミダゾール硬化触媒、酸無水物硬化
剤と球状の石英フィラを重量比で45重量%含有するエ
ポキシ樹脂を用いることができる。
のエポキシ樹脂(ECON−195XL;住友化学社
製)100重量部、硬化剤としてのフェノール樹脂54
重量部、充填剤として溶熔シリカ100重量部、触媒と
してベンジルメチルアミン0.5重量部、その他の添加
剤としてカーボンブラック3重量部、シランカップリン
グ剤3重量部を粉砕、混合、溶熔したエポキシ樹脂溶融
体を用いることも可能であり、その材質は特に限定され
ない。
に示す半導体装置を実現することができる。ここで、以
上の様にして形成した本発明による半導体装置の接続信
頼性を調べた。
た10mm×10mmの半導体チップの主面にPb/S
n=40/60接続電極を256個、100μm径で形
成して、回路配線基板に実装した試料を用いて信頼性を
評価した。
ンになった場合を不良にして、縦軸に累積不良率、横軸
に温度サイクルを示した。サンプル数は1000個、温
度サイクル試験の条件は(−55℃(30min)〜2
5℃(5min)〜125℃(30min)〜25℃
(5min))で行った。試験結果を表すグラフを図2
4に示す。
タン層、242は、酸素を含ませたチタン層、243
は、本発明にかかるチタン層の結果を表すグラフであ
る。バリアメタルに酸素が分散されていない構造を有す
る半導体装置は、1500サイクルで接続不良が発生し
て、2000サイクルで不良は100%となった。ま
た、酸素を所定の濃度で均一分散させた半導体装置は、
2500サイクルまで信頼性は向上するが3000サイ
クルでは50%の不良となっている。これらの不良は、
バンプ電極を構成するバリアメタルとボンディングパッ
ドの界面で発生しており、何れもバリアメタル界面の応
力歪に起因するものである。
サイクルまで不良は発生せず、信頼性が極めて向上する
ことが確認された。さらに、本発明による試料を85
℃、85%RH、VDD=5Vで保存して同様の試験を行
なった。その試験結果を表すグラフを図25に示す。
タン層、252は、酸素を含ませたチタン層、253
は、本発明にかかるチタン層の結果を表すグラフであ
る。図25から明らかなように、従来までのバリアメタ
ルに酸素が分散されていない構造を有する半導体装置で
は500Hで腐食不良が発生し1500Hで不良は10
0%となった。また、酸素が均一分散された構造の半導
体装置では、2500Hまで不良は発生せず信頼性は向
上するが、3000Hで不良は100%となる。これら
の不良は、何れもボンディングパッド上に形成するチタ
ン膜とボンディングパッド材料のアルミニウムの電気腐
食であった。
Hまで不良は発生せず、信頼性が極めて高いことが解っ
た。特に、バンプ応力歪に対して有効性を発揮するチタ
ン膜にははんだと濡れ性の良好な金属が配置され、その
金属がニッケル、銅、パラジウム、金、クロム、モリブ
デン、ルテニウムから選択される金属またはこれらの合
金であるとき接続信頼性は著しく向上することが確認さ
れた。更に、はんだと濡れ性の良好な金属はニッケル、
銅、パラジウム、金、クロム、モリブデン、ルテニウム
の順であることも確認された。
半導体装置は熱サイクル、高温高湿試験に対して優れた
耐性を有する信頼性の高い実装構造であることが解っ
た。尚、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々に変更可能であ
る。例えば回路配線基板構成はSLCに限定されるもの
ではなく、セラミック基板を用いることも可能であり、
バンプ材料もPb/Snに限定されるものではなく、種
々に変更可能である。
にバリアメタル層として形成される第1の金属層のの周
縁部に、内周部に比較して酸素が高濃度に含まれている
ため、基本的に引張応力を有する第1金属層の応力を圧
縮応力に変換でき、バリアメタル端部における応力歪を
効果的に緩和することができる。従って、これまで微細
バンプ電極を形成した場合に問題となっていた応力歪に
起因するバリアメタル端部における剥離問題を信頼性高
く、容易に解決することができる。
の酸素濃度を高くしており、バリアメタル全体の酸素濃
度を高くしていないため、バンプ部分の接続抵抗は従来
と比較して増加することなく、低抵抗な値でフリップチ
ップ実装することが可能になる。これは、ボンディング
パッド端部を被覆するパッシベーション膜上のみに選択
的に抵抗率の高い金属層が多く積層され、電気的接続を
果たすボンディングパッド上には積層されない構造とな
っているためである。
なっているため、従来の構造に比較して耐湿性が向上す
る付加的な効果も発生する。従って、本発明の半導体装
置を用いることにより、従来の技術を用いた場合と比較
して微細なバンプ電極を信頼性高く、容易に高密度に実
装することが可能になる。
面図
様子を示す図
様子を示す図
めの図
めの図
めの図
めの図
めの図
ための図
ための図
る電気メッキ装置の一例を表す概略断面図
ための図
ための図
ための図
表すグラフ図
表すグラフ図
すグラフ図
すグラフ図
ための図
ための図
ための図
ための図
グラフ図
グラフ図
様子を示す図
面図
Claims (4)
- 【請求項1】 半導体チップと、該半導体チップ上に設
けられたボンディングパッドと、及び該ボンディングパ
ッド上に形成され、少なくともその周縁領域にその内側
の領域よりも高濃度の酸素が含まれる第1の金属層、及
び該第1の金属層上に突出形成された第2の金属層から
なるバンプ電極とを含むことを特徴とする半導体装置。 - 【請求項2】 半導体チップと、該半導体チップ上に設
けられたボンディングパッドと、及び該ボンディングパ
ッド上に形成され、少なくともその周縁領域にその内側
の領域よりも高濃度の酸素が含まれ、チタン、タングス
テン、及びクロムからなる群から選択される少なくとも
1種の金属を主成分とする第1の金属層、及び該第1の
金属層上に突出形成された第2の金属層からなるバンプ
電極とを含むことを特徴とする半導体装置。 - 【請求項3】 前記第1の金属層と前記2の金属層との
間に、はんだと濡れ性の良好な第3の金属層がさらに設
けられた請求項1に記載の半導体装置。 - 【請求項4】 前記第3の金属層は、ニッケル、銅、パ
ラジウム、金、クロム、モリブデン、ルテニウム、及び
これらの合金からなる群から選択される少なくとも1種
を含むことを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6428997A JP3373752B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6428997A JP3373752B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261642A JPH10261642A (ja) | 1998-09-29 |
JP3373752B2 true JP3373752B2 (ja) | 2003-02-04 |
Family
ID=13253936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6428997A Expired - Lifetime JP3373752B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3373752B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3387083B2 (ja) | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP4549366B2 (ja) * | 2000-12-15 | 2010-09-22 | イビデン株式会社 | 多層プリント配線板 |
JP2011129669A (ja) * | 2009-12-17 | 2011-06-30 | Panasonic Corp | 半導体チップ及び該半導体チップを備えた半導体装置 |
-
1997
- 1997-03-18 JP JP6428997A patent/JP3373752B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10261642A (ja) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4568337B2 (ja) | 集積半導体装置 | |
JP3378334B2 (ja) | 半導体装置実装構造体 | |
JP4504434B2 (ja) | 集積半導体装置 | |
US20020151164A1 (en) | Structure and method for depositing solder bumps on a wafer | |
JP2001144223A (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
US20020175409A1 (en) | Semiconductor device and method for fabricating the semiconductor device | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
JP2002016178A (ja) | 半導体装置およびその製造方法 | |
JP3373752B2 (ja) | 半導体装置 | |
JP3171477B2 (ja) | 半導体装置 | |
JP3400263B2 (ja) | 半導体装置、回路配線基板及び半導体装置実装構造体 | |
JP4393343B2 (ja) | 半導体装置の製造方法 | |
JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
JP4440494B2 (ja) | 半導体装置の製造方法 | |
JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
JP3813482B2 (ja) | 半導体パッケージの製造方法 | |
JP2002016198A (ja) | 半導体装置 | |
JP3162464B2 (ja) | 半導体装置の製造方法 | |
JP2725611B2 (ja) | 半導体装置 | |
JP4374691B2 (ja) | チップサイズ型半導体装置 | |
JP3690199B2 (ja) | 半導体装置及びその製造方法 | |
JP3399455B2 (ja) | 半導体装置 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |