JP3813482B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3813482B2 JP3813482B2 JP2001314046A JP2001314046A JP3813482B2 JP 3813482 B2 JP3813482 B2 JP 3813482B2 JP 2001314046 A JP2001314046 A JP 2001314046A JP 2001314046 A JP2001314046 A JP 2001314046A JP 3813482 B2 JP3813482 B2 JP 3813482B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- semiconductor package
- rewiring
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に関するものであって、さらに詳細には半導体パッケージの再配線層と封止樹脂との密着性を改善した半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ(いわゆるDual Inline PackageやQuad Flat Package)では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【0003】
これに対し、近年急速に普及している半導体パッケージ構造として、たとえばCSP(チップスケールパッケージ)と呼ばれる、パッケージの平坦な表面に電極を平面上に配置した、いわゆるボールグリッドアレイ(BGA)技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能とするパッケージ構造がある。
【0004】
BGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ(CSP)と呼ばれる構造が、前述のBGA電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。
チップスケールパッケージは、回路を形成したシリコンウェハを切断し、個々の半導体チップについて個別にパッケージ化工程を施し、パッケージを完成するものである。
【0005】
これに対し、一般的に「ウェハレベルCSP」と呼ばれる製法においては、このシリコンウェハ上に、絶縁層、再配線層、封止層等を形成し、はんだバンプを形成する。そして最終工程においてウェハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。この製法ではウェハ全面にこれらの回路を積層し、最終工程においてウェハをダイジングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。
【0006】
ウェハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウェハの形状において加工することにある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、すべてウェハをハンドリングすることで形成される。
ウェハレベルCSPのうち、半導体チップ上の電極からはんだバンプ配置位置まで、再配線と呼ばれる導電金属による配線を形成する形態がある。図3に再配線を有するウェハレベルCSPをチップに切断した状態の概略図を示す。図3において符号11は再配線層、12は封止樹脂層、13はそれぞれの層の界面となる再配線層表面である。
【0007】
この再配線層11は、電気伝導度の高い金属を、ウェハ上に形成したレジスト膜を所定形状にパターニングした開口部に形成する。この高電気伝導度を持つ金属としては、銅が一般的に用いられる。また、銅からなる再配線層11の形成方法としては、電解メッキ工程が主として用いられている。
再配線層11を形成したウェハは、保護層となる樹脂層を、その後の工程でウェハ全面に形成する。以後、この保護のための樹脂層を封止樹脂層12と呼ぶ。この際、はんだバンプを配置する部位は、再配線層表面13に達する開口部を形成し、開口部には、例えば導電性のポストを形成し、その上にはんだバンプを形成する。
ウェハ状態で加工を終了した後、ウェハは所定のチップサイズに切断され、半導体パッケージを得る。この半導体パッケージは、必要に応じて検査を行った後、回路基板に装着して電子回路を構成する。
【0008】
【発明が解決しようとする課題】
このようにして製造された半導体パッケージは、銅などの金属からなる再配線層11と封止樹脂層12との線膨張係数の差異や、封止樹脂層12を形成している樹脂の吸湿等の原因により、実使用環境における温度上昇と下降の熱サイクルや樹脂中の水分の気化により、再配線金属層と封止樹脂層の界面において剥離が発生する場合がある。
特に、はんだバンプを溶融(リフロー)する際に、溶融はんだと再配線金属表面との所謂濡れ性を改善するために再配線金属表面に薄い金(Au)層を形成した場合、樹脂と金界面の密着状態が悪くなり、図4に示すように、再配線層11と封止樹脂層12の界面での剥離現象が顕著に現れ、半導体パッケージの不良の原因となっていた。
【0009】
再配線金属表面と封止樹脂層の密着性は、その界面が平滑である場合に顕著に低下することがある。これは、異種材料が隣接する界面の密着力が、共有結合や金属結合により原子レベルで結合している場合には問題となりにくいが、ファン・デル・ワールス力のレベルである場合に、特に接合部分の表面状態、例えば金属の表面酸化、異種材料・成分の存在、などにより著しく密着力が低下する。
この剥離現象は、実使用環境である湿度および高温環境条件において、顕著に発生する。したがって、このような剥離発生の可能性を未然に防止しない限り、半導体パッケージとしての歩留まりは一定水準を超えることはできない。
【0010】
本発明は前記事情に鑑みてなされたもので、半導体パッケージの再配線金属表面と、封止樹脂層の密着性の改善を図り、半導体パッケージの不良の低減を実現することができる方法の提供を目的としている。
【0011】
【課題を解決するための手段】
前記目的を達成するために、本発明は、電極が設けられたウェハ上に形成された絶縁層と、この絶縁層上の前記電極に整合する領域に形成された開口部を介して前記電極に接続された再配線層と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層とを有する半導体パッケージの製造方法において、再配線層が、電着めっき層表面の凹凸が±2μmの範囲内の平坦性を有するように、0.2〜4A/dm2の範囲の最適電流密度において再配線層の一部を形成する第1めっき工程と、該工程に続いて、最適電流密度の5倍以上20倍以下の電流密度において前記第1めっき工程よりも短い時間めっきを施し、凹凸表面を有する再配線層を形成する第2めっき工程とによって形成されることを特徴とする半導体パッケージの製造方法を提供する。
本発明の半導体パッケージの製造方法において、再配線層表面の凹凸形状に沿って、表面に凹凸が形成されるように金属層を配する工程を備えることが好ましい。
【0012】
【発明の実施の形態】
図1と図2は、本発明の半導体パッケージの製造方法の一実施形態を説明するための図であり、図1は半導体パッケージの断面図、図2は再配線層と封止樹脂層の界面部分の拡大断面図である。
この半導体パッケージは、図1に示すように、電極2が形成されたウェハ1上に形成された絶縁層3と、この絶縁層3上の電極2に整合する領域に形成された開口部3aを介して電極に接続された再配線層4と、ウェハ1、絶縁層3及び再配線層4を封止する封止樹脂層5とを有し、且つはんだバンプ形成位置には、再配線層表面4に達するポスト6が形成され、このポスト上にはんだバンプ7が設けられている。
【0013】
この半導体パッケージの再配線層4の表面8は、図2に示すように、微細な凹凸が全面に形成されており、この凹凸になった再配線層表面8に封止樹脂層5が強固に固着している。再配線層4は銅からなり、電解めっき工程によって形成される。なお、この再配線層表面8には、薄い金(Au)層を形成しても良い。この金層の表面は、再配線層表面8の凹凸形状に沿って表面に凹凸が形成される。再配線層4上は、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなる封止樹脂層5によって封止されている。封止樹脂層5の下面は、再配線層表面8の凹凸に強固に接合されている。
【0014】
この半導体パッケージの製造方法の一実施形態を具体的に説明する。まず、集積回路及びその電極、例えば、電極2が設けられたSiウェハ1の全面(上面)に、電極に整合する位置に開口部3aを有する樹脂製の絶縁層3を形成する。絶縁層3は、例えばポリイミド樹脂、エポキシ樹脂またはシリコーン樹脂等からなり、その厚さは、例えば5〜50μm程度である。また、絶縁層3は、例えば回転塗布法、印刷法、ラミネート法等により形成することができる。開口部3aは、例えば、絶縁層3を構成するポリイミド等の膜をウェハ全面に成膜した後に、フォトリソグラフィ技術を利用してパターニングすることにより形成できる。なお、ウェハ1の全面にSiNなどのパッシベーション膜を形成し、その上に絶縁層3を形成しても良い。
【0015】
次に、電解めっき用の薄いシード層(図示せず)を絶縁層3の全面又は必要領域(後述の再配線層4を形成する領域)に形成する。このシード層は、例えばスパッタ法により形成された銅(Cu)層、あるいは銅(Cu)層及びクロム(Cu)層の積層体又はCu層及びTi層の積層体などである。また無電解Cuめっき層であっても良く、蒸着法、塗布法又は化学気相成長(CVD)法等により形成された金属薄膜層であっても良く、またこれらを組み合わせても良い。
【0016】
次に、前記シード層上に図示しないレジスト膜を形成し、このレジスト膜をマスクとして露出したシード層上に、電解めっきにより銅からなる再配線層4を形成する。
一般に電解めっきにおいては、その電着層の表面平坦性を実用的なレベルで確保するため、所定の電流密度以下で電着を行うことが重要である。このことにより、表面凹凸の小さい、平滑表面を有する電着層を得ている。しかし、このような平滑表面を有する銅再配線層の表面に、はんだバンプ形成を容易とする目的で金めっき層を設けた場合、その上に封止樹脂層を形成すると、金層と樹脂層の界面における密着性が著しく低下し、実使用環境において容易に剥離を発生する。一方、最適電解めっき電流密度を著しく超えると、電着めっき層の表面が荒れ、微細な凹凸が発生する。
また、微細な凹凸が形成される電流密度をさらに超えると、もはや電着層は形成されず、微細粒子が電解液中に形成されてしまい、本発明の目的達成のために利用することはできない。
【0017】
本発明の特徴はこの再配線層4の形成にあり、電着めっき層の表面が荒れ、微細な凹凸が発生する条件を利用し、封止樹脂層5との接合を改善するために、電流密度、電解時間及び電気量を変えた2つのめっき工程(第1めっき工程と第2めっき工程)を行う。
【0018】
(第1めっき工程)
前記シード層上に図示しないレジスト膜を形成し、このレジスト膜をマスクとして露出したシード層上に、電解めっきにより銅からなる再配線層4の一部を形成する。この第1めっき工程におけるめっき条件は、従来より実施されている表面凹凸の小さい、平滑表面を有する電着銅層が得られるような電流密度とする。この第1めっき工程の最適電解めっき電流密度は、電解液組成、液温などによって適宜選択され、また電解時間は、使用する電流密度によって所望の銅層厚さが得られる時間とされ、通常は0.2〜4A/dm2程度、好ましくは2A/dm2程度に設定される。電流密度を前記範囲とする場合、めっき時間は30分〜3時間程度とされる。
【0019】
(第2めっき工程)
前記第1めっき工程に続いて、第1めっき工程で用いた最適電解めっき電流密度の5倍以上20倍以下の電流密度によって、第1めっき工程で形成した平滑表面を有する銅層上に、凹凸な表面8を有する再配線層4を形成する第2めっき工程を行う。この第2めっき工程は、材料を同じ電解浴に浸漬したまま、電流密度を変更することによって実行可能である。
【0020】
この第2めっき工程の電流密度は、5A/dm2〜60A/dm2、好ましくは10〜40A/dm2程度とし、めっき時間は1〜30分、好ましくは2〜10分程度とする。また、この第2めっき工程で加える電気量は、前記第1めっき工程で加える電気量よりも少なくすることが好ましい。
通常の銅めっきによる再配線層形成に要する時間は1時間程度であり、この第2めっき工程のめっき時間を2〜10分程度とすれば、全工程に要する時間に対する該第2めっき工程で必要とする新たな時間的デメリットは無視できる。
【0021】
この第2めっき工程によって、図2に示すように、表面に微細な凹凸が多数形成された再配線層4が形成される。再配線層4の厚さは、例えば5〜50μm程度とすることができる。その後、再配線層4上に、例えばNiめっき層及び金(Au)めっき層(いずれも図示略)を形成して、後の工程で形成するはんだバンプの濡れ性の向上を図ること等も可能である。この場合、銅の再配線層4の厚さに比べ、ニッケル層および金(Au)層は充分薄いため、表面形状は、ほぼ再配線層表面8と同一となる。
再配線層4の形成後、レジスト膜を除去し、ウェハ1面上に露出している不要なシード層をエッチング等により除去して再配線層4以外の部分に絶縁層3を露出させる。
【0022】
次に、絶縁層3および再配線層4を形成したウエハ1上に複数個の銅(Cu)ポスト等のメタルポスト6をめっきにより形成する。次いで、全てのメタルポスト8を覆うように、樹脂封止を行い、封止樹脂層5を形成する。その後、封止樹脂層5の表面を研磨することにより、各メタルポスト6を露出させる。そして、これらのメタルポスト6上にはんだバンプ7を形成し、図1に示す半導体パッケージを作製する。
【0023】
この半導体パッケージの製造方法によれば、銅からなる再配線層4を形成する際、電着めっき層表面の平坦性が確保され、かつウェハ全面の電着層の厚さばらつきが小さくなる最適電流密度において再配線層の一部を形成する第1めっき工程と、該工程に続いて、最適電流密度の5倍以上20倍以下の電流密度において前記第1めっき工程よりも短い時間めっきを施す第2めっき工程とによって、表面8に凹凸を有する再配線層4を形成することによって、封止樹脂層5が該表面8に強固に接合し、該表面上に薄い金(Au)層を形成した場合であっても、再配線層4と封止樹脂層5の界面が強固に接合される。
特に、基板に実装した半導体パッケージが実使用環境の温度変化に対して経験する、基板と平行な方向に発生する変位において、界面が平滑な場合には剪断応力が界面に平行して作用するため、剥離が容易に発生するが、本発明方法を用いることにより、同剪断応力に対して垂直な界面が機械的性能を維持できるため、従来の製法により製造される半導体パッケージと比較して、再配線層4と封止樹脂層5との界面に剥離を生じることがなくなり、実使用環境での信頼性を飛躍的に向上させることができる。
この再配線層表面に凹凸を形成する方法は、従来と同様の電解めっき工程の最後に最適めっき電流密度の5倍以上20倍以下の電流密度に設定するだけで可能である。また、めっき浴からワークを取り出すことなく、めっき工程の最後に所定時間めっき電流を増大するという極めて平易な工程変更により実施可能である。電流の増大は、最適電流密度でのめっき電源に通電したまま、別の電源をめっき回路に並列に設け、電流を通電することで容易に実現できるため、設備投資費用を最小化することが可能である。したがって、本発明方法は半導体チップの低コスト化の観点においても、有利である。
本発明方法で製造するウェハレベルでパッケージされた半導体チップは剥離を発生しにくいため、電子回路として使用した場合に信頼性が高く、電子装置としての耐久性を高めることが可能である。
以下、本発明の効果を実施例に基づいて説明する。
【0024】
【実施例】
(実施例1)
Siウェハ上にポリイミドからなる厚さ10μmの絶縁膜を形成し、この絶縁膜上にスパッタ法により厚さ0.5μmのリード層を形成した材料に、次の比較例と実施例の条件で銅めっきを行って再配線層を形成した。
【0025】
・比較例
硫酸銅200g/L、硫酸80g/Lを含む銅めっき浴に前記材料を入れ、温度30℃、電流密度1A/dm2で銅めっきを約1時間行い、厚さ15μmの再配線層を形成した。この再配線層は、表面の凹凸が±2μmの範囲内に入っており、またウェハ全体でのめっき層厚のばらつきは±5%であった。
【0026】
・実施例1
比較例と同じ条件で銅めっき層を形成した(第1めっき工程)後、電流密度を15A/m2に上げて1.3分間めっきを行った(第2めっき工程)。得られた銅めっき層の表面の凹凸は±4μm程度であった。
【0027】
前記のようにして再配線層を形成した比較例と実施例1のそれぞれの再配線層上に、ニッケルめっき層(厚さ1μm)と金めっき層(厚さ0.1μm)を形成した。これらの層は薄いため、金めっき層の表面形状は再配線層表面と同じであった。次いで、金めっき層上に回転塗布法によってポリイミド樹脂からなる封止樹脂層を形成した。その後、それぞれのウェハを所定寸法のチップに切断し、比較例の半導体パッケージ試料と実施例1の半導体パッケージ試料を作製した。
【0028】
前記の各半導体パッケージ試料を平山製作所社製のプレッシャークッカー試験装置を用い240時間までの時間で評価した(JEDEC規格 JESD22−A102−B)。
プレッシャークッカー試験の結果、従来製法により製造した比較例の半導体パッケージ試料は、試験開始から50時間経過後、再配線層と封止樹脂層の界面に剥離を生じ始め、240時間の処理後は20個の試料全てに剥離を生じた。
これに対し、本発明に従って作製した実施例1の半導体パッケージ試料は、20個の試料全てに剥離を生ずることなく、不良の発生は認められなかった。
【0029】
(実施例2)
本発明に従い再配線層を形成し、該再配線層上にニッケル層と金層を形成したウェハは、表面に凹凸を有するため、めっき終了時、めっき液が凹凸内部に残存することが分析により明らかになった。
そこで、めっき終了時のウェハ水洗時間を、前述の実施例1におけるウェハ洗浄時間の3倍にし、それ以外は前記実施例1と同様にして半導体パッケージ試料を作製した(実施例2)。
【0030】
得られた実施例2の半導体パッケージ試料を、前記実施例1で用いたと同じプレッシャークッカー試験により1000時間まで評価した。
比較例の半導体パッケージ試料は、500時間において剥離が発生し、1000時間の処理後は20個の試料全てに剥離を生じた。
これに対し、実施例2の半導体パッケージ試料は、1000時間の処理の後でも、20個のサンプル全てにおいて剥離を生ずることなく、不良の発生が認められなかった。
【0031】
【発明の効果】
以上説明したように、本発明による半導体パッケージの製造方法は、銅からなる再配線層を形成する際、電着めっき層表面の平坦性が確保され、かつウェハ全面の電着層の厚さばらつきが小さくなる最適電流密度において再配線層の一部を形成する第1めっき工程と、該工程に続いて、最適電流密度の5倍以上20倍以下の電流密度において前記第1めっき工程よりも短い時間めっきを施す第2めっき工程とによって、表面に凹凸を有する再配線層を形成することによって、封止樹脂層が該表面に強固に接合し、該表面上に薄い金層を形成した場合であっても、再配線層と封止樹脂の界面が強固に接合される。
特に、基板に実装した半導体パッケージが実使用環境の温度変化に対して経験する、基板と平行な方向に発生する変位において、界面が平滑な場合には剪断応力が界面に平行して作用するため剥離が容易に発生するが、本発明方法を用いることにより、同剪断応力に対して垂直な界面が機械的性能を維持できるため、従来の製法により製造される半導体パッケージと比較して、再配線層と封止樹脂層との界面に剥離を生じることがなくなり、実使用環境での信頼性を飛躍的に向上させることができる。
この再配線層表面に凹凸を形成する方法は、従来と同様の電解めっき工程の最後に最適めっき電流密度の5倍以上20倍以下の電流密度に設定するだけで可能である。また、めっき浴からワークを取り出すことなく、めっき工程の最後に所定時間めっき電流を増大するという極めて平易な工程変更により実施可能である。電流の増大は、最適電流密度でのめっき電源に通電したまま、別の電源をめっき回路に並列に設け、電流を通電することで容易に実現できるため、設備投資費用を最小化することが可能である。したがって、本発明方法は半導体チップの低コスト化の観点においても、有利である。
本発明方法で製造するウェハレベルでパッケージされた半導体チップは剥離を発生しにくいため、電子回路として使用した場合に信頼性が高く、電子装置としての耐久性を高めることが可能である。
【図面の簡単な説明】
【図1】 本発明の半導体パッケージの製造方法を説明するための半導体パッケージの要部断面図である。
【図2】 本発明の半導体パッケージの製造方法に従い形成された再配線層と封止樹脂層の界面の状態を例示する拡大断面図である。
【図3】 従来の半導体パッケージにおける再配線層と封止樹脂層の界面の状態を例示する拡大断面図である。
【図4】 従来の半導体パッケージにおける再配線層と封止樹脂層の界面の剥離状態を例示する拡大断面図である。
【符号の説明】
1……ウェハ、2……電極、3……絶縁層、3a……開口部、4……再配線層、5……封止樹脂層、7……はんだバンプ、8……再配線層表面。
Claims (2)
- 電極(2)が設けられたウェハ(1)上に形成された絶縁層(3)と、この絶縁層上の前記電極に整合する領域に形成された開口部(3a)を介して前記電極に接続された再配線層(4)と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層とを有する半導体パッケージの製造方法において、再配線層が、電着めっき層表面の凹凸が±2μmの範囲内の平坦性を有するように、0.2〜4A/dm2の範囲の最適電流密度において再配線層の一部を形成する第1めっき工程と、該工程に続いて、最適電流密度の5倍以上20倍以下の電流密度において前記第1めっき工程よりも短い時間めっきを施し、凹凸表面を有する再配線層を形成する第2めっき工程とによって形成されることを特徴とする半導体パッケージの製造方法。
- 再配線層表面の凹凸形状に沿って、表面に凹凸が形成されるように金属層を配する工程を備える請求項1に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314046A JP3813482B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314046A JP3813482B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124391A JP2003124391A (ja) | 2003-04-25 |
JP3813482B2 true JP3813482B2 (ja) | 2006-08-23 |
Family
ID=19132418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001314046A Expired - Fee Related JP3813482B2 (ja) | 2001-10-11 | 2001-10-11 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3813482B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4627632B2 (ja) * | 2004-05-17 | 2011-02-09 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2006303036A (ja) * | 2005-04-18 | 2006-11-02 | Fujikura Ltd | 半導体装置 |
JP4611943B2 (ja) | 2006-07-13 | 2011-01-12 | Okiセミコンダクタ株式会社 | 半導体装置 |
KR102081088B1 (ko) | 2018-08-29 | 2020-02-25 | 삼성전자주식회사 | 반도체 패키지 |
CN113016067B (zh) * | 2018-11-15 | 2024-02-02 | 罗姆股份有限公司 | 半导体器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210988A (en) * | 1981-06-22 | 1982-12-24 | Sumitomo Electric Ind Ltd | Plating method |
US5863410A (en) * | 1997-06-23 | 1999-01-26 | Circuit Foil Usa, Inc. | Process for the manufacture of high quality very low profile copper foil and copper foil produced thereby |
JP4352294B2 (ja) * | 2000-04-14 | 2009-10-28 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-10-11 JP JP2001314046A patent/JP3813482B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003124391A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6235552B1 (en) | Chip scale package and method for manufacturing the same using a redistribution substrate | |
US6936525B2 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
US6555921B2 (en) | Semiconductor package | |
JP4068293B2 (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
JP2009200274A (ja) | 集積半導体装置 | |
JP2002170904A (ja) | Cspタイプの半導体装置とその作製方法、および半導体モジュール | |
TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
US20060231927A1 (en) | Semiconductor chip mounting body and manufacturing method thereof | |
US20090014897A1 (en) | Semiconductor chip package and method of manufacturing the same | |
JP3813482B2 (ja) | 半導体パッケージの製造方法 | |
US20230299027A1 (en) | Structure and method for semiconductor packaging | |
JP4215571B2 (ja) | 半導体装置の製造方法 | |
JP3297177B2 (ja) | 半導体装置の製造方法 | |
JP2005109427A (ja) | 半導体装置及びその製造方法 | |
JP4638614B2 (ja) | 半導体装置の作製方法 | |
TWM629323U (zh) | 覆晶封裝結構 | |
JPS636850A (ja) | 電子部品の製造方法 | |
JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
JP2000195890A (ja) | 半導体装置の製造方法 | |
JP7470748B2 (ja) | 半導体装置の製造方法 | |
TWI399839B (zh) | 內置於半導體封裝構造之中介連接器 | |
JP3645391B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |