JP3397553B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3397553B2
JP3397553B2 JP33307495A JP33307495A JP3397553B2 JP 3397553 B2 JP3397553 B2 JP 3397553B2 JP 33307495 A JP33307495 A JP 33307495A JP 33307495 A JP33307495 A JP 33307495A JP 3397553 B2 JP3397553 B2 JP 3397553B2
Authority
JP
Japan
Prior art keywords
height
semiconductor
bump electrodes
bump
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33307495A
Other languages
English (en)
Other versions
JPH09172020A (ja
Inventor
浩 山田
荘一 本間
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33307495A priority Critical patent/JP3397553B2/ja
Publication of JPH09172020A publication Critical patent/JPH09172020A/ja
Application granted granted Critical
Publication of JP3397553B2 publication Critical patent/JP3397553B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
回路配線基板上にフリップチップ実装する半導体チップ
のボンディングパッド上に形成されたバンプ電極の改良
に関する。
【０００２】
【従来の技術】近年、半導体装置は高集積化が進行し
て、実装技術も高密度化が求められている。半導体装置
の高密度実装技術にはワイヤボンディング技術、ＴＡＢ
技術などが代表的に挙げられる。最も高密度の実装技術
として、コンピュータ機器などの半導体装置を高密度実
装する技術に用いられるフリップチップ実装技術が知ら
れている。このフリップチップ実装技術は、米国特許第
３４０１１２６号公報及び米国特許第３４２９０４０号
公報が開示されて以来、広く公知の技術となっている。
【０００３】図２０は、一般的なバンプ電極の構成を表
す該略図である。図２１は、図２０に示すバンプ電極を
用いてフリップチップ実装を行なった様子を示す概略図
である。フリップチップ実装は、図２０に示す様に、半
導体チップ２のボンディングパッド２９上に突起形状を
有するバンプ電極３を形成して、図２１に示す様に、こ
のバンプ電極３を介して半導体チップ２のボンディング
バッド２９と回路配線基板２５の接続用端子２７とを電
気的、機械的に相互接続する技術である。
【０００４】フリップチップ実装技術では、半導体チッ
プの熱膨張係数と回路配線基板の熱膨張係数が一般的に
互いに異なるために、バンプ電極部分に応力歪が発生す
る。バンプ電極部分の応力歪は、フリップチップ実装さ
れたバンプ電極を破壊させ、その信頼性寿命を低下させ
る。
【０００５】信頼性寿命は、ＩＢＭ Ｊ．Ｒｅｓ．Ｄｅ
ｖｅｌｏｐ．，１３；２５１（１９６９）に記載されて
いるＮｆ＝Ｃｆ1/3 γmax -2・ｅｘｐ（１４２８／Ｔ
max ）で表されるサイクル寿命の式（Ｃ；定数、ｆ；周
波数、Ｔmax ；最大温度）から、バンプ部分に発生する
最大剪断歪γmax を減少させることにより信頼性寿命が
向上することが知られている。この信頼性寿命の式にお
いて、バンプ電極に発生する最大剪断歪γmax は、以下
の式で表される。
【０００６】γmax ＝｛１／（Ｄｍｉｎ／２）2/β｝
（Ｖ／πｈ1+β）1/β・ｄ・ΔＴ・Δα （Ｄmin ；最小バンプ径、β；材料定数、Ｖ；はんだ体
積、ｈ；はんだ高さ、Δα；熱膨張係数の差、ΔＴ；温
度差、ｄ；チップ中心からバンプ中心までの距離） 従来より、フリップチップ実装の信頼性を向上させるた
め、（１）半導体チップの中心点からバンプ電極の中心
点までの距離を小さくする。（２）半導体チップの熱膨
張係数と回路配線基板の熱膨張係数の差を小さくする。
（３）温度差が大きくならない様に放熱性を向上させ
る。（４）バンプ電極構造と材料を応力歪に対し強固な
構造にする、などの手段が用いられてきた。特に、回路
配線基板と半導体チップを接続するバンプ電極高さを高
くする方法はバンプ電極に発生する最大剪断歪を小さく
するためには有効な方法であり、これまで多くの提案が
行われている。
【０００７】このフリップチップ実装は、ベアチップを
回路配線基板に実装する方法であり、実装する前には半
導体チップの検査をする必要がある。この半導体チップ
の検査は、スループットを考慮して、ウエハ状態での検
査が求められている。特開昭６２−２４３３３５号、特
開昭６３−３１１２９号、及び特開平３−１２５４４８
号公報には、半導体チップをウエハ状態でテストする方
法が開示されている。ここでは、検査する半導体ウエハ
に対してテストヘッドを用いて一括プロービングテスト
する方法を提案している。
【０００８】しかしながら、例えば特開平１−１１０７
５１号公報に記載されている様な電気メッキ法を用いて
バンプ電極を形成した場合、ウエハ周辺部においてバン
プ電極高さが高くなる現象が発生していた。これはバン
プ電極を形成する場合、ウエハ周辺部から供給している
電流の電流密度がウエハ周辺部のみ大きくなるためであ
る。
【０００９】このようなウエハ周辺部のバンプ電極が高
く、中央部が低い分布を有する半導体ウエハに対して、
上記のテストヘッドを用いて検査した場合、ウエハ裏面
の中央部に圧力を加える必要があった。このとき検査す
る半導体ウエハが例えばＧａＡｓなどの脆い材料で構成
されているとウエハ割れなどの問題が発生する。
【００１０】さらに、半導体ウエハ表面にはＡｌ配線な
どによりデバイスが形成され圧縮応力が発生し、通常デ
バイス面が凹形状になる反り状態を有している。このた
め、半導体ウエハ周辺部に高さの高いバンプ電極が形成
されると裏面に圧力を加えても、一括プロービングが極
めて困難になるという問題があった。解決する方法とし
て、凸形状を有するテストヘッドを用いることが考えら
れるが、反り状態に合わせたテストヘッドを作製するこ
とは極めて困難であった。
【００１１】以上の様に、従来、フリップチップ実装方
法では、半導体チップと回路配線基板の熱膨張係数の相
異に起因する応力歪がバンプ電極部分に発生し、バンプ
電極を破壊させ、信頼性を低下させるという極めて重大
な問題があった。
【００１２】このため、バンプ電極に応力が集中しない
構造にするべく、従来より多くの提案が行われてきた。
特に、バンプ電極高さを高くする方法は応力歪を緩和す
るために有効な方法であり、多くの提案が行われてい
る。
【００１３】しかしながら、バンプ電極高さを高くする
と、バンプ電極高さにばらつきが多く発生し、はんだを
溶融させても回路配線基板の全ての電極パッドと確実な
接続を行なうことが困難となるという問題があった。
【００１４】従って、バンプ電極高さを高くする場合に
は、接続を確実に行なうため、バンプ電極高さを研削な
どの方法を用いて均一化する必要があった。
【００１５】また、フリップチップ実装では、はんだの
セルフアライン効果を用いてバンプ接続精度を向上させ
ている。セルフアラインを用いた接続には、半導体チッ
プ４隅のバンプ電極径を他のバンプ電極径よりも大きく
して接続する方法、半導体チップのバンプ電極と回路配
線基板の電極とを一定寸法だけ均等に変化させる方法な
どが提案されている。
【００１６】しかしながら、バンプ電極が極めて微細に
なり、回路配線基板の電極ピッチと半導体チップの電極
ピッチとの誤差が接続精度に大きく影響する様な場合、
フリップチップ実装ができなくなるという問題があっ
た。
【００１７】さらに、フリップチップ実装では、実装歩
留りを向上させるため、ウエハ状態で半導体チップを検
査することが求められていた。
【００１８】しかしながら、バンプ電極を形成した半導
体ウエハでは、バンプ電極をメッキ形成する場合の電流
の影響から、ウエハ周囲のバンプ電極の高さがウエハ中
心部のバンプ電極の高さに比べて高くなる傾向を有して
いた。このため、これまでに提案されていたような、テ
ストヘッドを用いた一括プロービングでは確実な検査が
できなくなる問題が発生していた。この問題はバンプ電
極が形成されるウエハ面が凹形状を有する場合、特に顕
著になっていた。
【００１９】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題を鑑みてなされたものであり、その第１の目的
は、半導体チップを切り出す前の半導体ウエハの状態
で、その接続検査を容易に行なうことができる接続信頼
性に優れた半導体装置を提供することにある。
【００２０】また、本発明の第２の目的は、半導体チッ
プにおいて隣接するバンプ間での短絡を防止し、またア
ッセンブリするときの圧力が一箇所に集中して半導体チ
ップが破壊されることを防ぐことにより、接続信頼性の
高い半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】本発明は、第１に、半導
体ウエハ、該半導体ウエハ上に設けられた複数のボンデ
ィングパッド、及び該ボンディングパッド上に形成され
たバンプ電極を有し、前記バンプ電極の高さが前記半導
体ウエハの中心部から外周部方向に対して、段階的に小
さくなっていることを特徴とする半導体装置を提供す
る。
【００２２】このとき、好ましくは、半導体ウエハの半
径をＲとし、半導体ウエハ表面の反りの曲率半径をｒと
し、半導体ウエハの中心から距離ｘに配置されるバンプ
電極高さをｈとするとき、 ０．８Ｒ（Ｒ−ｘ）／２ｒ≦ｈ≦１．３Ｒ（Ｒ−ｘ）／２ｒ Ｒ＞ｘ で表される式を満足する 。
【００２３】本発明は、第２に、半導体チップ、該半導
体チップ上に設けられた複数のボンディングパッド、及
び該ボンディングパッド上に形成されたバンプ電極を含
む半導体装置であって、隣接する２つのバンプ電極の高
さを各々ｈ n-1 、ｈn とするとき、該２つのバンプ電極
の高さの比は、０．８＜ｈn ／ｈn-1 ＜１．２、かつｈ
n ≠ｈ n-1 の範囲内であることを特徴とする半導体装置
を提供する。
【００２４】第１及び第２の発明において、バンプ電極
は、少なくとも鉛元素、錫元素を含有する、はんだ材料
で構成されることが好ましい。
【００２５】
【発明の実施の形態】第１の発明によれば、半導体ウエ
ハ上に形成されるバンプ電極高さ分布が、ウエハの中心
部から外周部に対して段階的に小さくされる。このよう
な高さ分布は、従来の半導体ウエハのバンプ電極の高さ
分布とは全く反対である。このため、これまでウエハ中
央部のバンプ電極が小さいために、一括プロービングが
できなかったが、第１の発明にかかる半導体ウエハを用
いると、従来のテストヘッドを用いて十分な検査が可能
となる。
【００２６】特に、第１の発明によれば、好ましくは、
半導体ウエハ上に形成されるバンプ電極高さｈを、バン
プ電極が形成される位置ｘに対して０．８Ｒ（Ｒ−ｘ）
／２ｒ≦ｈ≦１．３Ｒ（Ｒ−ｘ）／２ｒかつＲ＞ｘに調
整し、最適化を行なうことにより、一括プロービングを
容易に実施することが可能になる。
【００２７】また、本発明では、バンプ電極をはんだで
構成することにより、バンプ高さのばらつきははんだの
塑性変形で吸収され、プロービングを容易に実施するこ
とが可能となる。
【００２８】第２の発明によれば、隣接するバンプ電極
の高さに、０．８＜ｈn ／ｈn-1 ＜１．２の範囲のばら
つきを持たせている。高さが異なるように形成された隣
接するバンプ電極は、その体積が異なることから、接続
時に、隣接するバンプ電極間での短絡が発生しにくい。
【００２９】また、本発明による分布の範囲であれば、
バンプ電極に発生する最大剪断歪を小さくするために従
来用いられていた高さの高いバンプ電極を形成する必要
がなく、隣接するバンプ電極間での短絡の問題は起こら
ない。
【００３０】更に、これまで高さの高いバンプ電極が部
分的に存在するとアッセンブリするとき一箇所に圧力が
集中され半導体チップが破壊される問題があったが、本
発明による分布ではアッセンブリでの圧力が半導体チッ
プ上でほぼ均一に分散されるため信頼性の高い接続が可
能になる。
【００３１】以下、図１ないし図１１を参照し、本発明
の実施形態について説明する。図１は第１の発明に係る
半導体ウエハを用いた半導体装置の一実施形態を示す斜
視構成図である。図２は、第２の発明に係る半導体チッ
プを用いた半導体装置の一実施形態を示す断面構成図で
ある。図３ないし図１０は、本発明に係る半導体装置の
製造方法の一実施形態を示す工程断面図であり、図１１
は、本発明に係る半導体装置を製造するための電気メッ
キ装置を示す図である。
【００３２】図１ないし図１１において、１は半導体ウ
エハ、２は半導体チップ、３はバンプ電極、４は半導体
ウエハの外周半径Ｒ、５は半導体ウエハの曲率半径ｒ、
６は半導体ウエハ中心から距離ｘの位置、２１は第１バ
ンプ電極高さ、２２は第２バンプ電極高さ、２３は第１
バンプ電極半径Ｌ1 、２４は第２バンプ電極半径Ｌ2を
示す。
【００３３】図１に示すように、第１の発明にかかる半
導体装置では、少なくとも複数個のボンディングパッド
上にバンプ電極３が形成された半導体チップ２を有する
半導体ウエハ１において、バンプ電極３の高さがウエハ
の中心部から周辺部に対して、段階的に小さくなるよう
に形成されており、そのバンプ電極３の高さは０．８Ｒ
（Ｒ−ｘ）／２ｒ≦ｈ≦１．３Ｒ（Ｒ−ｘ）／２ｒとな
っている。バンプ電極３は、好ましくは、鉛、錫を少な
くとも含むはんだから構成されている。
【００３４】また、図２に示すように、第２の発明にか
かる半導体装置では、少なくとも複数個のボンディング
パッド２８上にバンプ電極３が形成された半導体チップ
において、電極径Ｌ1 ２３、Ｌn-1 、Ｌn 、及びＬ2 ２
４が同一であり、高さｈ1 、ｈn-1 、ｈn 、及びｈ2 が
異なるバンプ電極３を０．８＜ｈn ／ｈn-1 ＜１．２の
高さ比で形成している。好ましくは、形成されるバンプ
電極３ははんだから構成されている。
【００３５】第１の実施形態 以下、第１の実施形態について説明する。
【００３６】第１の実施形態にかかるバンプ電極を備え
た半導体装置は、図３ないし図１０に示す工程により製
造される。
【００３７】先ず、図３に示すように、半導体チップ１
上にボンディングパッド２９が形成され、ボンディング
パッド２９の一部分を除いて例えばＰＳＧ（リン・シリ
カ・ガラス）あるいはＳｉＮ（窒化シリコン）等から構
成されるパッシベーション膜３０が形成される。さら
に、その上に、例えばＣｕ／Ｔｉ膜（Ｃｕ＝１μｍ、Ｔ
ｉ＝０．１μｍ）が全面に蒸着される。このＣｕ／Ｔｉ
膜は、バンプを電気メッキで形成する場合のカソードメ
タルとして用いられる。
【００３８】このＣｕ／Ｔｉ膜は、バンプ電極３を電気
メッキで形成後、必要部分をエッチングすることで最終
的にはバンプ電極のバリアメタル２９となる。
【００３９】次いで、図４に示すように、厚膜レジスト
ＡＺ４９０３（ヘキストジャパン社製）をスピンコート
して、膜厚が１００μｍ厚のレジスト膜５１を形成し、
露光／現像により９０μｍ平方の開口寸法を有するボン
ディングパッド２９よりも一辺が５μｍ大きい寸法を有
する１００μｍの開口部をＣｕ／Ｔｉ膜上に形成する。
露光はレジストの厚みが厚くても充分な量の露光エネル
ギーを照射して、現像はＡＺ４００Ｋデベロッパー（ヘ
キストジャパン社製）により行う。メッキレジスト膜５
１の壁面角度調整は、例えば１３ｔｈ、ＩＥＭＴ Ｓｙ
ｍｐ．ｐｐ２０８，１９９２に記載されているように、
露光エネルギー、レジストとガラスマスクとの距離、現
像液の濃度を調整することにより制御する。
【００４０】このようにして、図５に示すように、ボン
ディングパッド２９に対応する部分よりも大きな寸法で
レジスト膜５１が開口形成されているシリコンウエハ
を、下記の混合溶液からなる硫酸銅メッキ液に浸漬し
て、浴温度２５℃でＣｕ／Ｔｉを陰極として、リン含有
（０．０３〜０．０８ｗｔ％）高純度銅板を陽極とし
て、電流密度１〜５（Ａ／ｄｍ2 ）で緩やかに攪拌しな
がら、銅層３１を３５μｍ電気メッキする。このとき形
成する銅３１は必ずしも３５μｍ厚にメッキする必要は
なく、必要に応じて膜厚は任意に設定できる。従って、
銅層３１をＣｕ／Ｔｉ上に厚付けする必要は必ずしもな
く、Ｃｕ／Ｔｉのままであっても良い。また、Ｃｕ／Ｔ
ｉ上に形成する場合の銅は必ずしもメッキ法である必要
はなく、公知の技術であるＥＢ蒸着法、スパッタ法を用
いて、所定の膜厚を有するＣｕを形成して何ら問題はな
い。従って、最終的に製造されるバンプ電極中の銅形状
は、特に限定されるものではない。
【００４１】 硫酸銅メッキ液 硫酸銅５水和物 ２オンス／ガロン（２×２８．３５ｇ／３．７９ ｌ＝約１５ｇ／ｌ） 硫酸 ３０オンス／ガロン（３０×２８．３５ｇ／３．７９ ｌ＝約２２４ｇ／ｌ） 塩酸 １０ｐｐｍ チオキサンテート−ｓ−プロパンスルホン酸 （またはチオキサンテートスルホン酸） ２０ｐｐｍ ポリエチレングリコール（分子量：４００，０００） ４０ｐｐｍ ポリエチレンイミン（分子量：６００） と塩化ベンジルとの反応生成物 ２ｐｐｍ または 硫酸銅５水和物 ３０オンス／ガロン（３０×２８．３５ｇ／３．７９ ｌ＝約２２４ｇ／ｌ） 硫酸 ８オンス／ガロン（８×２８．３５ｇ／３．７９ ｌ＝約６０ｇ／ｌ） 塩酸 ３０ｐｐｍ ジチオカルバメート−ｓ−プロパンスルホン酸 ３０ｐｐｍ ポリプロピレングリコール（分子量：７００） １０ｐｐｍ ポリエチレンイミンと臭化アリル またはジメチル硫酸との反応生成物 ０．３ｐｐｍ 次いで、メッキ浴を下記に記載するスルホン酸はんだメ
ッキ液に変えて、電気銅メッキの場合と同様に、Ｃｕ／
Ｔｉを陰極としてメッキ液に対応する組成の、例えば高
純度共晶はんだ板を陽極として電気メッキを行う。電流
密度は１〜４（Ａ／ｄｍ2 ）とし、浴温度２５℃で緩や
かに攪拌しながらはんだ組成（Ｐｂ／Ｓｎ）が共晶組成
にほぼ等しい、あるいはＰｂ側またはＳｎ側にわずかに
移行した組成のはんだ合金３２を銅上に６５μｍ析出さ
せ、図６のような構成を得る。
【００４２】 スルホン酸はんだメッキ液 錫イオン（Ｓｎ2+） １２容量％ 鉛イオン（Ｐｂ2+） ３０容量％ 脂肪族スルホン酸 ４１容量％ ノニオン系界面活性剤 ５容量％ カチオン系界面活性剤 ５容量％ イソプロピルアルコール ７容量％ このとき用いる電気メッキ装置としては、例えば図１１
に示す噴流式の電気メッキ装置を用いることができる。
この方式の電気メッキ装置は、ＥＣＣ １９９０ Ｐｒ
ｏｃｅｅｄｉｎｇ ｐｐ４６０−ｐｐ４６９に記載され
ている様に、電流供給は、ウエハ周囲に対してカソード
電極を接触させて行なう。
【００４３】この電気メッキ装置は、図１１に示すよう
に、カップ型のメッキ処理槽を有するメッキ装置本体６
１と、メッキ処理槽の周壁上部に設けられたアノード電
極６７及びカソード電極６６と、メッキ処理槽の下部に
設けられ、アノード電極６７に接続された複数の開孔７
０をもつアノード板６２とを有する。
【００４４】駆動電源に接続されたアノードピン６３、
カソードピン６５を、各々、アノード電極６７、カソー
ド電極６６に接触することにより、所定の電圧が印加さ
れる。メッキに供される基板１は、メッキ処理槽上部
に、アノード板６２と対向して配置され、カソード電極
と接続される。
【００４５】メッキ液は、メッキ処理槽底部の導入口６
８から導入され、アノード板の開孔７０を通ってカソー
ド電極と接続された基板に向かって流れ、基板上でメッ
キ処理が行なわれ、メッキ金属が析出される。その後、
メッキ処理後の廃液は、メッキ処理槽周壁上部に設けら
れた図示しない排出口から排出される。このメッキ処理
において、所望のメッキ金属が析出される基板１上で
は、メッキ液は、基板中心部から周辺部へと放射状に広
がるように流れる。
【００４６】この装置では、電流密度はウエハ周囲が高
い分布を有しており、一般的には、堆積されるメッキ膜
厚はウエハ周辺部が厚くなる傾向がある。しかしなが
ら、本発明では、メッキ装置内を循環してウエハに接触
するメッキ液の噴流流量を最適化することによりウエハ
中央部での膜厚が厚いメッキ膜厚分布を達成することに
成功した。これはカソード電極となるウエハ表面でのイ
オン拡散層厚の分布がメッキ液の噴流流量に依存して変
化することを考慮し、イオン拡散層厚を噴流流量で制御
したためである。従来の噴流流量は５〜８ Ｌ／分に設
定されていたが、本発明では、例えば９〜２０ Ｌ／
分、好ましくは１４ Ｌ／分に設定される。この噴流流
量は、９ Ｌ／分より遅いと、メッキ電極付近でのメッ
キ液の撹拌が不十分となり、ウエハ周辺部のメッキ膜厚
が厚くなる傾向があり、２０ Ｌ／分よりも速いと、撹
拌が強すぎて十分に滞積させることができない傾向があ
る。
【００４７】図１２は、図１１に示す電気メッキ装置を
用いて半導体ウエハ上にはんだを堆積させた場合の膜厚
分布である。図中、グラフ１０１は、噴流流量６ Ｌ／
分、グラフ１０２は、噴流流量２０ Ｌ／分、グラフ１
０３は、噴流流量１４ Ｌ／分、グラフ１０４は、噴流
流量１０ Ｌ／分の場合を示す。従来方法では、グラフ
１０１に示すように、ウエハ中央部の膜厚が小さい分布
を有していたのに対して、本発明による方法では、グラ
フ１０２、１０３、及び１０４に示すように、ウエハ中
央部の膜厚が厚い分布を有している。以上の方法により
バンプ電極材料であるはんだ合金がボンディングパッド
上に連続的にメッキ形成される。
【００４８】次いで、図７に示すように、ウエハ１上の
レジストＡＺ４９０３ ５１をアセトンに浸漬して剥離
除去する。このとき剥離溶液としてはＡＺリムーバー
（ヘキストジャパン社製）を用いることも可能である。
【００４９】その後、Ｃｕ／Ｔｉ層２８及び銅層バンプ
電極が形成されているウエハ１上に例えばメッキレジス
トと同じＡＺ４９０３（ヘキストジャパン社製）または
ＯＦＰＲ−８００（東京応化社製）の粘度調整を行った
溶液をスピンコートし、レジスト被膜５２を形成する。
【００５０】次いで、バンプ電極１００μｍよりも開口
寸法が２μｍ大きい一辺が１０４μｍの開口パターンを
有するガラスマスクを必要位置に位置合わせした後に露
光する。露光は露光エネルギー２０００ｍＪで行い、露
光後１５０℃でウエハをホットプレート上でベークす
る。次いで、ベークしたウエハを現像液に浸漬して現像
する。以上の工程を行うことで、図８に示すようなレジ
スト膜５１が、はんだ３２を有するバンプ電極上に選択
的に形成される。次いで、例えば過硫酸アンモニウム、
硫酸、エタノールから構成される混合溶液、またはクエ
ン酸、過酸化水素水、界面活性剤から構成される混合溶
液で、銅の必要部分をエッチング除去後、アンモニア、
エチレンジアミン４酢酸、過酸化水素水から構成される
混合溶液でチタンの必要部分をエッチング除去して、最
後に被覆したエッチングレジストをアセトンを用いて溶
解除去することにより、図９に示すような半導体ウエハ
を得る。
【００５１】このようにして得られた半導体ウエハはリ
フローにより、図１０に示すような構造となる。
【００５２】以上の工程を行うことにより図１に示す半
導体ウエハ、及び図２に示す様な半導体チップが形成さ
れる。
【００５３】図１に示す半導体ウエハについて、その中
心からの距離に対するバンプ電極の最大高さをｈn 、最
小高さをｈn-1 としたときのバンプ電極高さ比分布ｈn
／ｈn-1 を表すグラフ図を図１３に示す。図１３より、
バンプ電極高さ比は、半導体チップ上でｈn ／ｈn-1 ＝
１とならない一定の範囲で分布していることがわかる。
これは、噴流流量によりカソード拡散層厚が制御されて
いるため、半導体ウエハ上における拡散層濃度分布が半
導体チップサイズでは同一にはならないためである。
【００５４】次いで、フリップチップ実装する半導体チ
ップを半導体ウエハ状態で検査する。図１４は、本発明
の半導体装置のフリップチップ実装の様子を示す図であ
る。このときの検査は、例えば特公平６−８０７０８号
公報に記載されている方法を用いて、図１４に示す様な
状態で行うことができる。
【００５５】検査された半導体ウェハーは半導体チップ
に分割され、図２に示すような所定の範囲のバンプ高さ
を有する半導体装置となる。
【００５６】第２の実施形態 次に、第２の実施形態について示す。
【００５７】第２の実施形態にかかる半導体装置は、例
えば上述の銅メッキ及びスルホン酸はんだメッキ液とし
て、以下の組成を有する溶液を各々用いる以外は、第１
の実施形態と同様にして得られる。
【００５８】 硫酸銅５水和物 ３０オンス／ガロン（３０×２８．３５ｇ／３．７９ｌ＝約２２４ｇ／ｌ） 硫酸 ８オンス／ガロン（８×２８．３５ｇ／３．７９ｌ＝約６０ｇ／ｌ） 塩酸 １５ｐｐｍ ジチオカルバメート−ｓ−プロパンスルホン酸 ４５ｐｐｍ ポリプロピレングリコール（分子量：７００） １５ｐｐｍ ポリエチレンイミンと臭化アリル またはジメチル硫酸との反応生成物 ０．４５ｐｐｍ スルホン酸はんだメッキ液 錫イオン（Ｓｎ2+） １２容量％ 鉛イオン（Ｐｂ2+） ３０容量％ 脂肪族スルホン酸 ６１．５容量％ カチオン系界面活性剤 ７．５容量％ イソプロピルアルコール １０．５容量％ このようにして、図１に示すような半導体ウエハが得ら
れる。この半導体ウエハを第１の実施形態と同様にして
検査し、半導体チップに切り出すことにより図２に示す
ような半導体チップが得られる。
【００５９】第１及び第２の実施形態にかかる半導体チ
ップは、通常の技術を用いて形成された回路配線基板に
搭載することができる。
【００６０】使用される回路配線基板の基板の材質及び
構造等は特に限定されるものではないが、ここでは、ガ
ラスエポキシ基板上に絶縁層と導体層をビルドアップさ
せた方式の、プリント基板ＳＬＣ（Ｓｕｒｆａｃｅ Ｌ
ａｍｉｎａｒ Ｃｉｒｃｕｉｔ）基板を例にとって、本
発明にかかる半導体チップを回路配線基板に搭載する工
程を説明する。
【００６１】この回路配線基板では、半導体チップのバ
ンプ電極に対応する接続端子に、例えば１１０μｍφの
開孔が設けられ、Ｃｕが露出している。基板の端子部分
以外にはソルダレジストが被覆されている。先ず、公知
の技術であるハーフミラーを有して位置合わせを行うフ
リップチップボンダーを用い、半導体チップとこの回路
配線基板との位置合わせを行い、バンプ電極と回路配線
基板の接続端子を電気的、機械的に接触させる。このと
き、回路配線基板は加熱機構を有するステージ上に保持
され、窒素雰囲気中で、Ｐｂ／Ｓｎ＝４０／６０の融点
よりも高い２００℃に予備加熱されている。
【００６２】次に、半導体チップと回路配線基板が接触
された状態で、半導体チップを保持するコレットを、窒
素雰囲気中で、基板を搭載するステージと同じ温度の２
００℃に加熱し、バンプに形成されているはんだを溶融
することで、半導体チップと回路配線基板の電極とを、
電気的、機械的に仮接続させる。
【００６３】最後に、窒素雰囲気を有する２５０℃に加
熱されたリフロー炉中に、半導体チップを搭載した回路
配線基板を通過させることで、電気的、機械的接続を実
現させる。
【００６４】このとき、はんだの表面張力によりセルフ
アライン効果が発生し、マウント時に発生した多少の位
置ずれは修正され、正確な位置にボンディングが可能に
なる。
【００６５】尚、必要に応じてフリップチップ実装した
半導体装置と回路配線基板が作る隙間部分に公知の技術
である樹脂を封止することも可能である。図１５は、半
導体装置と回路配線基板との間に封止樹脂を適用した様
子を示す図である。
【００６６】ここで以上に示してきた半導体装置を評価
したところ以下の結果を得た。
【００６７】図１６は、図１に示すはんだ膜厚分布を有
する半導体ウエハに対してバンプ電極形成を行い，プロ
ーブヘッドで一括プロービングした場合、バンプ電極の
中心からの距離とプロービングが可能であったバンプ電
極高さとの関係を示したものである。５種類の半径を有
する半導体ウエハ５０枚に対して測定を行った。測定結
果から各パラメータを一般化して、半導体ウエハの半径
をＲ、半導体ウエハの曲率半径をｒ、半導体ウエハ中心
から距離ｘの位置にあるバンプ電極高さをｈとした。
【００６８】図から明らかな様に、プロービングが可能
であったバンプ電極は半導体チップの中心から外周部に
向かって段階的に小さくなる分布を示し、ｈ＝Ｒ（Ｒ−
ｘ）／２ｒで表現される線を中心として、０．８Ｒ（Ｒ
−ｘ）／２ｒ≦ｈ≦１．３Ｒ（Ｒ−ｘ）／２ｒの範囲を
有していることを見出だした。従って、バンプ電極高さ
分布を有する半導体ウェハーを用いれば一括プロービン
グが可能となる。
【００６９】また、プロービング後の状態を評価する
と、高さの高いバンプ電極は、はんだの塑性変形により
変形していた。更に、本発明の範囲から外れている高さ
を有するバンプ電極は、塑性変形が発生してもプロービ
ングできないことも解った。
【００７０】また、図１７は、本発明による半導体チッ
プを用いた半導体装置を、回路配線基板にフリップチッ
プ実装した様子を示す図である。すべてのバンプ電極は
同一高さを有していないため、図１７に示す様に接続さ
れたバンプ形状および大きさは同一にはなっていない。
この接続後のバンプ電極形状が相互に異なり、隣接する
バンプ間で短絡を発生しない分布範囲を求めた結果、
０．８＜ｈn ／ｈn-1 ＜１．２の範囲を有することが見
出だされた。
【００７１】図１８は本発明による半導体装置を回路配
線基板にフリップチップ実装した場合の接続率と高さ比
分布ｈn ／ｈn-1 を示したグラフである。バンプ電極高
さをパラメータにしてある。図１８から明らかな様に、
ｈn ／ｈn-1 ＝１の場合を除いた０．８＜ｈn ／ｈn-1
＜１と１＜ｈn ／ｈn-1 ＜１．２の範囲は接続率が１０
０％になることが解った。
【００７２】これは、ｈn ／ｈn-1 ＝１の場合、バンプ
形状が太鼓型になると、バンプ形状がほぼ同一であるこ
とにより、隣接するバンプ間で短絡が発生する傾向があ
るためである。
【００７３】また、ｈn ／ｈn-1 ＜０．８、１．２＜ｈ
n ／ｈn-1 の場合は高さ比分布が大きすぎてバンプ接続
できない電極が現れる傾向がある。
【００７４】更に、本実験とは別に、半導体チップの電
極ピッチと回路配線基板の電極ピッチが±５％異なって
いる半導体チップを回路配線基板上にフリップチップ実
装して、図１８と同様の接続率とバンプ高さ比分布との
関係を求めた。この結果、本発明の高さ比分布の範囲を
有する半導体チップであれば、図１７に示す結果と同様
の結果を示し、接続が１００％可能なことを見出だし
た。これは、体積の大きなバンプ電極と体積の小さなバ
ンプ電極とで、接続形状が図１７に示される様に異なる
ためである。
【００７５】図１９は、１０ｍｍ×１０ｍｍの半導体チ
ップ上にＰｂ／Ｓｎ＝４０／６０のバンプ電極を２５６
個、径１００μｍφで形成し、ＳＬＣ基板上にフリップ
チップ実装した試料の信頼性を評価した結果を示すグラ
フ図である。２５６ピンの中で１箇所でも接続がオープ
ンになった場合を不良にして、縦軸に累積不良率、横軸
に温度サイクルを示した。サンプル数は１０００個、温
度サイクルは条件は（−５５℃（３０分）〜２５℃（５
分）〜１２５℃（３０分）〜２５℃（５分））で行っ
た。
【００７６】図１９から明らかな様に、本発明によるバ
ンプ電極が形成された半導体装置は、従来のバンプ電極
が形成された半導体装置と比較して劣るところは全くな
く、高い信頼性を示すことが解った。これらの結果から
本発明を用いた半導体装置の信頼性は充分であることが
確認された。尚、本発明による半導体装置は樹脂封止を
行なった場合において、特に信頼性が著しく向上するこ
とも確認された。
【００７７】また本発明は、上述の実施形態に限定され
るものではなく、本発明の主旨を逸脱しない範囲で種々
に変更可能である。例えばバリアメタルはＡｕ，Ｗ，Ａ
ｇ，Ａｌ，Ｃｒ，Ｔｉであっても良く、形成するバンプ
電極材料は、例えばＳｂ，Ｉｎ，Ｇａ，Ｇｅなどが混合
されたものであっても良く、その効果は何ら変わるもの
ではない。
【００７８】
【発明の効果】第１の発明によれば、半導体ウェハー上
に形成されるバンプ電極高さ分布が、ウェハー中心部か
ら外周部に対して段階的に小さくなっているため、一括
プロービングが容易に可能である。これにより、従来の
テストヘッドを用いた接続検査が可能となる。
【００７９】また本発明の第２によれば、バンプ電極高
さを、０．８＜ｈn ／ｈn-1 ＜１．２としているため、
隣接するバンプ間での短絡を防止できる。これは体積の
大きなバンプ電極と体積の小さなバンプの接続形状が相
互に異なるためである。
【００８０】さらに、本発明による分布の範囲であれ
ば、アッセンブリするときの圧力が半導体チップ上で均
一分散されるため、一箇所に圧力が集中され半導体チッ
プが破壊される問題を解決でき、信頼性の高い半導体装
置を実現できる。
【図面の簡単な説明】
【図１】 第１の発明の一実施形態を示す該略的な斜視
図。
【図２】 第２の発明の一実施形態を示す該略断面図。
【図３】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図４】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図５】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図６】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図７】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図
【図８】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図９】 本発明に係る半導体装置の製造方法の一実施
形態を示す工程断面図。
【図１０】 本発明に係る半導体装置の製造方法の一実
施形態を示す工程断面図。
【図１１】 本発明に係る半導体装置を製造するための
電気メッキ装置を示す図。
【図１２】 半導体ウエハ上に堆積させたはんだの膜厚
分布を示すグラフ図。
【図１３】 半導体ウエハの中心からの距離と、バンプ
電極の最大と最小の高さの比との関係を示すグラフ図。
【図１４】 本発明の半導体装置のフリップチップ実装
の様子を示す図
【図１５】 半導体装置と回路配線基板との間に封止樹
脂を適用した様子を示す図
【図１６】 バンプ電極の中心からの距離とプロービン
グが可能であったバンプ電極高さとの関係を示す図本発
明に係る半導体装置を用いた実装構造図
【図１７】 本発明による半導体チップを用いた半導体
装置を、回路配線基板にフリップチップ実装した様子を
示す図
【図１８】 フリップチップ実装した場合の接続率と高
さ比分布ｈn ／ｈn- 1 との関係を表すグラフ
【図１９】 フリップチップ実装した場合の信頼性の評
価を表すグラフ図
【図２０】 従来の技術を説明するための図
【図２１】 従来の技術を説明するための図
【符号の説明】
１ 半導体ウェハー ２ 半導体チップ ３ バンプ電極 ４ 半導体ウェハーの半径Ｒ ５ 半導体ウェハーの曲率半径ｒ ６ 半導体ウェハー中心からの距離ｘ ２１ 第１のバンプ電極高さｈ1 ２２ 第２のバンプ電極高さｈ2 ２３ 第１のバンプ電極半径Ｌ1 ２４ 第２のバンプ電極半径Ｌ2 ２５ 回路配線基板 ２６ ソルダーレジスト ２７ 接続用端子 ２８ バリアメタル ２９ ボンディングパッド ３０ パッシベーション膜 ３１ 銅メタル ３２ はんだ ５１ メッキレジスト ５２ エッチングレジスト ５３ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−258128（ＪＰ，Ａ) 特開 平９−139387（ＪＰ，Ａ) 実開 昭56−96631（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウエハ、該半導体ウエハ上に設け
    られた複数のボンディングパッド、及び該ボンディング
    パッド上に形成されたバンプ電極を有し、前記バンプ電
    極の高さが前記半導体ウエハの中心部から外周部方向に
    対して、段階的に小さくなっていることを特徴とする半
    導体装置。
  2. 【請求項２】 前記バンプ電極の高さは、前記半導体ウ
    エハの半径をＲとし、前記半導体ウエハ表面の反りの曲
    率半径をｒとし、前記半導体ウエハの中心から距離ｘに
    配置されるバンプ電極高さをｈとするとき、 ０．８Ｒ（Ｒ−ｘ）／２ｒ≦ｈ≦１．３Ｒ（Ｒ−ｘ）／２ｒ Ｒ＞ｘ で表される式を満足することを特徴とする請求項１に記
    載の半導体装置。
  3. 【請求項３】 半導体チップ、該半導体チップ上に設け
    られた複数のボンディングパッド、及び該ボンディング
    パッド上に形成されたバンプ電極を含む半導体装置であ
    って、隣接する２つのバンプ電極の高さを各々ｈ n-1 、
    ｈ n とするとき、該２つのバンプ電極の高さの比は、
    ０．８＜ｈn ／ｈn-1 ＜１．２、かつｈ n ≠ｈ n-1 の範
    囲内であることを特徴とする半導体装置。
JP33307495A 1995-12-21 1995-12-21 半導体装置 Expired - Lifetime JP3397553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33307495A JP3397553B2 (ja) 1995-12-21 1995-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33307495A JP3397553B2 (ja) 1995-12-21 1995-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH09172020A JPH09172020A (ja) 1997-06-30
JP3397553B2 true JP3397553B2 (ja) 2003-04-14

Family

ID=18261981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33307495A Expired - Lifetime JP3397553B2 (ja) 1995-12-21 1995-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JP3397553B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477011A (en) * 1988-04-18 1989-03-23 Minolta Camera Kk Automatic focusing interchangeable lens camera
JPH09283562A (ja) * 1996-04-18 1997-10-31 Nec Corp 集積回路装置及び基板間の接続方法
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
JP4856410B2 (ja) * 2005-09-14 2012-01-18 ローム株式会社 半導体装置
JP5461342B2 (ja) * 2010-08-23 2014-04-02 京セラＳｌｃテクノロジー株式会社 配線基板
JP5869902B2 (ja) * 2012-02-14 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及びウェハ
CN115394635A (zh) * 2022-09-22 2022-11-25 闻泰通讯股份有限公司 晶圆及其制备方法、掩模版

Also Published As

Publication number Publication date
JPH09172020A (ja) 1997-06-30

Similar Documents

Publication Publication Date Title
US6030512A (en) Device for forming bumps by metal plating
JP3378334B2 (ja) 半導体装置実装構造体
US6130170A (en) Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US9449931B2 (en) Pillar bumps and process for making same
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
JP2624703B2 (ja) バンプの形成方法及びその装置
US5937320A (en) Barrier layers for electroplated SnPb eutectic solder joints
US6936525B2 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
EP2884531A2 (en) Semiconductor structure comprising a silver alloy pillar, redistribution layer or via and method of manufacturing it using a cyanide-based plating bath
JP3397553B2 (ja) 半導体装置
US8877630B1 (en) Semiconductor structure having a silver alloy bump body and manufacturing method thereof
JP4368543B2 (ja) メッキ方法およびメッキ装置
JP3412969B2 (ja) 半導体装置及びその製造方法
JP2002016178A (ja) 半導体装置およびその製造方法
JP3400263B2 (ja) 半導体装置、回路配線基板及び半導体装置実装構造体
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
US20060163058A1 (en) Apparatus for plating a semiconductor wafer and plating solution bath used therein
JP3373752B2 (ja) 半導体装置
JPH09139387A (ja) 半導体装置の電極形成方法
JP2003179183A (ja) 半導体装置およびその製造方法
JPH11163015A (ja) メッキ装置
JPH05267306A (ja) 半導体装置の製造方法
Datta Flip-chip interconnection
JP2000294585A (ja) バンプ構造及びその形成方法
Roshchin et al. Formation of two-component vertical contact structures for mounting integrated-circuit chips

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

EXPY Cancellation because of completion of term