CN115394635A - 晶圆及其制备方法、掩模版 - Google Patents

晶圆及其制备方法、掩模版 Download PDF

Info

Publication number
CN115394635A
CN115394635A CN202211159876.1A CN202211159876A CN115394635A CN 115394635 A CN115394635 A CN 115394635A CN 202211159876 A CN202211159876 A CN 202211159876A CN 115394635 A CN115394635 A CN 115394635A
Authority
CN
China
Prior art keywords
substrate
wafer
metal layer
hole
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211159876.1A
Other languages
English (en)
Inventor
刘时珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wingtech Communication Co Ltd
Original Assignee
Wingtech Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wingtech Communication Co Ltd filed Critical Wingtech Communication Co Ltd
Priority to CN202211159876.1A priority Critical patent/CN115394635A/zh
Publication of CN115394635A publication Critical patent/CN115394635A/zh
Priority to PCT/CN2022/140926 priority patent/WO2024060435A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及显示技术领域，公开了一种晶圆及其制备方法、掩模版，晶圆包括基板、多个芯片以及光阻层，多个所述芯片间隔设于所述基板上，所述光阻层设于所述基板设有所述芯片的一侧，所述光阻层设有多个容纳孔，多个所述容纳孔一一对应连通多个所述芯片的多个接电部，多个所述容纳孔的孔径自所述基板的中心向外周逐渐增大，所述容纳孔内填充有金属层，所述金属层与所述容纳孔对应的所述接电部电性导通。采用本发明的晶圆，位于基板各个位置的金属层的体积较为一致，且体积较大，金属层的导电性能较佳，金属的键合成功率较高。

Description

晶圆及其制备方法、掩模版
技术领域
本发明涉及显示技术领域，尤其涉及一种晶圆及其制备方法、掩模版。
背景技术
相关技术中，晶圆的厚度一般在微米级别，在实际产品生产过程中，当晶圆的基板边缘位置发生翘曲，在基板上形成金属层后，基板上的金属层的厚度将无法保证一致，位于基板边缘位置的金属层的厚度小于位于基板中心位置的金属层的厚度，如此，位于基板边缘位置的金属层的体积较小，金属层的导电性能较差，键合成功率较低。
发明内容
本发明实施例公开了一种晶圆及其制备方法、掩模版，位于基板各个位置的金属层的体积较为一致，且体积较大，金属层的导电性能较佳，金属的键合成功率较高。
第一方面，本发明实施例公开了一种晶圆，包括基板、多个芯片以及光阻层，多个所述芯片间隔设于所述基板上，所述光阻层设于所述基板设有所述芯片的一侧，所述光阻层设有多个容纳孔，多个所述容纳孔一一对应连通多个所述芯片的多个接电部，多个所述容纳孔的孔径自所述基板的中心向外周逐渐增大，所述容纳孔内填充有金属层，所述金属层与所述容纳孔对应的所述接电部电性导通。
作为一种可选的实施方式，在本发明实施例中，所述容纳孔的孔径为d1，7μm≤d1≤8μm。
作为一种可选的实施方式，在本发明实施例中，所述金属层的厚度为t，1μm≤t≤10μm。
作为一种可选的实施方式，在本发明实施例中，各所述容纳孔内的所述金属层的体积相等。
第二方面，本发明实施例公开了一种晶圆的制备方法，所述制备方法包括：
提供基板，所述基板上设有多个芯片；
在所述基板设有所述芯片的一侧形成光阻层；
对所述光阻层进行处理，以使所述光阻层形成多个容纳孔，多个所述容纳孔一一对应连通多个所述芯片的接电部，多个容纳孔的孔径自所述基板的中心向外周逐渐增大；
在所述容纳孔内蒸镀金属层，所述金属层与所述容纳孔对应的所述接电部电性导通。
作为一种可选的实施方式，在本发明实施例中，所述容纳孔的孔径为d1，7μm≤d1≤8μm。
作为一种可选的实施方式，在本发明实施例中，所述金属层的厚度为t，1μm≤t≤10μm。
作为一种可选的实施方式，在本发明实施例中，各所述容纳孔内的所述金属层的体积相等。
作为一种可选的实施方式，在本发明实施例中，所述对所述光阻层进行处理，包括：
采用掩模版对所述光阻层进行曝光，所述掩模版设有多个透光孔，多个所述透光孔的孔径自所述掩模版的中心向外周逐渐增大；
对曝光后的所述光阻层进行显影，以使所述光阻层形成多个所述容纳孔。
作为一种可选的实施方式，在本发明实施例中，所述透光孔的孔径为d2，7μm≤d2≤8μm。
第三方面，本发明实施例公开了一种掩模版，应用于晶圆的制备，所述晶圆具有光阻层，所述掩模版设有多个透光孔，多个所述透光孔的孔径自所述掩模版的中心向外周逐渐增大，所述掩膜版用于对所述光阻层进行曝光。
作为一种可选的实施方式，在本发明实施例中，所述透光孔的孔径为d2，7μm≤d2≤8μm。
与现有技术相比，本发明的实施例至少具有如下有益效果：
本发明实施例中，通过在基板上设置多个芯片，基板设有芯片的一侧设有光阻层，光阻层的多个容纳孔一一对应连通多个芯片的多个接电部，这样，填充于容纳孔内的金属层能够与芯片的接电部电性导通。同时，利用多个容纳孔的孔径自基板的中心向外周逐渐增大，多个金属层的横截面积也随着基板的中心向外周逐渐增大，当基板的边缘存在翘曲时，位于基板边缘的金属层的厚度小于位于基板中心的金属层的厚度，通过较小的厚度匹配较大的横截面积，能够使得基板各个位置的金属层的体积趋向于一致，且体积较大，金属层的导电性能较佳，金属层的键合成功率较高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本技术领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一公开的一种晶圆的结构示意图；
图2是本发明实施例一公开的晶圆(省略光阻层)的基板翘曲的结构示意图；
图3是本发明实施例二公开的一种晶圆的制备方法的流程示意图；
图4是本发明实施例二公开的一种基板的结构示意图；
图5是本发明实施例二公开的一种基板设有光阻层的结构示意图；
图6是本发明实施例二公开的光阻层形成透光孔的结构示意图；
图7是本发明实施例三公开的掩模版的结构示意图。
主要附图标记说明
100、晶圆；10、基板；11、芯片；11a、接电部；12、光阻层；12a、容纳孔；13、金属层；300、掩模版；30、透光孔；d1、容纳孔的孔径；d2、透光孔的孔径；t、金属层的厚度。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”等主要是用于区分不同的装置、元件或组成部分(具体的种类和构造可能相同也可能不同)，并非用于表明或暗示所指示装置、元件或组成部分的相对重要性和数量。除非另有说明，“多个”的含义为两个或两个以上。
本发明公开了一种晶圆及其制备方法、掩模版，位于基板各个位置的金属层的体积较为一致，且体积较大，金属层的导电性能较佳，金属的键合成功率较高。
实施例一
请参阅图1，为本发明实施例一提供的一种晶圆100的结构示意图，晶圆100包括基板10、多个芯片11以及光阻层12，多个芯片11间隔设于基板10上，光阻层12设于基板10设有芯片11的一侧，光阻层12设有多个容纳孔12a，多个容纳孔12a一一对应连通多个芯片11的多个接电部11a，多个容纳孔12a的孔径自基板10的中心向外周逐渐增大，容纳孔12a内填充有金属层13，金属层13与容纳孔12a对应的接电部11a电性导通。
本实施例通过在基板10上设置多个芯片11，基板10设有芯片11的一侧设有光阻层12，光阻层12的多个容纳孔12a一一对应连通多个芯片11的多个接电部11a，这样，填充于容纳孔12a内的金属层13能够与芯片11的接电部11a电性导通。同时，利用多个容纳孔12a的孔径自基板10的中心向外周逐渐增大，多个金属层13的横截面积也随着基板10的中心向外周逐渐增大，当基板10的边缘存在翘曲时，位于基板10边缘的金属层13的厚度小于位于基板10中心的金属层13的厚度，通过较小的厚度匹配较大的横截面积，能够使得基板10各个位置的金属层13的体积趋向于一致，且体积较大，金属层13的导电性能较佳，金属层13的键合成功率较高。
其中，基板10的材质可包括硅、石英玻璃、蓝宝石、锗、砷化镓、磷化铟、氮化镓等，多个芯片11在基板10上呈矩阵分布或以基板10的中心为圆心呈环形阵列分布，本实施例对此不作具体限定，可根据实际情况进行选择。
如图2所示，图2示出了部分晶圆100(省略光阻层12)的基板10发生翘曲时的示意图。其中，x1表示位于晶圆100中心的金属层13的宽度，h1表示位于晶圆100中心的金属层13的高度，x2表示与晶圆100中心相距L的金属层13的宽度，h2表示与晶圆100中心相距L的金属层13的高度，且h1＝h2，θ表示基板10翘曲。为了使得各个位置的金属层13的体积相同，根据体积公式计算，则应当满足以下条件：x1h1＝x2h2(h1-Ltanθ)。由此，距离晶圆100中心L的金属层13的宽度相比位于晶圆100中心的金属层的宽度应当增大△x＝x2-x1＝x1[1/(h1-Ltanθ)-1]。如图所示，图2中未示出光阻层12，但金属层13的宽度与高度可等同于金属层13对应设置的光阻层12的容纳孔12a的孔径和深度。因此，光阻层12的容纳孔12a的孔径的增大可参照△x，相对应为距离晶圆100中心L的容纳孔12a的孔径相比位于晶圆100中心的容纳孔12a的孔径增大△x。
一些实施例中，容纳孔12a的孔径为d1，7μm≤d1≤8μm。若容纳孔12a的孔径d1小于7μm，容纳孔12a的孔径较小，此时，容纳孔12a填充的金属层13的横截面积较小，金属层13的有效接触面积较小，金属层13的电性连接的强度较差。若容纳孔12a的孔径d1大于8μm，容纳孔12a的孔径较大，此时，相邻两个容纳孔12a之间的间隔距离较小，相邻两个容纳孔12a内的金属层13容易发生接触而导致晶圆100短路。因此，容纳孔12a的孔径d1可为7μm≤d1≤8μm，晶圆100的电性连接的强度较佳，且能够避免晶圆100短路的情况发生。且容纳孔12a的孔径d1可为7μm、7.2μm、7.4μm、7.6μm、7.8μm、8μm等，本实施例对此不作具体限定。
示例性地，金属层13的厚度为t，1μm≤t≤10μm。若金属层13的厚度t小于1μm，则金属层13的厚度较小，金属层13的电性连接效果较差且连接强度较低。若金属层13的厚度t大于10μm，则金属层13的厚度较大，在其厚度已满足电性连接效果和连接强度的情况下，将导致晶圆100的整体厚度较大。因此，若金属层13的厚度t可为1μm≤d≤10μm，容纳孔12a填充的金属层13的电性连接效果较佳，连接强度较高，晶圆100的整体厚度较小。
可选地，各容纳孔12a内的金属层13的体积相等。这样，基板10各位置的金属层13的导电性能相同且较佳，键合成功率相同且较高。
本发明实施例一提供了一种晶圆100，通过在基板10上设置多个芯片11，基板10设有芯片11的一侧设有光阻层12，光阻层12的多个容纳孔12a一一对应连通多个芯片11的多个接电部11a，这样，填充于容纳孔12a内的金属层13能够与芯片11的接电部11a电性导通。同时，利用多个容纳孔12a的孔径自基板10的中心向外周逐渐增大，多个金属层13的横截面积也随着基板10的中心向外周逐渐增大，当基板10的边缘存在翘曲时，位于基板10边缘的金属层13的厚度小于位于基板10中心的金属层13的厚度，通过较小的厚度匹配较大的横截面积，能够使得基板10各个位置的金属层13的体积趋向于一致，且体积较大，金属层13的导电性能较佳，金属层13的键合成功率较高。
实施例二
请参阅图3，为本发明实施例二提供的一种晶圆100的制备方法的流程示意图，晶圆100的结构可参阅图1所示，该制备方法包括以下步骤：
201、提供基板10，基板10设有多个芯片11。
如图4所示，其中，基板10的材质可包括硅、石英玻璃、蓝宝石、锗、砷化镓、磷化铟、氮化镓等，本实施例对此不作具体限定，可根据实际情况进行选择。芯片11可为MicroLED(Light-emitting Diode，发光二极管)芯片11。
202、在基板10设有芯片11的一侧形成光阻层12。
如图5所示，其中，光阻层12可采用整面的方式形成于基板10，即，光阻层12包裹芯片11。
203、对光阻层12进行处理，以使光阻层12形成多个容纳孔12a，多个容纳孔12a一一对应连通多个芯片11的接电部11a，多个容纳孔12a的孔径自基板10的中心向外周逐渐增大。
如图6所示，图6示出了光阻层12形成多个容纳孔12a。
示例性地，步骤203可包括：采用掩模版300对光阻层12进行曝光，掩模版300设有多个透光孔30，多个透光孔30的孔径自掩模版300的中心向外周逐渐增大，对曝光后的光阻层12进行显影，以使光阻层12形成多个容纳孔12a。
这样，通过掩模版300的多个透光孔30的设计，多个透光孔30一一对应形成光阻层12的多个容纳孔12a，使得多个容纳孔12a的孔径自基板10的中心向外周逐渐增大，而当基板10存在边缘翘时，光阻层12的厚度自基板10的中心向外周逐渐减小，两者相结合，使得容纳孔12a的容积趋向于相同。则在容纳孔12a内填充金属层13后，各个容纳孔12a内的金属层13的体积较为一致，且体积较大，金属层13的导电性能较佳，金属的键合成功率较高。
示例性地，透光孔30的孔径为d2，7μm≤d2≤8μm。这样，由于容纳孔12a的孔径取决于透光孔30的孔径，则容纳孔12a的孔径d1与透光孔30的孔径d2相等。若透光孔30的孔径d2小于7μm，则容纳孔12a的孔径d1小于7μm，容纳孔12a的孔径较小，此时，容纳孔12a填充的金属层13的横截面积较小，金属层13的有效接触面积较小，金属层13的电性连接的强度较差。若透光孔30的孔径d2大于8μm，则容纳孔12a的孔径d1大于8μm，容纳孔12a的孔径较大，此时，相邻两个容纳孔12a之间的间隔距离较小，相邻两个容纳孔12a内的金属层13容易发生接触而导致晶圆100短路。因此，透光孔30的孔径为d2可为7μm≤d2≤8μm，制备的晶圆100的电性连接的强度较佳，且能够避免晶圆100短路的情况发生。且透光孔30的孔径d2可为7μm、7.2μm、7.4μm、7.6μm、7.8μm、8μm等，本实施例对此不作具体限定。
示例性地，金属层13的厚度为t，1μm≤t≤10μm。若金属层13的厚度t小于1μm，则金属层13的厚度较小，金属层13的电性连接效果较差且连接强度较低。若金属层13的厚度t大于10μm，则金属层13的厚度较大，在其厚度已满足电性连接效果和连接强度的情况下，将导致晶圆100的整体厚度较大。因此，若金属层13的厚度t可为1μm≤d≤10μm，容纳孔12a填充的金属层13的电性连接效果较佳，连接强度较高，晶圆100的整体厚度较小。
可选地，多个容纳孔12a的容积相同。这样，当容纳孔12a内填充有金属层13时，基板10各位置的金属层13的导电性能相同且较佳，键合成功率相同且较高。
204、在容纳孔12a内蒸镀金属层13，金属层13与容纳孔12a对应的接电部11a电性导通。
如图6所示，图6示出了容纳孔12a内填充有金属层13。
本发明实施例二提供了一种晶圆100的制备方法，采用该制备方法制备的晶圆100，位于基板10各个位置的金属层13的体积较为一致，且体积较大，金属层13的导电性能较佳，金属的键合成功率较高。
实施例三
请参阅图7，为本发明实施例三提供的一种掩模版300的结构示意图。掩模版300应用于晶圆的制备，晶圆具有光阻层，掩模版300设有多个透光孔30，多个透光孔30的孔径自掩模版300的中心向外周逐渐增大，掩膜版用于对光阻层进行曝光。
本实施例通过掩模版300设置多个透光孔30，多个透光孔30的孔径自掩模版300的中心向外周逐渐增大，利用掩模版300制备晶圆时，对晶圆的光阻层进行曝光、显影后，能够形成与多个透光孔30的孔径相匹配的容纳孔，即，光阻层的多个容纳孔的孔径自晶圆的中心向外周逐渐增大，而当晶圆存在边缘翘时，光阻层的厚度自晶圆的中心向外周逐渐减小，两者相结合，使得容纳孔的容积趋向于相同。则在容纳孔内填充金属层后，各个容纳孔内的金属层的体积较为一致，且体积较大，金属层的导电性能较佳，金属层的键合成功率较高。
示例性地，透光孔30的孔径为d2，7μm≤d2≤8μm。若透光孔30的孔径d2小于7μm，则采用该掩模版300制备的晶圆的光阻层的容纳孔的孔径较小，容纳孔填充的金属层的横截面积较小，则金属层的有效接触面积较小，金属层的电性连接的强度较差。若透光孔30的孔径d2大于8μm，则采用该掩模版300制备的晶圆的光阻层的容纳孔的孔径较大，相邻两个容纳孔之间的间隔距离较小，相邻两个容纳孔内的金属层容易发生接触而导致晶圆短路。因此，透光孔30的孔径为d2可为7μm≤d2≤8μm，采用该掩模版300制备的晶圆的电性连接的强度较佳，且能够避免晶圆短路的情况发生。且透光孔30的孔径d2可为7μm、7.2μm、7.4μm、7.6μm、7.8μm、8μm等，本实施例对此不作具体限定。
本发明实施例三提供了一种掩模版300，采用该掩模版300制备的晶圆的边缘位置镀设的金属层的体积与中心位置镀设的金属层的体积较为一致，且体积较大，金属层的导电性能较佳，金属的键合成功率较高。
以上对本发明施例公开的一种晶圆及其制备方法、掩模版进行了详细的介绍，本文应用了个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的一种晶圆及其制备方法、掩模版与其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种晶圆，其特征在于，包括：
基板；
多个芯片，多个所述芯片间隔设于所述基板上；以及
光阻层，所述光阻层设于所述基板设有所述芯片的一侧，所述光阻层设有多个容纳孔，多个所述容纳孔一一对应连通多个所述芯片的多个接电部，多个所述容纳孔的孔径自所述基板的中心向外周逐渐增大，所述容纳孔内填充有金属层，所述金属层与所述容纳孔对应的所述接电部电性导通。
2.根据权利要求1所述的晶圆，其特征在于，所述容纳孔的孔径为d1，7μm≤d1≤8μm。
3.根据权利要求1所述的晶圆，其特征在于，所述金属层的厚度为t，1μm≤t≤10μm。
4.根据权利要求1所述的晶圆，其特征在于，各所述容纳孔内的所述金属层的体积相等。
5.一种晶圆的制备方法，其特征在于，包括：
提供基板，所述基板上设有多个芯片；
在所述基板设有所述芯片的一侧形成光阻层；
对所述光阻层进行处理，以使所述光阻层形成多个容纳孔，多个所述容纳孔一一对应连通多个所述芯片的接电部，多个容纳孔的孔径自所述基板的中心向外周逐渐增大；
在所述容纳孔内蒸镀金属层，所述金属层与所述容纳孔对应的所述接电部电性导通。
6.根据权利要求5所述的制备方法，其特征在于，所述容纳孔的孔径为d1，7μm≤d1≤8μm。
7.根据权利要求5所述的制备方法，其特征在于，所述金属层的厚度为t，1μm≤t≤10μm。
8.根据权利要求5所述的制备方法，其特征在于，各所述容纳孔内的所述金属层的体积相等。
9.根据权利要求5所述的制备方法，其特征在于，所述对所述光阻层进行处理，包括：
采用掩模版对所述光阻层进行曝光，所述掩模版设有多个透光孔，多个所述透光孔的孔径自所述掩模版的中心向外周逐渐增大；
对曝光后的所述光阻层进行显影，以使所述光阻层形成多个所述容纳孔。
10.根据权利要求9所述的制备方法，其特征在于，所述透光孔的孔径为d2，7μm≤d2≤8μm。
11.一种掩模版，其特征在于，应用于晶圆的制备，所述晶圆具有光阻层，所述掩模版设有多个透光孔，多个所述透光孔的孔径自所述掩模版的中心向外周逐渐增大，所述掩膜版用于对所述光阻层进行曝光。
12.根据权利要求11所述的掩模版，其特征在于，所述透光孔的孔径为d2，7μm≤d2≤8μm。
CN202211159876.1A 2022-09-22 2022-09-22 晶圆及其制备方法、掩模版 Pending CN115394635A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211159876.1A CN115394635A (zh) 2022-09-22 2022-09-22 晶圆及其制备方法、掩模版
PCT/CN2022/140926 WO2024060435A1 (zh) 2022-09-22 2022-12-22 晶圆及其制备方法、掩模版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211159876.1A CN115394635A (zh) 2022-09-22 2022-09-22 晶圆及其制备方法、掩模版

Publications (1)

Publication Number Publication Date
CN115394635A true CN115394635A (zh) 2022-11-25

Family

ID=84125761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211159876.1A Pending CN115394635A (zh) 2022-09-22 2022-09-22 晶圆及其制备方法、掩模版

Country Status (2)

Country Link
CN (1) CN115394635A (zh)
WO (1) WO2024060435A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060435A1 (zh) * 2022-09-22 2024-03-28 上海闻泰电子科技有限公司 晶圆及其制备方法、掩模版

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3397553B2 (ja) * 1995-12-21 2003-04-14 株式会社東芝 半導体装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
CN104280942B (zh) * 2014-10-31 2017-07-04 合肥京东方光电科技有限公司 一种掩模板
US20180040855A1 (en) * 2016-08-04 2018-02-08 Hon Hai Precision Industry Co., Ltd. Deposition mask for making oled display panel
CN108508695B (zh) * 2018-03-09 2020-10-02 深圳市华星光电半导体显示技术有限公司 掩膜板、阵列基板、显示器及阵列基板的制备方法
CN113921555B (zh) * 2021-09-30 2023-10-17 深圳市华星光电半导体显示技术有限公司 发光基板的制作方法及发光基板
CN115394635A (zh) * 2022-09-22 2022-11-25 闻泰通讯股份有限公司 晶圆及其制备方法、掩模版

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060435A1 (zh) * 2022-09-22 2024-03-28 上海闻泰电子科技有限公司 晶圆及其制备方法、掩模版

Also Published As

Publication number Publication date
WO2024060435A1 (zh) 2024-03-28

Similar Documents

Publication Publication Date Title
US7626211B2 (en) LED reflecting plate and LED device
CN105977232B (zh) 在基板中安装器件的方法、安装有器件的基板结构和电子装置
US8766281B2 (en) Light emitting diode chip, and methods for manufacturing and packaging the same
JP5193503B2 (ja) 貫通電極付き基板及びその製造方法
CN103403890A (zh) 发光器件、发光模块以及用于制造发光器件的方法
US20090273004A1 (en) Chip package structure and method of making the same
CN102405524A (zh) 集成电路微模块
US7393720B2 (en) Method for fabricating electrical interconnect structure
CN111554648B (zh) 管芯封装以及形成管芯封装的方法
CN115394635A (zh) 晶圆及其制备方法、掩模版
KR102581870B1 (ko) 구형 플립 칩 마이크로 led 및 그 제조 방법, 디스플레이 패널
US20080123344A1 (en) Light emitting device housing and a manufacturing method thereof, and light emitting apparatus using the same
KR20090010445A (ko) 발광 소자 패키지 및 그 제조방법
WO2008007617A1 (fr) Structure de connexion d'électrodes de puce semi-conductrice, élément conducteur, et dispositive à semi-conducteurs et son procédé de fabrication
KR100422028B1 (ko) 발광 다이오드 어레이 및 그 형성 방법
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
KR20210005433A (ko) 관통 홀을 포함하는 반도체 패키지 및 이의 제조 방법
JP2016213417A (ja) 半導体発光装置
JP2007027638A (ja) 発光装置
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
TWI739142B (zh) 半導體封裝結構及其製造方法
CN101599472B (zh) 达成正面电性导通的无基板半导体封装结构及其制作方法
KR20220082755A (ko) 입체 패키징을 구현하는 기판 제작 방법
US8845909B2 (en) Process of fabricating heat dissipation substrate
CN113571619B (zh) 显示面板、显示装置及显示面板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination