JP2002261183A - 配線基板、半導体装置、及びその製造方法 - Google Patents

配線基板、半導体装置、及びその製造方法

Info

Publication number
JP2002261183A
JP2002261183A JP2001047554A JP2001047554A JP2002261183A JP 2002261183 A JP2002261183 A JP 2002261183A JP 2001047554 A JP2001047554 A JP 2001047554A JP 2001047554 A JP2001047554 A JP 2001047554A JP 2002261183 A JP2002261183 A JP 2002261183A
Authority
JP
Japan
Prior art keywords
connection terminal
wiring
thin film
film layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001047554A
Other languages
English (en)
Inventor
Yukio Suzuki
幸雄 鈴木
Tatsuya Otaka
達也 大高
Hiroshi Sugimoto
洋 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001047554A priority Critical patent/JP2002261183A/ja
Publication of JP2002261183A publication Critical patent/JP2002261183A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】配線基板上の配線上に形成される突起導体(バ
ンプ)の位置の精度を向上させる。 【解決手段】テープ状の絶縁性基材の一主面に配線が設
けられ、前記絶縁性基材の配線が形成された面と対向す
る主面に、スルーホール配線により前記配線と電気的に
接続される外部接続端子が設けられた配線基板におい
て、前記配線には、半導体チップの外部電極と接続され
る第1接続端子、前記スルーホール配線により前記外部
接続端子と接続される第2接続端子、及びそれらの中間
のスプリング部が設けられており、前記配線の少なくと
も前記第1接続端子の表面に接合性のよい金属薄膜層が
設けられ、前記第1接続端子上に前記薄膜層を介して突
起導体が設けられている配線基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板、半導体
装置、及びその製造方法に関し、特に、配線基板上に半
導体チップをフリップチップ接合し、前記配線基板上の
配線を部分的に浮かせた半導体装置に適用して有効な技
術に関するものである。
【0002】
【従来の技術】従来、絶縁性基材上に配線を形成した配
線基板に半導体チップを搭載した半導体装置には、半導
体チップの回路形成面、言い換えると外部電極が形成さ
れた面を配線基板と向かい合わせてフリップチップ接合
させた半導体装置がある。
【0003】前記半導体チップをフリップチップ接合さ
せた半導体装置では、一般に、前記配線基板に設けられ
た配線と前記半導体チップの外部電極を向かい合わせ
て、はんだバンプ等の突起導体により前記外部電極と前
記配線とを接続している。また、前記配線の一端は、前
記絶縁性基材に設けられたスルーホール配線により前記
配線が形成された面と対向する面に設けられる外部接続
端子と接続されている。前記外部接続端子はマザーボー
ド等の実装基板や外部装置と接続される端子であり、例
えば、前記外部接続端子にPb−Sn系はんだ等のボー
ル端子を接続するとBGA(Ball Grid Array )型の半
導体装置になる。
【0004】また、前記半導体装置では、前記配線基板
と前記半導体チップの熱膨張係数が異なるため、前記半
導体装置の製造工程や使用中の半導体チップからの発熱
などにより前記配線基板及び前記半導体チップに反りが
生じる。前記半導体チップをフリップチップ接合させた
半導体装置の場合、前記配線基板及び前記半導体チップ
の反り(変形)による応力は、前記配線と前記半導体チ
ップの外部電極との接続部(接合部)に集中するため、
この応力を十分に緩和できないと、前記接続部で剥れや
断線が生じて接続不良となってしまう。そのため、前記
半導体チップをフリップチップ接合させた半導体装置で
は、前記配線基板と前記半導体チップの間に絶縁性の弾
性体(エラストマ)を設けて前記配線基板及び半導体チ
ップの反りによる応力を緩和している。
【0005】また、近年では、図21に示すように、前
記絶縁性基材1上に設けられた配線2の第1接続端子2
01及びスプリング部203を前記絶縁性基材1から剥
して浮かせた状態にして、前記第1接続端子201と半
導体チップ4の外部電極401とをはんだバンプ等の突
起導体5により接続し、前記絶縁性基材1と半導体チッ
プ4との間を封止絶縁体6で封止した半導体装置も提案
されている。
【0006】図21に示した半導体装置の、前記配線2
の第2接続端子202は、図22に示すように、接着層
8Aにより前記絶縁性基材1と接着されている。また、
前記第2接続端子202部分の前記絶縁性基材1にはス
ルーホール101が設けられており、前記スルーホール
101に沿って形成されたスルーホール配線(スルーホ
ールめっき)9により、前記絶縁性基材1の配線形成面
と対向する面に設けられた外部接続端子3と電気的に接
続されている。ここで、図22は、図21のJ−J’線
での模式断面図を示している。
【0007】また、前記絶縁性基材1の前記外部接続端
子3が形成された面には、前記外部接続端子3の所定位
置が開口するようにソルダーレジスト等の保護膜10が
設けられている。前記外部接続端子3には、例えば、図
22に示すように、前記保護膜10の開口部に設けられ
た錫めっき層11を介して、Pb−Sn系はんだ等のボ
ール端子7が接続されている。
【0008】図21及び図22に示したような、前記第
1接続端子201及びスプリング部203を前記絶縁性
基材1(配線基板)から浮かせた半導体装置では、前記
スプリング部203が比較的自由に動き、柔軟性がある
ため、前記絶縁性基材1(配線基板)と半導体チップ4
との間に封止絶縁体(エラストマ)6を設けただけの場
合に比べて、前記第1接続端子201と前記半導体チッ
プ4の外部電極401の接続部(接合部)にかかる応力
を前記スプリング部203に逃がして緩和しやすくなり
接続信頼性が向上する。また、前記スプリング部203
に柔軟性があるため、外部からの機械的な振動等に対し
ても接続信頼性の強い半導体装置を得ることができる。
【0009】前記第1接続端子201及びスプリング部
203を浮かせた半導体装置に用いられる配線基板は、
図23、及び図23のK−K’線での断面図である図2
4(a)に示すように、半導体チップ4の外部電極40
1と接続される第1接続端子201、前記スルーホール
配線9により前記外部接続端子3と接続される第2接続
端子202、及びそれらの中間のスプリング部203を
有する配線2が、接着層8Aを介して前記絶縁性基材1
上に設けられており、前記第1接続端子201上にはは
んだ等の突起導体(はんだバンプ)5’が設けられてい
る。
【0010】また、前記第2接続端子202は、図24
(a)に示すように、前記絶縁性基材1に設けられたス
ルーホール101に沿って形成されたスルーホール配線
9により、前記絶縁性基材1の配線形成面と対向する面
に接着層8Bにより接着された外部接続端子3と電気的
に接続されている。また、前記絶縁性基材1及び前記接
着層8Aの、前記第1接続端子201及び前記スプリン
グ部203の周辺は、図24(a)、及び図23のL−
L’線での断面図である図24(b)に示すように、凹
型に削られており、凹型に削られた絶縁性基材1の端面
102は、前記第1接続端子201及び前記スプリング
部203の下面まで達している。
【0011】図21及び図22に示したような、前記第
1接続端子201及び前記スプリング部203を前記絶
縁性基材1から浮かせた半導体装置の製造方法を簡単に
説明すると、まず、図25(a)及び図25(b)に示
すように、前記絶縁性基材1の第1主面上に接着層8B
を介して外部接続端子3が形成され、前記絶縁性基材の
第2主面上に接着層8Aを介して図23に示したような
配線2が形成され、前記配線2の第1接続端子201上
に前記突起導体5’が形成され、前記配線2の第2接続
端子202と前記外部接続端子3が、前記絶縁性基材1
に形成されたスルーホール101に沿って形成されたス
ルーホール配線9により電気的に接続され、前記外部接
続端子3の所定位置が露出するように保護膜10を形成
され、前記外部接続端子3の露出面にSnめっき層11
が形成された配線基板を形成する。
【0012】前記図25(a)及び図25(b)に示し
た配線基板は、例えば、以下のような方法で製造され
る。まず、ポリイミドテープなどの絶縁性基材1の第1
主面上、及び第1主面と対向する第2主面上に、銅箔な
どの導電性薄膜を前記接着層8A,8Bにより接着して
導電性薄膜層が2層のテープ材料(両面銅箔付きテープ
材料)を形成する。
【0013】次に、前記絶縁性基材1の第1主面上の接
着層、言い換えると、図25(a)に示した接着層8B
により接着された導電性薄膜層をエッチングして外部接
続端子3を形成する。次に、前記外部接続端子3の所定
位置にレーザ等でスルーホール101を形成し、前記ス
ルーホール101の側壁に沿ってスルーホール配線9を
形成する。
【0014】次に、前記絶縁性基材1の外部接続端子3
が形成された面と対向する第2主面、言い換えると、図
25(a)に示した接着層8Aにより接着された導電性
薄膜層を、例えば、アディティブめっき法などを用い
て、図23に示したような、半導体チップ4の外部電極
401と接続される第1接続端子201、前記スルーホ
ール配線9により前記外部接続端子3と接続される第2
接続端子202、及びそれらの中間のスプリング部20
3を有する配線2を形成する。
【0015】次に、前記絶縁性基材1の前記外部接続端
子3が形成された面(第1主面)に、前記外部接続端子
3の所定位置が露出するようにソルダーレジスト等の保
護膜10を形成し、前記外部接続端子3の露出面に、例
えば、無電解めっき法を用いて錫めっき層11を形成す
る。
【0016】その後、図23及び図25(a)に示すよ
うに、前記第1接続端子201上に、はんだ等により突
起導体(はんだバンプ)5’を形成する。このとき、前
記はんだバンプ5’は、例えば、スクリーン版などを用
いて前記第1接続端子201上にはんだペーストを印刷
し、前記はんだペーストを加熱、溶融させてボール状に
成形することにより形成される。
【0017】以上のような手順で形成した、図25
(a)及び図25(b)に示したような配線基板では、
前記配線2と前記絶縁性基材1を接着する接着層8Aの
接着強度が高いため、前記第1接続端子201及び前記
スプリング部203を前記絶縁性基材1(接着層8A)
から剥離するのが難しい。そのため、例えば、図26
(a)及び図26(b)に示すように、前記第2接続端
子202上を覆うようなマスク12を前記絶縁性基材1
の配線形成面上に配置してプラズマ13を照射し、前記
接着層8A及び前記絶縁性基材1を部分的にエッチング
する。このとき、前記絶縁性基材1のエッチング端面1
02が、前記第1接続端子201及び前記スプリング部
203の下面側へ広がり、前記第1接続端子201と前
記スプリング部203は、図26(a)及び図26
(b)に示したように、前記絶縁性基材1(接着層8
A)と部分的に接着された状態になる。このように、前
記第1接続端子201及び前記スプリング部203の下
面(接着界面)の絶縁性基材1をエッチングして削るこ
とにより、前記第1接続端子201及び前記スプリング
部203と、前記絶縁性基材1(接着層8A)との接着
面積が小さくなり、接着強度が弱くなる。
【0018】図26(a)及び図26(b)に示したよ
うに、前記第1接続端子201及び前記スプリング部2
03の下部の前記絶縁性基材1(接着層8A)をエッチ
ングして接着強度を低下させた後、前記絶縁性基材1
(配線基板)上の配線2の第1接続端子201と半導体
チップ4の外部電極401が向かい合うように配置し、
図27に示すように、前記外部電極401と前記第1接
続端子201を前記はんだバンプ5’により接続(接
合)する。次に、前記絶縁性基材1(配線基板)を固定
したまま前記半導体チップ4を所定の方向に所定の高さ
だけ引き上げる。このとき、前記第1接続端子201及
び前記スプリング部203は、部分的に前記絶縁性基材
1(接着層8A)と接着されている状態なので、前記第
1接続端子201が前記絶縁性基材1(接着層8A)か
ら容易に剥れる。前記第1接続端子201が前記絶縁性
基材1(接着層8A)から剥れると、前記スプリング部
203は連続的に剥がれていき、前記第1接続端子20
1及び前記スプリング部203が前記絶縁性基材1から
浮いた状態になる。またこのとき、前記第2接続端子2
02は前記接着層8A及び前記スルーホール配線9によ
り前記絶縁性基材1に固定されているため剥れない。こ
の状態で前記絶縁性基材1(配線基板)と前記半導体チ
ップ4の間に液状の封止絶縁体(エラストマ)6を注入
し、加熱、硬化させる。
【0019】その後、前記外部接続端子3にSnめっき
層11を介して、例えば、Pb−Sn系はんだ等のボー
ル端子7を接続し、前記絶縁性基材1(配線基板)を所
定の形状に切断すると、図21及び図22に示したよう
な半導体装置を得ることができる。
【0020】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、前記半導体装置の小型化にともない、前
記配線基板上の配線を微細化させたときに、前記第1接
続端子201の面積が狭くなり、前記第1接続端子20
1上に形成する突起導体5’の直径も小さくなる。その
ため、前記第1接続端子201上に、例えば、直径約6
0μmの突起導体(はんだバンプ)5’を形成するとき
に、印刷用のスクリーン版等を用いて前記第1接続端子
201上にはんだペーストを印刷しようとすると、前記
スクリーン版に設けられた穴と前記第1接続端子201
の位置合わせが難しいという問題があった。
【0021】前記はんだペーストを前記第1接続端子2
01上に印刷するときに、印刷した前記はんだペースト
に位置ずれが生じると、前記はんだペーストを加熱した
ときに、前記第1接続端子201上の所定位置にバンプ
5’が形成できないことがある。これは、前記配線2の
材料として主に用いられている銅のはんだ濡れ性が低い
ためで、はんだペーストの位置がずれると、前記はんだ
ペーストが溶融したときに、前記銅(第1接続端子20
1)の表面に広がりにくく、溶融したはんだの表面張力
により印刷された位置の周辺で球状になってしまうため
である。前記はんだバンプ5’が所定位置に形成されて
いない場合、前記半導体チップ4をフリップチップ接続
するときに、前記半導体チップ4の外部電極401と前
記突起導体(はんだバンプ)5’の位置が揃わずに接続
不良になるという問題があった。
【0022】また、半導体装置の小型化により、前記第
1接続端子201上に形成する前記突起導体(はんだバ
ンプ)5’の直径が小さくなると、はんだペーストを印
刷する際に使用する前記スクリーン版に設けられる穴の
直径も小さくなる。このとき、前記はんだペーストの粒
子が粗いと前記スクリーン版の穴に、前記はんだペース
トを均一に刷り込めずに、形成された前記はんだバンプ
5’の大きさが不均一になる。また、場合によっては前
記はんだペーストが印刷されず、前記はんだバンプ5’
が形成されない可能性がある。前記第1接続端子201
上に形成した前記はんだバンプ5’の形状が不均一であ
ると、前記第1接続端子201と前記半導体チップ4の
外部電極401を接続したときに十分な接続強度が得ら
れない、あるいは接続されないといった接続不良、また
は接続信頼性が低下するという問題があった。
【0023】本発明の目的は、配線基板上の配線上に形
成される突起導体(バンプ)の位置の精度を向上させる
ことが可能な技術を提供することにある。
【0024】本発明の他の目的は、配線基板上の配線上
に形成される突起導体(バンプ)の形状を均一にするこ
とが可能な技術を提供することにある。
【0025】本発明の他の目的は、配線基板上に半導体
チップをフリップチップ接合させた半導体装置におい
て、配線と半導体チップの外部電極の接続信頼性を向上
させることが可能な技術を提供することにある。
【0026】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【0027】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
【0028】(1)テープ状の絶縁性基材の一主面に配
線が設けられ、前記絶縁性基材の配線が形成された面と
対向する主面に、スルーホール配線により前記配線と電
気的に接続される外部接続端子が設けられた配線基板に
おいて、前記配線には、半導体チップの外部電極と接続
される第1接続端子、前記スルーホール配線により前記
外部接続端子と接続される第2接続端子、及びそれらの
中間のスプリング部が設けられており、前記配線の少な
くとも前記第1接続端子の表面に接合性のよい金属薄膜
層が設けられ、前記第1接続端子上に前記薄膜層を介し
て突起導体が設けられている配線基板である。
【0029】前記(1)の手段によれば、半導体チップ
の外部電極と接続される第1接続端子上にはんだ濡れ性
のよい前記薄膜層を形成することにより、前記突起導体
として、例えば、前記第1接続端子上にはんだペースト
を塗布し、加熱してはんだバンプを形成する際に、溶融
した前記はんだが前記第1接続端子上に広がりやすく、
前記第1接続端子上の所定位置に前記はんだバンプを形
成することができるとともに、前記はんだバンプと前記
第1接続端子の接続性がよくなる。このとき、前記薄膜
層は、少なくとも前記第1接続端子上に設けられておれ
ばよいので、前記配線の全面に一括してめっきを形成す
るといった方法により容易に設けることができる。
【0030】また、前記配線の全面に前記薄膜層を形成
すると、前記第1接続端子上にはんだペーストを塗布
し、加熱してはんだバンプを形成する際に、前記配線の
前記第1接続端子と接続されたスプリング部に前記はん
だが広がってしまう可能性がある。
【0031】前記スプリング部に前記はんだが広がって
しまうと、前記第1接続端子上に所定の大きさの突起導
体(バンプ)を形成することができず、半導体チップの
外部電極との接続不良、または接続信頼性の低下の原因
となる。そのため、例えば、前記配線の全面に前記薄膜
層を形成した後、前記スプリング部の、前記第1接続端
子の近傍の前記薄膜層をレーザ等で酸化させて、前記ス
プリング部のはんだ濡れ性を低下させると、前記はんだ
ペーストを加熱し、溶融させたときに前記はんだが前記
スプリング部に広がらず、前記第1接続端子上の所定位
置に所定の大きさの突起導体(バンプ)を設けることが
できる。
【0032】また、前記配線の全面に設けられた前記薄
膜層を部分的に酸化させてはんだ濡れ性を低下させる代
わりに、例えば、前記第1接続端子の周辺のみが開口し
たレジスト膜を利用して、前記第1接続端子及びその近
傍のスプリング部の表面のみに薄膜層を設けることもで
きる。この場合は、前記配線のスプリング部及び第2接
続端子上には薄膜層が形成されておらず、母材の銅が露
出した状態なのではんだ濡れ性が低く、前記第1接続端
子上で溶融した前記はんだが前記スプリング部へ広がる
のを防げる。そのため、前記第1接続端子上に所定の大
きさの突起導体(バンプ)を設けることができる。
【0033】また、前記第1接続端子上には、前記薄膜
層として、例えば、金薄膜層又は錫薄膜層など、はんだ
濡れ性の良い金属や合金などを設けてもよい。
【0034】また、前記配線基板の前記絶縁性基材は、
前記第1接続端子及び前記スプリング部の下部位置に凹
部を設け、前記第1接続端子及び前記スプリング部が、
部分的に前記接着層により前記絶縁性基材に接着されて
いる状態にすることで、前記第1接続端子及び前記スプ
リング部を前記絶縁性基材から容易に引き剥がすことが
できる。
【0035】(2)テープ状の絶縁性基材の一主面に配
線が設けられ、前記絶縁性基材の配線が形成された面と
対向する主面に、スルーホール配線により前記配線と接
続される外部接続端子が設けられた配線基板に、前記配
線と外部電極が向かい合うように半導体チップが実装さ
れ、前記配線と前記半導体チップの外部電極とが突起導
体により接続され、前記配線基板と半導体チップの間が
絶縁体(エラストマ)で封止された半導体装置におい
て、前記配線は、前記半導体チップの外部電極と接続さ
れる第1接続端子、前記スルーホール配線により前記外
部接続端子と接続される第2接続端子、及びそれらの中
間のスプリング部が設けられ、前記第1接続端子は、前
記スプリング部により前記絶縁性基材から浮いており、
前記配線の少なくとも前記第1接続端子と前記突起導体
の間に接合性のよい金属薄膜層が設けられている半導体
装置である。
【0036】前記(2)の手段によれば、前記第1接続
端子と突起導体の間に前記薄膜層が設けられていること
により、前記第1接続端子上の所定位置に前記突起導体
が設けられているため、前記突起導体の位置ずれや形状
不良による半導体チップの外部電極との接続不良の少な
い半導体装置を得ることができる。
【0037】また、前記薄膜層は、前記第1接続端子と
前記突起導体の間だけに限らず、前記スプリング部及び
前記第2接続端子にも設けられていても良い。
【0038】また、前記薄膜層を前記配線の全面に設け
た場合、例えば、錫薄膜層が突起導体として用いられる
はんだに対して濡れ性がよいため、前記第1接続端子と
前記半導体チップの外部電極とを接続するときに、溶融
した前記はんだが前記スプリング部へ広がってしまう可
能性がある。前記はんだが前記スプリング部に広がる
と、前記第1接続端子と前記スプリング部の境界の剛性
が高くなり、前記第1接続端子及び前記スプリング部を
前記絶縁性基材から剥がして浮かせたときに変形して折
れ曲がってしまう可能性がある。前記第1接続端子と前
記スプリング部の境界で折れ曲がりが生じると、前記ス
プリング部がスプリングの機能を果たせない可能性があ
る。そのため、前記スプリング部の、前記第1接続端子
の近傍の前記薄膜層を、例えばレーザ等で酸化させては
んだ濡れ性を低下させておくことにより、前記溶融した
はんだが前記スプリング部に広がるのを防ぐことができ
る。
【0039】また、前記薄膜層を配線の全面に設けた場
合、従来の薄膜層を設けない場合に比べて剛性が高くな
っているため、前記スプリング部と前記第1接続端子ま
たは前記第2接続端子の境界部分で折れ曲がりが起きや
すくなる可能性がある。そのため、前記第1接続端子上
のみに薄膜層を形成することで、前記スプリング部の柔
軟性が損なわれることなく、応力を緩和しやすくするこ
とができる。
【0040】また、前記第1接続端子と前記突起導体の
間には、前記薄膜層として、金薄膜層又は錫薄膜層、あ
るいは前記突起導体に対する濡れ性のよい金属または合
金の薄膜層が設けられていてもよい。
【0041】(3)テープ状の絶縁性基材の第1主面
上、及び前記第1主面と対向する第2主面上に導電性薄
膜層を形成し、前記絶縁性基材の第1主面上に形成され
た導電性薄膜をエッチングして外部接続端子を形成し、
前記外部接続端子と前記絶縁性基材の第2主面上に形成
された導電性薄膜を接続するスルーホール配線を形成
し、前記絶縁性基材の第2主面上に形成された導電性薄
膜をエッチングして、半導体チップの外部電極と接続さ
れる第1接続端子、前記スルーホール配線により前記外
部接続端子と接続される第2接続端子、及びそれらの中
間のスプリング部が設けられた配線を形成し、前記絶縁
性基材の第1主面上に前記外部接続端子の所定位置が露
出するように保護膜を形成し、前記外部接続端子の露出
面、及び前記配線の表面に接合性のよい金属薄膜層を形
成し、前記第1接続端子上に突起導体を形成する配線基
板の製造方法である。
【0042】前記(3)の手段によれば、前記第1接続
端子上に突起導体を形成する前に、前記配線の全面に金
属薄膜層を形成することにより、前記突起導体として、
例えば、前記第1接続端子上に、スクリーン版を用いて
はんだペーストを印刷し、加熱してはんだバンプを形成
する場合に、溶融した前記はんだが濡れ性のよい金属薄
膜層上に広がり、前記第1接続端子上にはんだバンプ
(突起導体)を形成することができる。そのため、前記
突起導体を形成する際に、前記突起導体の位置ずれや形
状の不均一を低減させることができる。このときの前記
突起導体(はんだバンプ)の形成方法には、例えば、ス
クリーン版を用いてはんだペーストを印刷し、加熱して
形成する方法の他に、例えば、ボンディングツールを用
いてスタッドバンプを形成する方法があげられる。
【0043】また、前記配線の表面に前記薄膜層を形成
した後、そのまま突起導体(はんバンプ)を形成する
と、例えば、前記はんだが前記スプリング部へと広がっ
てしまい、前記第1接続端子上の前記はんだバンプの形
状が不均一になる可能性がある。そのため、配線全面に
前記薄膜層を形成した後、前記はんだが前記スプリング
部に広がらないように、前記スプリング部上の薄膜を、
例えばレーザ等で酸化させてはんだ濡れ性を低下させて
から、前記はんだバンプのような突起導体を形成するこ
とにより、前記第1接続端子上の突起導体(はんだバン
プ)の形状が不均一になることをさらに低減させること
ができる。
【0044】また、前記はんだが前記スプリング部に広
がるのを防ぐには、前記配線を形成した後、前記絶縁性
基材の配線形成面上に前記第1接続端子及びその周辺が
開口されたレジスト膜を形成し、前記第1接続端子上に
のみ前記薄膜層を形成し、前記第1接続端子上に前記突
起導体を形成してもよい。この場合、前記配線を形成す
るのに用いられる導電性材料が、銅等のはんだ濡れ性が
低い材料であるため、溶融した前記はんだが前記スプリ
ング部に広がることを防げる。
【0045】また、前記第1接続端子上にのみ前記薄膜
層を形成する代わりに、前記配線の全面に前記薄膜層を
形成した後、前記第1接続端子上にレジスト膜を形成
し、前記配線の、前記第1接続端子上を除く領域の薄膜
層を除去しても良い。
【0046】また、前記配線の前記第1接続端子上に形
成する薄膜層は、例えば、金薄膜層又は錫薄膜層等、前
記突起導体として用いられる前記はんだに対して濡れ性
のよい金属または合金であっても良い。前記第1接続端
子上に金薄膜層を形成する場合には、例えば、前記外部
接続端子の露出面に錫めっき層を形成した後、前記配線
の第1接続端子上が開口されたレジスト膜を形成し、例
えば、前記開口部に金フラッシュめっきを形成する方法
がある。
【0047】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。
【0048】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【0049】
【発明の実施の形態】本発明の実施例を説明する前に、
まず、本発明に関わる半導体装置の構成について説明す
る。
【0050】図1及び図2は、本発明に関わる半導体装
置の概略構成を示す模式図であり、図1は半導体装置の
模式側面図、図2は図1のA−A’線での模式断面図で
ある。
【0051】図1及び図2において、1は絶縁性基材、
101はスルーホール、102は絶縁性基材の端面、2
は配線、201は第1接続端子(ダイボンドパッド)、
202は第2接続端子(スルーホール接続パッド)、2
03は第1接続端子と第2接続端子の中間部(スプリン
グ部)、204は錫薄膜層(錫めっき層)、3は外部接
続端子(ボールパッド)、4は半導体チップ、401は
半導体チップの外部電極、5は突起導体(はんだバン
プ)、6は封止絶縁体(エラストマ)、7はボール端
子、8A,8Bは接着層、9はスルーホール配線(スル
ーホールめっき)、10は保護膜、11は錫めっき層で
ある。
【0052】本発明に関わる半導体装置は、図1に示す
ように、絶縁性基材1上に設けられた配線2の第1接続
端子201及びスプリング部203を前記絶縁性基材1
から剥して浮かせた状態にして、前記第1接続端子20
1と半導体チップ4の外部電極401とをはんだバンプ
等の突起導体5により接続し、前記絶縁性基材1と半導
体チップ4との間を封止絶縁体6で封止した半導体装置
である。また、前記絶縁性基材1の配線形成面と対向す
る面には、前記絶縁性基材1に設けられたスルーホール
101を通して前記配線2の第2接続端子202と接続
される外部接続端子3が設けられており、前記外部接続
端子3には、例えば、ボール端子7が接続されている。
【0053】図1に示した半導体装置の、前記配線2の
第2接続端子202は、図2に示すように、接着層8A
により前記絶縁性基材1と接着されている。また、前記
第1接続端子201の前記半導体チップ4の外部電極4
01との接続面及び前記第2接続端子202の表面に
は、例えば、錫薄膜層204が設けられている。また、
図では示していないが、前記スプリング部203の表面
にも前記錫薄膜層204が設けられている。ただし、前
記錫薄膜層204は、前記第2接続端子202及び前記
スプリング部203の表面には設けられていなくてもよ
い。
【0054】また、前記第2接続端子202部分の前記
絶縁性基材1にはスルーホール101が設けられてお
り、前記スルーホール101に沿って形成されたスルー
ホール配線9により、前記絶縁性基材1の配線形成面と
対向する面に設けられた外部接続端子3と電気的に接続
されている。
【0055】また、前記絶縁性基材1の前記外部接続端
子3が形成された面には、前記外部接続端子3の所定位
置が開口するようにソルダーレジスト等の保護膜10が
設けられている。前記外部接続端子3には、例えば、図
2に示すように、前記外部接続端子3の露出面に設けら
れた錫めっき層11を介してボール端子7が接続されて
いる。
【0056】図1及び図2に示したような、前記第1接
続端子201及びスプリング部203を前記絶縁性基材
1(配線基板)から浮かせた半導体装置では、前記スプ
リング部203が比較的自由に動き、柔軟性があるた
め、前記絶縁性基材1(配線基板)と半導体チップ4と
の間に封止絶縁体(エラストマ)6を設けただけの場合
に比べて、前記第1接続端子201と半導体チップ4の
外部電極401の接続部分にかかる応力を前記スプリン
グ部203に逃がして緩和しやすくなる。また、前記ス
プリング部203に柔軟性があるため、外部からの機械
的な振動等に対しても接続信頼性の強い半導体装置を得
ることができる。
【0057】以下、本発明にかかる半導体装置に用いら
れる配線基板の構成及びその製造方法について説明す
る。
【0058】(実施例1)図3及び図4は、本発明によ
る実施例1の配線基板の概略構成を示す模式図であり、
図3は配線基板全体の模式平面図、図4(a)は図3の
B−B’線での断面図、図4(b)は図3のC−C’線
での断面図である。
【0059】本実施例1の配線基板は、図3、図4
(a)、及び図4(b)に示すように、絶縁性基材1の
一主面上に、半導体チップの外部電極と接続される第1
接続端子(ダイボンドパッド)201、スルーホール配
線により外部接続端子3と接続される第2接続端子(ス
ルーホール接続パッド)202、及びその中間のスプリ
ング部203を有する配線2が設けられており、前記ス
プリング部203は曲線状に設けられている。また前記
配線2の第1接続端子201、前記第2接続端子20
2、及び前記スプリング部203の表面には、図4
(a)及び図4(b)に示すように、錫薄膜層(錫めっ
き層)204が設けられている。
【0060】また、前記配線2の第2接続端子202
は、図4(a)に示すように、前記絶縁性基材1に設け
られた前記スルーホール101に沿って形成されたスル
ーホール配線9により、前記配線2が形成された面と対
向する面に接着層8Bを介して設けられた外部接続端子
3と接続されている。また、前記絶縁性基材1の外部接
続端子3が形成された面には、前記外部接続端子3の所
定位置が露出するように保護膜10が設けられており、
前記外部接続端子3の露出面には錫めっき層11が設け
られている。
【0061】また、前記絶縁性基材1及び配線形成面側
の接着層8Aは、図4(a)及び図4(b)に示すよう
に、前記第1接続端子201及び前記スプリング部20
3の周辺が凹型に削られて、前記絶縁性基材1の端面1
02が前記第1接続端子201及び前記スプリング部2
03の下面に広がっている。そのため、前記第1接続端
子201及び前記スプリング部203は、部分的に前記
絶縁性基材1と接着されている状態になっている。
【0062】また、前記第1接続端子201上には、前
記錫薄膜層204を介してはんだ等の突起導体(スタッ
ドバンプ)5が形成されている。
【0063】図5乃至図9は、本実施例1の配線基板の
製造方法を説明するための模式図で、図5(a)、図6
(a)、図7(a)、図8(a)、及び図9は各製造工
程における図3のB−B’線の断面図に相当し、図5
(b)、図6(b)、図7(b)、及び図8(b)は各
製造工程における図3のC−C’線での断面図に相当す
る。
【0064】以下、図5乃至図9に沿って、本実施例1
の配線基板の製造方法について説明する。
【0065】まず、図5(a)及び図5(b)に示すよ
うに、例えば、ポリイミドテープなどの絶縁性基材1の
第1主面上、及び第1主面と対向する第2主面上に、銅
箔などの導電性薄膜を接着層8A,8Bにより接着して
導電性薄膜層が2層のテープ材料(両面銅箔付きテープ
材料)を形成し、前記絶縁性基材1の第1主面上の接着
層、言い換えると、図5(a)に示した接着層8Bによ
り接着された導電性薄膜層をエッチングして外部接続端
子3を形成する。次に、前記外部接続端子3の所定位置
にレーザ等でスルーホール101を形成し、前記スルー
ホール101の側壁に沿ってスルーホール配線(スルー
ホールめっき)9を形成した後、前記絶縁性基材1の前
記外部接続端子3が形成された面と対向する第2主面、
言い換えると、図5(a)に示した接着層8Aにより接
着された導電性薄膜層を、例えば、アディティブめっき
法などを用いて、図3に示したような、半導体チップの
外部電極と接続される第1接続端子201、スルーホー
ル配線9により前記外部接続端子3と接続される第2接
続端子202、及びそれらの中間のスプリング部203
を有する配線2を形成する。また、前記両面銅箔付きテ
ープ材料は、前記手順に限らず、例えば、導電性薄膜の
片面に、例えば、ポリイミド系樹脂などで絶縁性基材を
形成し、前記絶縁性基材の表面に導電性薄膜を形成して
もよい。また、前記両面銅箔付きテープ材料、前記配
線、及び前記外部接続端子等の形成方法は、前記手順に
限らず、従来より用いられている種々の方法で形成する
ことができる。
【0066】次に、図6(a)及び図6(b)に示すよ
うに、前記絶縁性基材1の前記外部接続端子3が形成さ
れた面(第1主面)に、前記外部接続端子3の所定位置
が露出するようにソルダーレジスト等の保護膜10を形
成し、前記外部接続端子3の露出面に、例えば、無電解
めっき法を用いて錫めっき層11を形成する。またこの
とき、同時に前記第1接続端子201、前記第2接続端
子202、及び前記スプリング部203の表面にも錫め
っき層(錫薄膜層)204を形成する。
【0067】その後、図7(a)及び図7(b)に示す
ように、前記第1接続端子201上に、はんだバンプ等
の突起導体5を形成する。前記はんだバンプ5は、例え
ば、ボンディングツールを用いてはんだワイヤを前記第
1接続端子201上に熱圧着させてボール状にした後、
前記はんだワイヤを切断したスタッドバンプ5を形成す
る。このとき、前記第1接続端子201上には、はんだ
濡れ性のよい錫めっき層204が形成されているため、
前記はんだバンプ5と前記錫めっき層204の接着性、
言い換えると前記はんだバンプ5と第1接続端子201
の接着性がよくなる。また、前記スタッドバンプを形成
する際に使用するボンディングツールは、従来より用い
られているものであり、位置決めの精度がよいため、配
線の微細化により、例えば、直径が約60μm程度の小
さいはんだバンプ5を形成する場合にも、位置ずれが少
ない。また、はんだペーストを印刷する場合と異なり、
前記第1接続端子201上に直接形成できるため、前記
はんだバンプ5の形状が不均一になりにくく、前記第1
接続端子201と半導体チップ4の外部電極401との
接続不良を防ぐことができる。
【0068】以上のような手順で形成した、図7(a)
及び図7(b)に示したような配線基板では、前記配線
2と前記絶縁性基材1を接着する接着層8Aの接着強度
が高いため、前記第1接続端子201及び前記スプリン
グ部203を剥離するのが難しい。そのため、例えば、
図8(a)及び図8(b)に示すように、前記第2接続
端子202上を覆うようなマスク12を前記絶縁性基材
1の配線形成面上に配置してプラズマ13を照射し、前
記接着層8A及び前記絶縁性基材1をエッチングする。
このとき、前記絶縁性基材1のエッチング端面102
が、前記第1接続端子201及び前記スプリング部20
3の下部へ広がり、図8(a)及び図8(b)に示した
ように、前記絶縁性基材1(接着層8A)と部分的に接
着された状態になる。このように、前記第1接続端子2
01及び前記スプリング部203の下部位置(接着界
面)の絶縁性基材1をエッチングして削ることにより、
前記第1接続端子201及び前記スプリング部203
と、前記絶縁性基材1(接着層8A)との接着面積が小
さくなり、接着強度が弱くなる。
【0069】図8(a)及び図8(b)に示したよう
に、前記第1接続端子201及びスプリング部203の
下部位置の前記絶縁性基材1(接着層8A)をエッチン
グして接着強度を低下させた後、前記絶縁性基材1(配
線基板)上の前記配線2の第1接続端子201と半導体
チップ4の外部電極401が向かい合うように配置し、
図9に示すように、前記外部電極401と前記第1接続
端子201を前記はんだバンプ5により接続する。次
に、前記絶縁性基材1(配線基板)を固定したまま前記
半導体チップ4を所定の方向に所定の高さだけ引き上げ
る。このとき、前記第1接続端子201及び前記スプリ
ング部203は、部分的に前記絶縁性基材1(接着層8
A)に接着されている状態なので、前記第1接続端子2
01が前記絶縁性基材1(接着層8A)から容易に剥れ
る。また、前記第1接続端子201が前記絶縁性基材1
(接着層8A)から剥れると前記スプリング部203は
連続的に剥がれていき、前記第1接続端子201及び前
記スプリング部203が前記絶縁性基材1から浮いた状
態になる。またこのとき、前記第2接続端子202は前
記接着層8A及びスルーホール配線9により前記絶縁性
基材1に固定されているため剥れない。この状態で前記
絶縁性基材1(配線基板)と前記半導体チップ4の間に
液状の封止絶縁体(エラストマ)6を注入し、加熱、硬
化させる。
【0070】その後、前記外部接続端子3にSnめっき
層11を介して、例えば、Pb−Sn系はんだ等のボー
ル端子7を接続し、前記絶縁性基材1(配線基板)を所
定の形状に切断すると、図1及び図2に示したような半
導体装置を得ることができる。
【0071】以上説明したように、本実施例1によれ
ば、絶縁性基材1上に形成された配線2の表面に錫(S
n)薄膜層(錫めっき層)204を形成した後、前記配
線2の第1接続端子201上に突起導体5として、はん
だ等のスタッドバンプを形成することにより、前記第1
接続端子201上の突起導体(はんだバンプ)5の位置
ずれや形状の不均一を防ぐことができる。そのため、半
導体チップ4をフリップチップ接合させるときに、前記
配線2上の突起導体5と前記半導体チップ4の外部電極
401の接続不良を低減させることができる。
【0072】(実施例2)図10及び図11は、本発明
による実施例2の配線基板の概略構成を示す模式図であ
り、図10は本実施例2の配線基板の模式平面図、図1
1(a)は図10のD−D’線での断面図、図11
(b)は図10のE−E’線での断面図である。
【0073】本実施例2の配線基板の概略構成は、前記
実施例1の配線基板と同様であり、図10、図11
(a)、及び図11(b)に示すように、絶縁性基材1
の一主面上に、半導体チップの外部電極と接続される第
1接続端子(ダイボンドパッド)201、スルーホール
配線により外部接続端子3と接続される第2接続端子
(スルーホール接続パッド)202、及びその中間のス
プリング部203を有する配線2が設けられており、前
記スプリング部203は曲線状に設けられている。また
前記配線2の前記第1接続端子201、前記第2接続端
子202、及び前記スプリング部203の表面には、図
11(a)及び図11(b)に示すように、錫薄膜層
(めっき層)204が設けられている。
【0074】また、前記配線2の第2接続端子202
は、図11(a)に示すように、前記絶縁性基材1に設
けられたスルーホール101に沿って形成されたスルー
ホール配線9により、前記配線2が形成された面と対向
する面に接着層8Bを介して設けられた外部接続端子3
と接続されている。また、前記絶縁性基材1の前記外部
接続端子3が形成された面には、前記外部接続端子3の
所定位置が露出するように保護膜10が設けられてお
り、前記外部接続端子3の露出面には錫めっき層11が
設けられている。
【0075】また、前記絶縁性基材1及び配線形成面側
の接着層8Aは、図11(a)に示すように、前記第1
接続端子201の周辺が凹型に削られており、図では示
していないが前記スプリング部203の周辺も、例え
ば、図4(b)に示したような形状に削られており、前
記絶縁性基材1のエッチング端面102が前記第1接続
端子201及び前記スプリング部203の下部に広がっ
ている。そのため、前記第1接続端子201及び前記ス
プリング部203は、部分的に前記絶縁性基材1と接着
されている状態になっている。
【0076】また、前記第1接続端子201上には、前
記錫薄膜層204を介して突起導体(はんだバンプ)
5’が形成されている。
【0077】本実施例2の配線基板と前記実施例1の配
線基板の異なる点は、図10及び図11(b)に示すよ
うに、前記配線2上に形成された前記錫薄膜層204の
うち、前記スプリング部203の所定位置、例えば、前
記第1接続端子201との境界付近に、前記錫薄膜20
4を酸化させて錫酸化膜204’を設けた点である。前
記錫酸化膜204’は、前記錫薄膜204と異なり、は
んだ濡れ性が低いため、前記第1接続端子201上に設
けられた前記はんだバンプ5’が溶融したとき、前記ス
プリング部203へ広がるのを防ぐことができる。
【0078】以下、本実施例2の配線基板の製造方法を
簡単に説明するが、前記実施例1の配線基板の製造方法
と同様の工程については、前記実施例1で用いた図を利
用して説明する。
【0079】まず、前記実施例1で説明した手順に沿っ
て、図5(a)、及び図5(b)に示したように、絶縁
性基材1の第1主面に外部接続端子3を形成し、前記絶
縁性基材1の第2主面に、図10に示したような、半導
体チップの外部電極と接続される第1接続端子201、
スルーホール配線9により外部接続端子3と接続される
第2接続端子202、及びそれらの中間のスプリング部
203を有する配線2を形成し、前記外部接続端子3と
前記配線2の第2接続端子202を、スルーホール10
1に沿って形成されたスルーホール配線9で接続する。
【0080】次に、前記絶縁性基材1の前記外部接続端
子3が形成された面に、前記外部接続端子3の所定位置
が開口するようにソルダーレジスト等の保護膜10を形
成した後、例えば、無電解めっき法を用いて、図6
(a)及び図6(b)に示すように、前記外部接続端子
3の露出面の錫めっき層11及び前記配線2の表面の錫
めっき層204を形成する。
【0081】次に、図10及び図11(b)に示すよう
に、前記スプリング部203の、前記第1接続端子20
1との境界付近の錫めっき204に、レーザ等を照射し
て酸化させ、錫酸化膜204’を形成する。
【0082】次に、例えば、印刷用のスクリーン版を用
いて、前記配線2の第1接続端子201上に、はんだペ
ーストを印刷し、加熱して突起導体(はんだバンプ)
5’を形成する。このとき、前記第1接続端子201上
は、はんだ濡れ性の良い錫薄膜層204が形成されてい
るが、前記第1接続端子201と接続された前記スプリ
ング部203にはんだ濡れ性の悪い錫酸化膜204’が
形成されているため、従来のようにはんだペーストを印
刷する際に位置ずれが生じても、はんだ濡れ性の低い前
記スプリング部203上の前記錫酸化膜204’部分よ
り先にはんだが広がらず、溶融させたときのはんだの表
面張力により、前記第1接続端子201上にはんだバン
プを形成することができる。また、前記スプリング部2
03にはんだ濡れ性の悪い錫酸化膜204’を形成して
おくことにより、前記第1接続端子201の外側までは
んだペーストを印刷しても、前記第1接続端子201上
に突起導体(はんだバンプ)5’を形成することができ
るので、はんだペーストを印刷する際に用いるマスクの
穴の直径を大きくすることができ、はんだペーストの粒
子が粗いときでも印刷不良が起きにくく、前記はんだバ
ンプ5’の形状を均一にそろえやすい。そのため、前記
半導体チップ4の外部電極401と接続するときの接続
不良を低減させることができる。
【0083】前記配線2の前記第1接続端子201上に
前記突起導体(はんだバンプ)5’を形成した後は、前
記実施例1と同様の手順で、例えば、図8(a)及び図
8(b)に示すように、前記絶縁性基材1の配線形成面
(第2主面)に、前記第2接続端子202部分を覆うよ
うなマスク12を配置してプラズマ13を照射し、図8
(a)及び図8(b)に示したように、前記第2接続端
子202の周辺を除く領域の絶縁性基材1(接着層8
A)をエッチングして凹部を形成するする。このとき、
前記絶縁性基材1のエッチング端面102は前記第1接
続端子201及び前記スプリング部203の下部位置へ
広がり、図8(a)及び図8(b)に示すように、前記
第1接続端子201は、その中央部分が接着層8Aによ
り絶縁性基材1と接着され、前記スプリング部203は
中心線付近のみが接着層8Aにより絶縁性基材1と接着
された状態になる。このように前記絶縁性基材1をプラ
ズマエッチングすることにより、前記第1接続端子20
1及びスプリング部203と前記絶縁性基材1の接着力
が低下し、絶縁性基材1から剥しやすくなる。
【0084】前記手順に沿って製造された配線基板を用
いた半導体装置の製造は、前記実施例1で説明した手順
に沿って行われるので、その説明は省略する。
【0085】以上説明したように、本実施例2によれ
ば、前記配線2の表面に形成された錫薄膜層204は突
起導体5’として用いられるはんだに対する濡れ性が良
いが、前記錫薄膜層204を酸化した錫酸化膜層20
4’は、はんだに対する濡れ性が悪いため、例えば、前
記第1接続端子201上にはんだペーストを印刷し、加
熱したときに、溶融した前記はんだの広がりを、前記錫
酸化膜204’が形成された部分で止めることができ
る。そのため、前記第1接続端子201上に所定の形状
のはんだバンプを形成することができ、突起導体(はん
だバンプ)5’の位置ずれや形状の不均一を防ぐことが
できる。
【0086】また、前記配線2の前記スプリング部20
3に、はんだ濡れ性が悪い錫酸化膜204’を形成する
ことにより、はんだペーストを印刷、加熱してはんだバ
ンプ5’を形成する際に、溶融した前記はんだが、はん
だ濡れ性のよい前記第1接続端子201上に集まり、前
記配線2の前記スプリング部203に沿って広がること
を防げるので、前記はんだペーストを印刷する際に用い
るスクリーン版の穴の直径を大きくすることができ、前
記はんだペーストの粒子が粗い場合でも、印刷不良を低
減させ、前記突起導体(はんだバンプ)5’の形状を均
一にすることができる。
【0087】(実施例3)図12及び図13は、本発明
による実施例3の配線基板の概略構成を示す模式図であ
り、図12は本実施例3の配線基板の模式平面図、図1
3(a)は図12のF−F’線での断面図、図13
(b)は図12のG−G’線での断面図である。
【0088】本実施例3の配線基板は、図12、図13
(a)、及び図13(b)に示すように、絶縁性基材1
の一主面上に、半導体チップの外部電極と接続される第
1接続端子(ダイボンドパッド)201、スルーホール
配線により外部接続端子3と接続される第2接続端子
(スルーホール接続パッド)202、及びその中間のス
プリング部203を有する配線2が設けられており、前
記スプリング部203は曲線状に設けられている。ま
た、本実施例3の配線基板は、前記実施例1及び実施例
2と異なり、図12、図13(a)、及び図13(b)
に示すように、前記配線2の前記第1接続端子201上
にのみ錫薄膜層(錫めっき層)204が設けられてい
る。
【0089】また、前記配線2の第2接続端子202
は、図13(a)に示すように、前記絶縁性基材1に設
けられたスルーホール101に沿って形成されたスルー
ホール配線9により、前記配線2が形成された面と対向
する面に接着層8Bを介して設けられた外部接続端子3
と接続されている。また、前記絶縁性基材1の前記外部
接続端子3が形成された面には、前記外部接続端子3の
所定位置が露出するように保護膜10が設けられてお
り、前記外部接続端子3の露出面には錫めっき層11が
設けられている。
【0090】また、前記絶縁性基材1及び配線形成面側
の接着層8Aは、図13(a)及び図13(b)に示す
ように、前記第1接続端子201及びスプリング部20
3の周辺が凹型に削られて、前記絶縁性基材1の端面1
02が前記第1接続端子201及び前記スプリング部2
03の下部位置へ広がっている。そのため、前記第1接
続端子201及び前記スプリング部203は、部分的に
前記絶縁性基材1と接着されている状態になっている。
【0091】また、前記第1接続端子201上には、前
記錫薄膜層204を介してはんだバンプ等の突起導体
5’が形成されている。
【0092】図14及び図15は、本実施例3の配線基
板の製造方法を説明するための模式図であり、図14は
錫薄膜層204を形成する工程の模式平面図、図15
(a)及び図15(b)は錫薄膜層204を形成する工
程の模式断面図である。
【0093】以下、本実施例3の配線基板の製造方法を
簡単に説明するが、前記実施例1の配線基板の製造方法
と同様の工程については、前記実施例1で用いた図を利
用して説明する。
【0094】まず、前記実施例1で説明した手順に沿っ
て、図5(a)、及び図5(b)に示したように、絶縁
性基材1の第1主面に外部接続端子3を形成し、前記絶
縁性基材1の第2主面に、図12に示したような、半導
体チップの外部電極と接続される第1接続端子201、
スルーホール配線9により外部接続端子3と接続される
第2接続端子202、及びそれらの中間のスプリング部
203を有する配線2を形成し、前記外部接続端子3と
前記配線2の第2接続端子202を、スルーホール10
1に沿って形成されたスルーホール配線9で接続する。
【0095】次に、前記実施例1と同様に、前記絶縁性
基材1の前記外部接続端子3が形成された面(第1主
面)に、前記外部接続端子3の所定位置が露出するよう
に保護膜10を形成する。その後、図14、図15
(a)、及び図15(b)に示すように、前記絶縁性基
材1の配線形成面に、前記第1接続端子201上に開口
部14Aを有するレジスト膜14を形成し、前記外部接
続端子3の露出面、及び前記配線2の前記第1接続端子
201上に、例えば、無電解めっき法を用いて錫めっき
層11を形成する。このとき、前記第2接続端子20
2、及びスプリング部203の表面はレジスト膜14で
覆われているために前記錫めっき層204は形成されな
い。
【0096】その後、前記レジスト膜14を除去し、図
13(a)に示したように、前記第1接続端子201上
に、はんだバンプ等の突起導体5’を形成する。前記は
んだバンプ5’は、例えば、スクリーン版を用いて前記
第1接続端子201上にはんだペーストを印刷し、加熱
して前記第1接続端子201上でボール状に成形する。
このとき、前記第1接続端子201上には、はんだ濡れ
性のよい錫めっき層204が形成されているため、前記
はんだバンプ5’と錫めっき層204の接着性、言い換
えると前記はんだバンプ5’と第1接続端子201の接
着性がよくなる。また、前記錫めっき層204のはんだ
濡れ性がよいため、前記はんだペーストが溶融したとき
に前記第1接続端子201上に集まり、ボール状に成形
されるので、位置決めの精度がよく、配線の微細化によ
り直径の小さいはんだバンプを形成する場合にも位置ず
れが少ない。また、前記はんだペーストを印刷した時に
位置ずれが生じても、前記スプリング部203の方へ広
がることがなく、前記はんだバンプ5’の形状が不均一
になりにくく、前記第1接続端子201と半導体チップ
4の外部電極401との接続不良を防ぐことができる。
【0097】前記配線2の前記第1接続端子201上に
前記突起導体(はんだバンプ)5’を形成した後は、前
記実施例1と同様の手順で、例えば、図8(a)及び図
8(b)に示すように、前記絶縁性基材1の配線形成面
(第2主面)に、前記第2接続端子202部分を覆うよ
うなマスク12を配置してプラズマ13を照射し、図8
(a)及び図8(b)に示したように、前記第2接続端
子202の周辺を除く領域の絶縁性基材1(接着層8
A)をエッチングして凹部を形成する。このとき、前記
絶縁性基材1のエッチング端面102は前記第1接続端
子201及び前記スプリング部203の下部位置へ広が
り、図8(a)及び図8(b)に示すように、前記第1
接続端子201は、その中央部分が接着層8Aにより絶
縁性基材1と接着され、前記スプリング部203は中心
線付近のみが接着層8Aにより絶縁性基材1と接着され
た状態になる。このように前記絶縁性基材1をプラズマ
エッチングすることにより、前記第1接続端子201及
びスプリング部203と前記絶縁性基材1の接着力が低
下し、絶縁性基材1から剥しやすくなる。
【0098】前記手順に沿って製造された配線基板を用
いた半導体装置の製造は、前記実施例1で説明した手順
に沿って行われるので、その説明は省略する。
【0099】以上説明したように、本実施例3によれ
ば、前記配線2の第1接続端子201上に形成された錫
薄膜層204は、はんだに対する濡れ性が良いが、前記
スプリング部203は前記錫薄膜層204が形成されて
おらず、母材の銅がはんだに対する濡れ性が悪いため、
例えば、前記第1接続端子201上にはんだペーストを
印刷し、加熱したときに、溶融した前記はんだの広がり
を、前記銅が露出した部分で止めることができる。その
ため、溶融した前記はんだを前記第1接続端子201上
に集めてはんだバンプ5’を形成することができ、前記
はんだバンプ5’の位置ずれや形状の不均一を防ぐこと
ができる。
【0100】また、前記配線2のスプリング部203
に、はんだ濡れ性が悪い銅を露出させることにより、は
んだペーストを印刷、加熱してはんだバンプ5’を形成
する際に、前記スプリング部203に沿って広がること
がないので、はんだペーストを印刷する際に用いるマス
クの穴の直径を大きくすることができ、前記はんだペー
ストの粒子が粗い場合でも、印刷不良を低減させ、はん
だバンプの形状を均一にすることができる。
【0101】図16は、前記実施例3の配線基板の製造
方法の変形例を説明するための模式断面図で、図16
(a)及び図16(b)はそれぞれ図15(a)及び図
15(b)の断面と対応する断面図である。
【0102】前記実施例3では、前記絶縁性基材1上に
配線2を形成した後、前記ダイボンドパッド201上に
開口部14Aが設けられたレジスト膜14を形成して、
前記配線2の第1接続端子201上のみに錫薄膜層20
4を形成したが、これに限らず、例えば、前記実施例1
で説明したように、前記配線2の全面に錫薄膜層204
を形成した後、図16(a)及び図16(b)に示すよ
うに、前記第1接続端子201上のみを覆うレジスト膜
14’を形成して、エッチング処理により、前記第2接
続端子202上及び前記スプリング部203上の錫薄膜
層204を除去しても良いことはいうまでもない。
【0103】(実施例4)図17及び図18は、本発明
による実施例4の配線基板の概略構成を示す模式図であ
り、図17は本実施例4の配線基板の模式平面図、図1
8(a)は図17のH−H’線での断面図、図18
(b)は図17のI−I’線での断面図である。
【0104】本実施例4の配線基板は、図17、図18
(a)、及び図18(b)に示すように、絶縁性基材1
の一主面上に、半導体チップの外部電極と接続される第
1接続端子(ダイボンドパッド)201、スルーホール
により外部接続端子3と接続される第2接続端子(スル
ーホール接続パッド)202、及びその中間のスプリン
グ部203を有する配線2が設けられており、前記スプ
リング部203は曲線状に設けられている。また、本実
施例4の配線基板は、前記実施例1、実施例2、及び実
施例3と異なり、図17、図18(a)、及び図18
(b)に示すように、前記配線2の第1接続端子201
上にのみ金薄膜層(金めっき層)205が設けられてい
る。
【0105】また、前記配線2の第2接続端子202
は、図18(a)に示すように、前記絶縁性基材1に設
けられたスルーホール101に沿って形成されたスルー
ホール配線9により、前記配線2が形成された面と対向
する面に接着層8Bを介して設けられた外部接続端子3
と接続されている。また、前記絶縁性基材1の前記外部
接続端子3が形成された面には、前記外部接続端子3の
所定位置が露出するように保護膜10が設けられてお
り、前記外部接続端子3の露出面には錫めっき層11が
設けられている。
【0106】また、前記絶縁性基材1及び配線形成面側
の接着層8Aは、図18(a)及び図18(b)に示す
ように、前記第1接続端子201及び前記スプリング部
203の周辺が凹型に削られて、前記絶縁性基材1のエ
ッチング端面102が前記第1接続端子201及び前記
スプリング部203の下部位置へ広がっている。そのた
め、前記第1接続端子201及び前記スプリング部20
3は、部分的に前記絶縁性基材1と接着されている状態
になっている。
【0107】また、前記第1接続端子201上には、前
記錫薄膜層204を介してはんだバンプ等の突起導体
5’が形成されている。
【0108】図19及び図20は、本実施例4の配線基
板の製造方法を説明するための模式図であり、図19は
金薄膜層205を形成する工程の模式平面図、図20
(a)及び図20(b)は金薄膜層205を形成する工
程の模式断面図である。
【0109】以下、本実施例4の配線基板の製造方法に
ついて説明するが、前記実施例1と同様の手順である部
分に関しては、その詳細な説明を省略する。
【0110】まず、前記実施例1で説明した手順に沿っ
て、図5(a)、及び図5(b)に示したように、絶縁
性基材1の第1主面に外部接続端子3を形成し、前記絶
縁性基材1の第2主面に、図12に示したような、半導
体チップの外部電極と接続される第1接続端子201、
スルーホール配線9により外部接続端子3と接続される
第2接続端子202、及びそれらの中間のスプリング部
203を有する配線2を形成し、前記外部接続端子3と
前記配線2の第2接続端子202を、スルーホール10
1に沿って形成されたスルーホール配線9で接続する。
【0111】次に、前記実施例1と同様に、前記絶縁性
基材1の前記外部接続端子3が形成された面(第1主
面)に、前記外部接続端子3の所定位置が露出するよう
に保護膜10を形成し、前記外部接続端子3の露出面
に、例えば、無電解めっき法を用いて錫めっき層11を
形成する。このとき、前記絶縁性基材1の配線形成面側
はレジスト膜(図示しない)を形成しておき、前記配線
2の表面には錫めっき層を形成しない。
【0112】次に、図19、図20(a)、及び図20
(b)に示すように、前記絶縁性基材1の配線形成面
に、前記第1接続端子201上に開口部15Aを有する
レジスト膜15を形成し、前記第1接続端子201上に
金のフラッシュめっき205を形成する。
【0113】その後、前記レジスト膜15を除去し、図
13(a)に示したように、前記第1接続端子201上
に、はんだバンプ等の突起導体5’を形成する。前記は
んだバンプ5’は、例えば、スクリーン版を用いて前記
第1接続端子201上にはんだペーストを印刷し、加熱
して前記第1接続端子201上でボール状に成形する。
このとき、前記第1接続端子201上には、はんだ濡れ
性のよい金めっき層205が形成されているため、前記
はんだバンプ5’と金めっき層205の接着性、言い換
えると前記はんだバンプ5’と第1接続端子201の接
着性がよくなる。また、前記金めっき層205のはんだ
濡れ性がよいため、前記はんだペーストが溶融したとき
に前記第1接続端子201上に集まり、ボール状に成形
されるので、位置決めの精度がよく、配線の微細化によ
り直径の小さいはんだバンプを形成する場合にも、位置
ずれが少ない。また、はんだペーストを印刷した時に位
置ずれが生じても、前記スプリング部203の方へ広が
ることがなく、前記はんだバンプ5’の形状が不均一に
なりにくく、前記第1接続端子201と半導体チップ4
の外部電極401との接続不良を防ぐことができる。
【0114】前記配線2の前記第1接続端子201上に
前記突起導体(はんだバンプ)5’を形成した後は、前
記実施例1と同様の手順で、例えば、図8(a)及び図
8(b)に示すように、前記絶縁性基材1の配線形成面
(第2主面)に、前記第2接続端子202部分を覆うよ
うなマスク12を配置してプラズマ13を照射し、図8
(a)及び図8(b)に示したように、前記第2接続端
子202の周辺を除く領域の絶縁性基材1(接着層8
A)をエッチングして凹部を形成するする。このとき、
前記絶縁性基材1のエッチング端面102は前記第1接
続端子201及び前記スプリング部203の下部へ広が
り、図8(a)及び図8(b)に示すように、前記第1
接続端子201は、その中央部分が接着層8Aにより絶
縁性基材1と接着され、前記スプリング部203は中心
線付近のみが接着層8Aにより絶縁性基材1と接着され
た状態になる。このように前記絶縁性基材1をプラズマ
エッチングすることにより、前記第1接続端子201及
びスプリング部203と前記絶縁性基材1の接着力が低
下し、絶縁性基材1から剥しやすくなる。
【0115】前記手順に沿って製造された配線基板を用
いた半導体装置の製造は、前記実施例1で説明した手順
に沿って行われるので、その説明は省略する。
【0116】以上説明したように、本実施例4によれ
ば、前記配線2の第1接続端子201上に形成された金
めっき層205は、突起導体5として用いられるはんだ
に対する濡れ性が良いが、前記金めっき層205が形成
されていない前記スプリング部203は母材の銅が露出
し、はんだに対する濡れ性が悪いため、例えば、前記第
1接続端子201上にはんだペーストを印刷し、加熱し
たときに、溶融した前記はんだが前記第1接続端子20
1上の金めっき層205に集まり、前記はんだが前記ス
プリング部203に広がることを防げる。そのため、前
記第1接続端子201上にはんだバンプ5’を形成する
ことができ、前記はんだバンプの位置ずれや形状の不均
一を防ぐことができる。
【0117】また、前記配線2の前記スプリング部20
3に、はんだ濡れ性が悪い銅を露出させることにより、
前記はんだペーストを印刷、加熱してはんだバンプ5’
を形成する際に、溶融した前記はんだが前記スプリング
部203に沿って広がらず、前記第1接続端子201上
に集めることができるので、前記はんだペーストを印刷
する際に用いるマスクの穴の直径を大きくすることがで
き、前記はんだペーストの粒子が粗い場合でも、印刷不
良を低減させ、はんだバンプ5’の形状を均一にするこ
とができる。
【0118】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【0119】
【発明の効果】本発明において開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【0120】(1)配線基板上の配線上に形成される突
起導体(バンプ)の位置の精度を向上させることができ
る。
【0121】(2)配線基板上の配線上に形成される突
起導体(バンプ)の形状を均一にすることができる。
【0122】(3)配線基板上に半導体チップをフリッ
プチップ接合させた半導体装置において、配線と半導体
チップの外部電極の接続信頼性を向上させることができ
る。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の概略構成を示す模
式側面図である。
【図2】図1のA−A’線での模式断面図である。
【図3】本発明による実施例1の配線基板の概略構成を
示す模式平面図である。
【図4】本発明による実施例1の配線基板の概略構成を
示す模式図であり、図4(a)は図3のB−B’線での
断面図、図4(b)は図3のC−C’線での断面図であ
る。
【図5】本実施例1の配線基板の製造方法を説明するた
めの模式図であり、図5(a)は図3のB−B’線での
断面図、図5(b)は図3のC−C’線での断面図であ
る。
【図6】本実施例1の配線基板の製造方法を説明するた
めの模式図であり、図6(a)は図3のB−B’線での
断面図、図6(b)は図3のC−C’線での断面図であ
る。
【図7】本実施例1の配線基板の製造方法を説明するた
めの模式図であり、図7(a)は図3のB−B’線での
断面図、図7(b)は図3のC−C’線での断面図であ
る。
【図8】本実施例1の配線基板の製造方法を説明するた
めの模式図であり、図8(a)は図3のB−B’線での
断面図、図8(b)は図8のC−C’線での断面図であ
る。
【図9】本実施例1の配線基板を用いた半導体装置の製
造方法を説明するための模式断面図である。
【図10】本発明による実施例2の配線基板の概略構成
を示す模式平面図である。
【図11】本発明による実施例2の配線基板の概略構成
を示す模式平面図であり、図11(a)は図10のD−
D’線での断面図、図11(b)は図10のE−E’線
での断面図である。
【図12】本発明による実施例3の配線基板の概略構成
を示す模式平面図である。
【図13】本発明による実施例3の配線基板の概略構成
を示す模式平面図であり、図13(a)は図12のF−
F’線での断面図、図14(b)は図13のG−G’線
での断面図である。
【図14】本実施例3の配線基板の製造方法を説明する
ための模式平面図である。
【図15】本実施例3の配線基板の製造方法を説明する
ための模式図であり、図15(a)及び図15(b)は
錫めっき層204を形成する工程の模式断面図である。
【図16】前記実施例3の配線基板の製造方法の変形例
を説明するための模式図であり、図17(a)及び図1
7(b)は錫めっき層204を形成する工程の模式断面
図である。
【図17】本発明による実施例4の配線基板の概略構成
を示す模式平面図である。
【図18】本発明による実施例4の配線基板の概略構成
を示す模式図であり、図18(a)は図17のH−H’
線での断面図、図18(b)は図17のI−I’線での
断面図である。
【図19】本実施例4の配線基板の製造方法を説明する
ための模式平面図である。
【図20】本実施例4の配線基板の製造方法を説明する
ための模式図であり、図20(a)及び図20(b)は
金めっき層を形成する工程の断面図である。
【図21】従来の半導体装置の概略構成を示す模式側面
図である。
【図22】図21のJ−J’線での模式断面図である。
【図23】従来の配線基板の概略構成を示す模式平面図
である。
【図24】従来の配線基板の概略構成を示す模式図であ
り、図24(a)は図23のK−K’線での断面図、図
24(b)は図23のL−L’線での断面図である。
【図25】従来の配線基板の製造方法を説明するための
模式図であり、図25(a)は図23のK−K’線での
断面図、図25(b)は図23のL−L’線での断面図
である。
【図26】従来の配線基板の製造方法を説明するための
模式図であり、図26(a)は図23のK−K’線での
断面図、図26(b)は図23のL−L’線での断面図
である。
【図27】従来の配線基板を用いた半導体装置の製造方
法を説明するための模式図である。
【符号の説明】
1 絶縁性基材 101 スルーホール 102 絶縁性基材のエッチング端面 2 配線 201 第1接続端子(ダイボンドパッド) 202 第2接続端子(スルーホール接続パッド) 203 第1接続端子と第2接続端子の接続部(スプリ
ング部) 204 錫薄膜層(錫めっき層) 204’ 錫酸化膜 205 金薄膜層(金めっき層) 3 外部接続端子(ボールパッド) 4 半導体チップ 401 半導体チップの外部電極 5,5’ 突起導体(はんだバンプ) 6 弾性体(エラストマ) 7 ボール端子 8A,8B 接着層 9 スルーホール配線 10 保護膜 11 錫めっき層 12 プラズマエッチング用のマスク 13 プラズマ 14,15 レジスト膜 14A,15A 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 洋 茨城県日立市日高町5丁目1番1号 日立 電線株式会社総合技術研究所内 Fターム(参考) 5E319 AA03 AB05 AC01 BB04

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】テープ状の絶縁性基材の一主面に配線が設
    けられ、前記絶縁性基材の配線が形成された面と対向す
    る主面に、スルーホール配線により前記配線と電気的に
    接続される外部接続端子が設けられた配線基板におい
    て、 前記配線には、半導体チップの外部電極と接続される第
    1接続端子、前記スルーホール配線により前記外部接続
    端子と接続される第2接続端子、及びそれらの中間のス
    プリング部が設けられており、 前記配線の少なくとも前記第1接続端子の表面に接合性
    のよい金属薄膜層が設けられ、 前記第1接続端子上に前記薄膜層を介して突起導体が設
    けられていることを特徴とする配線基板。
  2. 【請求項2】前記請求項1 に記載の配線基板において、 前記薄膜層は前記配線の全面に設けられており、前記ス
    プリング部の、前記第1接続端子の近傍の前記薄膜層が
    部分的に酸化されていることを特徴とする配線基板。
  3. 【請求項3】前記請求項1 に記載の配線基板において、 前記薄膜層は、前記第1接続端子の表面のみに設けられ
    ていることを特徴とする配線基板。
  4. 【請求項4】前記請求項1乃至3のいずれか1項に記載
    の配線基板において、 前記薄膜層は、金(Au)薄膜層又は錫(Sn)薄膜層
    であることを特徴とする配線基板。
  5. 【請求項5】前記請求項1乃至4のいずれか1項に記載
    の配線基板において、 前記絶縁性基材は、前記第1接続端子及び前記スプリン
    グ部の下部位置に凹部が設けられ、 前記第1接続端子及び前記スプリング部が、部分的に接
    着層により前記絶縁性基材に接着されていることを特徴
    とする配線基板。
  6. 【請求項6】テープ状の絶縁性基材の一主面に配線が設
    けられ、前記絶縁性基材の配線が形成された面と対向す
    る主面に、スルーホール配線により前記配線と電気的に
    接続される外部接続端子が設けられた配線基板に、前記
    配線と外部電極が向かい合うように半導体チップが実装
    され、前記配線と前記半導体チップの外部電極とが突起
    導体により接続され、前記配線基板と前記半導体チップ
    の間が絶縁体(エラストマ)で封止された半導体装置に
    おいて、 前記配線は、前記半導体チップの外部電極と接続される
    第1接続端子、前記スルーホール配線により前記外部接
    続端子と接続される第2接続端子、及びそれらの中間の
    スプリング部が設けられ、 前記第1接続端子は、前記スプリング部により前記絶縁
    性基材から浮いており、 前記配線の少なくとも前記第1接続端子と前記突起導体
    の間に接合性のよい金属薄膜層が設けられていることを
    特徴とする半導体装置。
  7. 【請求項7】前記請求項6に記載の半導体装置におい
    て、 前記薄膜層は前記配線の全面に設けられており、前記ス
    プリング部の、前記第1接続端子の近傍の前記薄膜層が
    部分的に酸化されていることを特徴とする半導体装置。
  8. 【請求項8】前記請求項6に記載の半導体装置におい
    て、 前記薄膜層は、前記第1接続端子と前記突起導体の間の
    みに設けられていることを特徴とする半導体装置。
  9. 【請求項9】前記請求項6乃至8のいずれか1項に記載
    の半導体装置において、 前記薄膜層は、金(Au)薄膜層又は錫(Sn)薄膜層
    であることを特徴とする半導体装置。
  10. 【請求項10】テープ状の絶縁性基材の第1主面上、及
    び前記第1主面と対向する第2主面上に導電性薄膜層を
    形成し、 前記絶縁性基材の第1主面上に形成された導電性薄膜層
    をエッチングして外部接続端子を形成し、 前記外部接続端子と前記絶縁性基材の第2主面上に形成
    された導電性薄膜層を接続するスルーホール配線を形成
    し、 前記絶縁性基材の第2主面上に形成された導電性薄膜層
    をエッチングして、半導体チップの外部電極と接続され
    る第1接続端子、前記スルーホール配線により前記外部
    接続端子と接続される第2接続端子、及びそれらの中間
    のスプリング部を有する配線を形成し、 前記絶縁性基材の第1主面上に、前記外部接続端子の所
    定位置が露出するように保護膜を形成し、 前記外部接続端子の露出面、及び前記配線の表面に接合
    性のよい金属薄膜層を形成し、 前記第1接続端子上に突起導体を形成することを特徴と
    する配線基板の製造方法。
  11. 【請求項11】前記請求項10に記載の配線基板の製造
    方法において、 前記薄膜層を形成した後、 前記スプリング部の、前記第1接続端子の近傍の前記薄
    膜層を部分的に酸化し、 前記第1接続端子上に突起導体を形成することを特徴と
    する配線基板の製造方法。
  12. 【請求項12】前記請求項10に記載の配線基板の製造
    方法において、 前記薄膜層を形成した後、 前記絶縁性基材の配線形成面上に、前記第1接続端子を
    覆うレジスト膜を形成し、 前記配線の前記第1接続端子上を除く領域の前記薄膜層
    を除去し、 前記第1接続端子上に突起導体を形成することを特徴と
    する配線基板の製造方法。
  13. 【請求項13】前記請求項10に記載の配線基板の製造
    方法において、 前記薄膜層は、金(Au)薄膜層又は錫(Sn)薄膜層
    であることを特徴とする配線基板の製造方法。
  14. 【請求項14】テープ状の絶縁性基材の第1主面上、及
    び前記第1主面と対向する第2主面上に導電性薄膜層を
    形成し、 前記絶縁性基材の第1主面上に形成された前記導電性薄
    膜層をエッチングして外部接続端子を形成し、 前記外部接続端子と前記絶縁性基材の第2主面上に形成
    された導電性薄膜を接続するスルーホール配線を形成
    し、 前記絶縁性基材の第2主面上に形成された導電性薄膜層
    をエッチングして、半導体チップの外部電極と接続され
    る第1接続端子、前記スルーホール配線により前記外部
    接続端子と接続される第2接続端子、及びそれらの中間
    のスプリング部を有する配線を形成し、 前記絶縁性基材の第1主面上に、前記外部接続端子の所
    定位置が露出するように保護膜を形成し、 前記絶縁性基材の第2主面上に、前記第1接続端子上が
    開口されたレジスト膜を形成し、 前記外部接続端子の露出面、及び前記第1接続端子の表
    面に接合性のよい金属薄膜層を形成し、 前記第1接続端子上に突起導体を形成することを特徴と
    する配線基板の製造方法。
  15. 【請求項15】前記請求項14に記載の配線基板の製造
    方法において、 前記薄膜層は、金(Au)薄膜層又は錫(Sn)薄膜層
    であることを特徴とする配線基板の製造方法。
  16. 【請求項16】テープ状の絶縁性基材の第1主面上、及
    び前記第1主面と対向する第2主面上に導電性薄膜層を
    形成し、 前記絶縁性基材の第1主面上に形成された導電性薄膜層
    をエッチングして外部接続端子を形成し、 前記外部接続端子と前記絶縁性基材の第2主面上に形成
    された導電性薄膜層を接続するスルーホール配線を形成
    し、 前記絶縁性基材の第2主面上に形成された導電性薄膜層
    をエッチングして、半導体チップの外部電極と接続され
    る第1接続端子、前記スルーホール配線により前記外部
    接続端子と接続される第2接続端子、及びそれらの中間
    のスプリング部を有する配線を形成し、 前記絶縁性基材の第1主面上に前記外部接続端子の所定
    位置が露出されるように保護膜を形成し、 前記外部接続端子の露出面に錫薄膜層を形成し、 前記第1接続端子の表面に金薄膜層を形成し、 前記第1接続端子上に突起導体を形成することを特徴と
    する配線基板の製造方法。
  17. 【請求項17】前記請求項10乃至14のいずれか1項
    に記載の配線基板の製造方法において、 前記突起導体は、 ワイヤ状のはんだを前記第1接続端子上に熱圧着してボ
    ール状のバンプを形成し、 前記ボール状バンプのワイヤ部分を切断して形成するこ
    とを特徴とする配線基板の製造方法。
  18. 【請求項18】前記請求項10乃至14のいずれか1項
    に記載の配線基板の製造方法において、 前記突起導体は、 前記第1接続端子上にはんだペーストを塗布し、 前記はんだペーストを加熱してボール状のバンプを形成
    することを特徴とする配線基板の製造方法。
JP2001047554A 2000-12-28 2001-02-23 配線基板、半導体装置、及びその製造方法 Withdrawn JP2002261183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047554A JP2002261183A (ja) 2000-12-28 2001-02-23 配線基板、半導体装置、及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-404685 2000-12-28
JP2000404685 2000-12-28
JP2001047554A JP2002261183A (ja) 2000-12-28 2001-02-23 配線基板、半導体装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002261183A true JP2002261183A (ja) 2002-09-13

Family

ID=26607297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047554A Withdrawn JP2002261183A (ja) 2000-12-28 2001-02-23 配線基板、半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002261183A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153673A1 (ja) * 2012-04-14 2013-10-17 新電元工業株式会社 電子部品搭載用配線基材、電子部品搭載用配線基材の製造方法、電子回路モジュール及びランド形成装置
US20160192507A1 (en) * 2012-07-10 2016-06-30 Hsio Technologies, Llc Electrodeposited contact terminal for use as an electrical connector or semiconductor packaging substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153673A1 (ja) * 2012-04-14 2013-10-17 新電元工業株式会社 電子部品搭載用配線基材、電子部品搭載用配線基材の製造方法、電子回路モジュール及びランド形成装置
US20160192507A1 (en) * 2012-07-10 2016-06-30 Hsio Technologies, Llc Electrodeposited contact terminal for use as an electrical connector or semiconductor packaging substrate
US9761520B2 (en) * 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals

Similar Documents

Publication Publication Date Title
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JP4819335B2 (ja) 半導体チップパッケージ
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP3878436B2 (ja) 配線基板および半導体装置
JP2001250876A (ja) 半導体装置及びその製造方法
JP2000068328A (ja) フリップチップ実装用配線基板
JP2001053432A (ja) フリップチップ実装構造
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH11191571A (ja) 半導体装置およびその製造方法
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP3563170B2 (ja) 半導体装置の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP3889311B2 (ja) プリント配線板
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH09246416A (ja) 半導体装置
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2002270629A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513