JP2005019431A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005019431A
JP2005019431A JP2003177863A JP2003177863A JP2005019431A JP 2005019431 A JP2005019431 A JP 2005019431A JP 2003177863 A JP2003177863 A JP 2003177863A JP 2003177863 A JP2003177863 A JP 2003177863A JP 2005019431 A JP2005019431 A JP 2005019431A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
electrodes
connecting member
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003177863A
Other languages
English (en)
Other versions
JP4263953B2 (ja
Inventor
Mitsuo Umemoto
光雄 梅本
Kazuma Tanida
一真 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Rohm Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Sanyo Electric Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003177863A priority Critical patent/JP4263953B2/ja
Priority to TW093117030A priority patent/TWI235442B/zh
Priority to CNB200410049534XA priority patent/CN100411127C/zh
Priority to US10/870,440 priority patent/US7061107B2/en
Priority to KR1020040046612A priority patent/KR100540113B1/ko
Publication of JP2005019431A publication Critical patent/JP2005019431A/ja
Priority to US11/353,192 priority patent/US7306972B2/en
Application granted granted Critical
Publication of JP4263953B2 publication Critical patent/JP4263953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電極を有した複数の半導体チップの間を、低融点金属部材を介して接続した実装構造において、電極間の良好な電気的及び機械的接続を実現する。
【解決手段】第１の半導体チップ１の表面にはバンプ電極３が形成されている。第２の半導体チップ１０には、貫通孔１１が形成され、この貫通孔１１の中央に空隙１３を有した貫通電極１２が形成されている。そして、バンプ電極３と貫通電極１２との接合面には、低融点金属部材４が介在すると共に、低融点金属部材４の一部が溶融時に貫通電極１２の空隙１３に流入するようにした。これにより、隣接するバンプ電極３，３の間に過剰な低融点金属部材４が供給されることによりバンプ電極３，３間の短絡を招くことが防止される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に貫通電極を有する半導体装置の実装技術に関するものである。
【０００２】
【従来の技術】
従来より、バンプ電極や貫通電極を有した複数の半導体チップを半田等の低融点金属部材を介して、電気的及び機械的に互いに接続した実装構造が知られている。
【０００３】
図８は従来例に係る半導体装置の製造方法を説明する断面図である。図８（ａ）に示すように、第１の半導体チップ５０の表面にはパッシベーション膜５１が形成されている。そして、複数のバンプ電極５２が第１の半導体チップ５０の表面に形成され、その先端には低融点金属部材５３が付着されている。
【０００４】
一方、第２の半導体チップ６０には、複数の貫通孔６１が形成され、それぞれの貫通孔６１に銅等の金属から成る貫通電極６２が埋め込まれている。貫通電極６２は、第２の半導体チップ６０の裏面（図８（ａ）において上側の面）から突出して形成されている。また、第２の半導体チップ６０の裏面は、貫通電極６２が形成された領域を除いて、パッシベーション膜６３で被覆されている。
【０００５】
第１の半導体チップ５０と第２の半導体チップ６０とは、バンプ電極５２と貫通電極６２とが所定間隔を持って対面するように配置される。ここで、複数のバンプ電極５２、複数の貫通電極６２はおよそ２０μｍ以下の微小ピッチを持って配置されている。
【０００６】
次に、図８（ｂ）に示すように、低融点金属部材５３を加熱により溶融し、この溶融された低融点金属部材５３を介して、バンプ電極５２と貫通電極６２とを接合する。溶融された低融点金属部材５３は冷却により固体化するので、バンプ電極５２と貫通電極６２は、低融点金属部材５３を介して電気的及び機械的に接続される。
【０００７】
図９は他の従来例に係る半導体装置の製造方法を説明する断面図である。この従来例では、バンプ電極や貫通電極を有した複数の半導体チップの間を低融点金属部材を介して電気的及び機械的に接続すると同時に、樹脂封止を行うものである。
【０００８】
図９（ａ）に示すように、金属活性を持った熱硬化性樹脂６４を、第２の半導体チップ６０の裏面（第１の半導体チップ５０との対向面）に適量付着させる。その後、図９（ｂ）に示すように、低融点金属部材５３を加熱により溶融し、この溶融された低融点金属部材５３を介して、バンプ電極５２と貫通電極６２とを接合すると共に、熱硬化性樹脂６４を第１の半導体チップ５０と第２の半導体チップ６０裏面との間の間隙に充填する。
【０００９】
この時、低融点金属部材５３が溶融するのとほぼ同時に熱硬化性樹脂６４の熱硬化が生じるように、加熱温度の設定、低融点金属部材５３及び熱硬化性樹脂６４の材料選択を行うことで、バンプ電極５２と貫通電極６２との電気的及び機械的接続と樹脂封止とを同時に実現することができる。
【００１０】
なお、先行技術文献としては特許文献１がある。
【００１１】
【特許文献１】
特開平１０−１２６８８号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、図８に示した従来例では、低融点金属部材５３の供給量が過剰であると、図８（ｂ）に示すように、隣接する電極間で短絡が生じるおそれがあった。複数のバンプ電極５２及び複数の貫通電極６２はおよそ２０μｍ以下という微小ピッチを持って配置されているために、低融点金属部材５３の供給量を適切に制御するのは困難であった。
【００１３】
また、図９に示した他の従来例では、バンプ電極５２と貫通電極６２とが接合される前に、熱硬化性樹脂６４が接合部を覆うため、この接合部、すなわちバンプ電極５２と貫通電極６２との接合面に、熱硬化性樹脂６４が残留するおそれがあった。図９（ｂ）では接合部に残留した熱硬化性樹脂６４Ａを図示している。すると、バンプ電極５２と貫通電極６２の電気的な接合面積が低下するために、接続抵抗が高くなり、若しくは断線を招くことになり、電気的な接続特性が劣化するおそれがあった。
【００１４】
【課題を解決するための手段】
本発明は、半導体チップの実装構造を提供するものであり、第１の半導体チップの表面にはバンプ電極が形成され、第２の半導体チップには、貫通孔が形成され、この貫通孔の中央に空隙を有した貫通電極が形成されている。そして、バンプ電極と貫通電極との接合面には、低融点金属部材が介在すると共に、その一部が貫通電極の空隙に挿入されるようにしたことを特徴とするものである。
【００１５】
係る構成によれば、低融点金属部材の一部が貫通電極の空隙に挿入されるようにしたので、隣接する電極間に過剰な低融点金属部材が供給されることにより電極間の短絡を招くことが防止されると共に、貫通電極が低融点金属部材と接触する面積は、低融点金属部材が貫通電極の空隙に深く挿入されるに伴って増加するため、両者の電気的・機械的接続をより良好にすることができる。
【００１６】
【発明の実施の形態】
本発明の第１の実施形態について図１を参照しながら説明する。
図１（ａ）に示すように、第１の半導体チップ１の表面には図示しない半導体集積回路が形成されており、その半導体集積回路を保護するため、シリコン窒化膜（ＳｉＮ膜）などから成るパッシベーション膜２が形成されている。そして、半導体集積回路の外部接続用端子として複数のバンプ電極３が第１の半導体チップ１表面に形成され、その先端には電極接続用部材である低融点金属部材４が付着されている。
【００１７】
複数のバンプ電極３は銅などの金属から成り、電解メッキ法を用いて形成することができる。その厚さは１０μｍ程度であり、およそ２０μｍ以下の微小ピッチを持って配置されている。低融点金属部材４は、バンプ電極３や後述する貫通電極１２を構成する金属とは異なる金属から成り、それより低い融点を有した異種金属、例えば、半田や鉛フリーのＳｎＡｇなどから成る。また、低融点金属部材４は同様に電解メッキ法を用いて形成することができる。その厚さは１．５μｍ程度である。
【００１８】
一方、第２の半導体チップ１０には、複数の貫通孔１１が形成され、それぞれの貫通孔１１に銅などの金属から成る貫通電極１２が埋め込まれている。これらの貫通電極１２は立体的に見れば円筒もしくは角筒の形状を呈している。すなわち、貫通電極１２は、貫通孔１１の中央に間隙１３を有しており、第２の半導体チップ１０の裏面（図１（ａ）において上側の面）から数μｍ突出して形成されている。第２の半導体チップ１０の厚さが５０μｍであれば、貫通電極１２はそれより数μｍ長いことになる。また、これらの貫通電極１２は、第１の半導体チップ１のバンプ電極３と同じピッチで配置されている。
【００１９】
また、第２の半導体チップ１０の裏面は、貫通電極１２が形成された領域を除いて、シリコン窒化膜（ＳｉＮ膜）などから成るパッシベーション膜１で被覆されている。また、第２の半導体チップ１０の表面（図１（ａ）において下側の面）には、図示しない半導体集積回路が形成されている。貫通電極１２はこの半導体集積回路の外部接続用端子として用いられる。このような第２の半導体チップ１０の構造の形成方法については後述する。
【００２０】
そして、第１の半導体チップ１と第２の半導体チップ１０とは、バンプ電極３と貫通電極１２とが所定間隔を持って対面するように配置される。
【００２１】
次に、図１（ｂ）に示すように、低融点金属部材４を加熱により溶融し、この溶融された低融点金属部材４を介して、バンプ電極３と貫通電極１２とを接合する。このような加熱及び接合の工程は、フリップチップボンダーを用いて行うことができる。この時、溶融された低融点金属部材４の一部が毛細管現象により貫通電極１２の空隙１３に流入するので、隣接するバンプ電極３，３の間の短絡が防止される。
【００２２】
その後、溶融された低融点金属部材４は冷却により固体化され、バンプ電極３と貫通電極１２は、低融点金属部材４を介して電気的及び機械的に接続される。ここで、貫通電極１２が低融点金属部材４と接触する面積は、低融点金属部材４が貫通電極１２の空隙１３に深く挿入されるほど増加するため、両者の電気的・機械的接続をより良好にすることができる。この後、第１の半導体チップ１と第２の半導体チップ１０との間に樹脂を注入し、樹脂封止を行う。
【００２３】
次に、第２の半導体チップ１０の構造の形成方法の一例について図２乃至図６を参照しながら説明する。
【００２４】
図２に示すように、第２の半導体チップ１０の表面（半導体集積回路の形成されたの面）にドライエッチング法を用いて溝２１を形成する。そして、電解メッキのためのシード層２２を、溝２１内部を含む第２の半導体チップ１０の表面全体に形成し、その後銅の電解メッキを行い、メッキ層２３を形成する。この時、メッキ時間等を制御することでメッキ層２３が溝２１の内部に完全に埋め込まれる前にメッキを終了する。また、シード層２２の所定領域は図示しないホトレジスト層で覆われることにより、メッキ層２３を選択的に形成し、半導体集積回路との必要な接続を得ることができる。
【００２５】
次に、図３に示すように、第２の半導体チップ１０の裏面を研磨又はエッチングすることにより、第２の半導体チップ１０に貫通孔１１が形成され、貫通孔１１の中央に空隙１３を有した貫通電極１２が形成される。
【００２６】
次に、図４に示すように、第２の半導体チップ１０の裏面の半導体をエッチングすることにより、貫通電極１２を突出させる。
【００２７】
次に、図５に示すように、第２の半導体チップ１０の裏面にシリコン窒化膜（ＳｉＮ膜）などから成るパッシベーション膜１４をＣＶＤ法によって形成する。この工程で、貫通電極１２の突出した先端がパッシベーション膜１４によって覆われる。そこで、図６に示すように、ＣＭＰ法によって貫通電極１２の突出した先端を覆うパッシベーション膜１４を研磨し、貫通電極１２の突出した先端を露出させる。こうして、第２の半導体チップ１０の貫通電極構造が完成する。
【００２８】
なお、貫通孔１１の孔径が１０μｍであるとすると貫通電極１２の厚さは１μｍ程度、貫通電極１２の間隙１３の幅は８μｍ程度であることが適当であるが、これに限定されることはない。
【００２９】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図７を参照しながら説明する。なお、図１と同一の構成部分については同一の符号を付して説明を省略する。
【００３０】
図７（ａ）に示すように、金属活性を持った熱硬化性樹脂１５を、ディスペンサーを用いて第２の半導体チップ１０の裏面（第１の半導体チップ１との対向面）に適量付着させる。熱硬化性樹脂１５は、第１の半導体チップ１の表面（第２の半導体チップ１０との対向面）に付着させても良い。熱硬化性樹脂１５としては、例えば非導電性ペースト（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）を用いることができる。
【００３１】
その後、図７（ｂ）に示すように、低融点金属部材４を加熱により溶融し、この溶融された低融点金属部材４を介して、バンプ電極３と貫通電極１２とを接合すると共に、熱硬化性樹脂１５を第１の半導体チップ１０と第２の半導体チップ１０の裏面との間の間隙に充填する。
【００３２】
この時、低融点金属部材４が溶融するのとほぼ同時に熱硬化性樹脂１５の熱硬化が生じるように、加熱温度の設定、低融点金属部材４及び熱硬化性樹脂１５の材料選択を行う。低融点金属部材４がＳｎＡｇ、熱硬化性樹脂１５が非導電性ペーストから成る場合には、加熱温度は２４０℃〜３００℃である。
【００３３】
この加熱の過程で、金属活性を持った熱硬化性樹脂１５の一部は、電極表面を活性化した後に、熱硬化して流動性を失う前に毛細管現象により貫通電極１２の空隙１３に流入し、これに続いて、溶融された低融点金属部材４の一部が貫通電極１２の空隙１３に流入する。その後、熱硬化性樹脂１５は熱硬化し、溶融された低融点金属部材４は冷却により固体化する。熱硬化性樹脂１５は当然であるが冷却後も硬化状態を維持する。
【００３４】
これにより、バンプ電極３と貫通電極１２との接合面には低融点金属部材４のみが介在し、熱硬化性樹脂４が残留することが防止され、両者の良好な電気的接続を得ることが可能になる。また、低融点金属部材４の一部は貫通電極１２の空隙１３に挿入されることで、低融点金属部材４と貫通電極１２との接触面積が大きくなり、さらに、この間隙の中で、熱硬化性樹脂１５が低融点金属部材４に接触してこれに蓋をするという良好な実装構造を得ることが可能になる。
【００３５】
なお、第１及び第２の実施形態では、バンプ電極３の先端と空隙を有した貫通電極４の先端とを接続する接続構造を得ているが、本発明はこれに限られることなく、空隙を有した貫通電極４の先端同士を接続する接続構造にも適用することができる。
【００３６】
【発明の効果】
本発明によれば、バンプ電極や貫通電極を有した複数の半導体チップの間を、低融点金属部材を介して接続した実装構造において、電極間の良好な電気的及び機械的接続を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための断面図である。
【図２】半導体チップの構造の形成方法を説明するための断面図である。
【図３】半導体チップの構造の形成方法を説明するための断面図である。
【図４】半導体チップの構造の形成方法を説明するための断面図である。
【図５】半導体チップの構造の形成方法を説明するための断面図である。
【図６】半導体チップの構造の形成方法を説明するための断面図である。
【図７】本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための断面図である。
【図８】従来例に係る半導体装置及その製造方法を説明するための断面図である。
【図９】他の従来例に係る半導体装置及その製造方法を説明するための断面図である。

Claims (7)

  1. 第１の半導体チップと、
    前記第１の半導体チップの表面に形成された第１の電極と、
    前記第１の半導体チップと対向して配置された第２の半導体チップと、
    前記第２の半導体チップを貫通する貫通孔の中に形成され、この貫通孔の中央に空隙を有した第２の電極と、
    前記第１の電極と前記第２の電極とを接続する電極接続用部材と、を有し、
    前記電極接続用部材は、前記第１の電極と前記第２の電極との接合面に介在すると共に、前記電極接続用部材の一部が前記第２の電極の空隙に挿入されたことを特徴とする半導体装置。
  2. 前記第１の半導体チップと前記第２の半導体チップとの間の間隙に充填されると共に、前記第２の電極の空隙に挿入され、前記第２の電極の空隙に部分的に挿入された前記電極接続用部材と接触した封止用樹脂を有することを特徴とする請求項１記載の半導体装置。
  3. 前記電極接続用部材の融点は、前記第１及び第２の電極の融点より低いことを特徴とする請求項１記載の半導体装置。
  4. 前記封止用樹脂は熱硬化性樹脂であることを特徴とする請求項２記載の半導体装置。
  5. 先端に電極接続用部材が付着された第１の電極を有する第１の半導体チップと、貫通孔が形成されこの貫通孔の中央に空隙が形成された第２の電極を有する第２の半導体チップとを準備し、
    前記第１の半導体チップと前記第２の半導体チップとを前記第１の電極と前記第２の電極とが対面するように配置し、
    前記電極接続用部材を加熱により溶融し、
    溶融した前記電極接続用部材を介して前記第１の電極と前記第２の電極とを接合すると共に、前記第２の電極の空隙に前記電極接続用部材を流入させることを特徴とする半導体装置の製造方法。
  6. 先端に電極接続用部材が付着された第１の電極を有する第１の半導体チップと、貫通孔が形成されこの貫通孔の中央に空隙が形成された第２の電極を有する第２の半導体チップとを準備し、
    前記第１又は第２の半導体チップの主面に熱硬化性樹脂を付着し、
    前記第１の半導体チップと前記第２の半導体チップとを前記第１の電極と前記第２の電極とが対面するように配置し、
    前記電極接続用部材を加熱により溶融し、
    溶融した前記電極接続用部材を介して前記第１の電極と前記第２の電極とを接合すると共に、前記第２の電極の空隙に前記熱硬化性樹脂の一部を流入させ、続いて該空隙に前記電極接続用部材の一部を流入させることを特徴とする半導体装置の製造方法。
  7. 前記電極接続用部材の融点は、前記第１及び第２の電極の融点より低いことを特徴とする請求項５又は請求項６記載の半導体装置の製造方法。
JP2003177863A 2003-06-23 2003-06-23 半導体装置及びその製造方法 Expired - Fee Related JP4263953B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003177863A JP4263953B2 (ja) 2003-06-23 2003-06-23 半導体装置及びその製造方法
TW093117030A TWI235442B (en) 2003-06-23 2004-06-14 Semiconductor device and method for making same
CNB200410049534XA CN100411127C (zh) 2003-06-23 2004-06-16 半导体器件及其制造方法
US10/870,440 US7061107B2 (en) 2003-06-23 2004-06-18 Semiconductor device and manufacturing method of the same
KR1020040046612A KR100540113B1 (ko) 2003-06-23 2004-06-22 반도체 장치 및 그 제조 방법
US11/353,192 US7306972B2 (en) 2003-06-23 2006-02-14 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003177863A JP4263953B2 (ja) 2003-06-23 2003-06-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005019431A true JP2005019431A (ja) 2005-01-20
JP4263953B2 JP4263953B2 (ja) 2009-05-13

Family

ID=34100149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003177863A Expired - Fee Related JP4263953B2 (ja) 2003-06-23 2003-06-23 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7061107B2 (ja)
JP (1) JP4263953B2 (ja)
KR (1) KR100540113B1 (ja)
CN (1) CN100411127C (ja)
TW (1) TWI235442B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055003A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
KR20120067266A (ko) * 2010-12-15 2012-06-25 스태츠 칩팩, 엘티디. 반도체 소자 및 그 제조 방법
JP2013098201A (ja) * 2011-10-28 2013-05-20 Fujitsu Ltd 半導体装置及びその製造方法
KR20160125965A (ko) 2014-02-28 2016-11-01 아스테라스 세이야쿠 가부시키가이샤 신규 인간 tlr2 및 인간 tlr4에 결합하는 이중 특이적 항체

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG134187A1 (en) * 2006-01-13 2007-08-29 Tezzaron Semiconductor S Pte L Stacked wafer for 3d integration
WO2007089207A1 (en) 2006-02-01 2007-08-09 Silex Microsystems Ab Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
US7821107B2 (en) 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
EP2350910B1 (en) * 2008-11-24 2018-07-25 Certicom Corp. System and method for hardware based security
JP5522377B2 (ja) * 2009-03-05 2014-06-18 Ｔｄｋ株式会社 貫通電極の形成方法、及び半導体基板
KR20120067525A (ko) 2010-12-16 2012-06-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP7353748B2 (ja) * 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
JPH1012688A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Works Ltd 半導体チップの検査方法
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055003A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
KR20120067266A (ko) * 2010-12-15 2012-06-25 스태츠 칩팩, 엘티디. 반도체 소자 및 그 제조 방법
KR101979024B1 (ko) * 2010-12-15 2019-08-28 스태츠 칩팩 피티이. 엘티디. 반도체 소자 및 그 제조 방법
JP2013098201A (ja) * 2011-10-28 2013-05-20 Fujitsu Ltd 半導体装置及びその製造方法
KR20160125965A (ko) 2014-02-28 2016-11-01 아스테라스 세이야쿠 가부시키가이샤 신규 인간 tlr2 및 인간 tlr4에 결합하는 이중 특이적 항체

Also Published As

Publication number Publication date
CN100411127C (zh) 2008-08-13
US20060131741A1 (en) 2006-06-22
CN1574264A (zh) 2005-02-02
JP4263953B2 (ja) 2009-05-13
US20050023675A1 (en) 2005-02-03
US7306972B2 (en) 2007-12-11
TW200504905A (en) 2005-02-01
KR100540113B1 (ko) 2006-01-11
US7061107B2 (en) 2006-06-13
KR20050000338A (ko) 2005-01-03
TWI235442B (en) 2005-07-01

Similar Documents

Publication Publication Date Title
US7306972B2 (en) Semiconductor device and manufacturing method of the same
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
TW200537700A (en) A method of creating solder bar connections on electronic packages
JP2001085470A (ja) 半導体装置及びその製造方法
JP2019050302A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2000022300A (ja) 配線基板および電子ユニット
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2001053432A (ja) フリップチップ実装構造
JP2005026364A (ja) 混成集積回路
JP2015185754A (ja) 半導体装置
JP2004186629A (ja) 半導体装置およびその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2000252320A (ja) 半導体装置およびその製造方法
JPH09181120A (ja) 半導体装置およびその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2001053195A (ja) 半導体装置の製造方法
JP2010141112A (ja) 半導体装置および半導体装置の製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees