CN100411127C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100411127C
CN100411127C CNB200410049534XA CN200410049534A CN100411127C CN 100411127 C CN100411127 C CN 100411127C CN B200410049534X A CNB200410049534X A CN B200410049534XA CN 200410049534 A CN200410049534 A CN 200410049534A CN 100411127 C CN100411127 C CN 100411127C
Authority
CN
China
Prior art keywords
electrode
semiconductor chip
space
melting
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200410049534XA
Other languages
English (en)
Other versions
CN1574264A (zh
Inventor
梅本光雄
谷田一真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Rohm Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Sanyo Electric Co Ltd filed Critical Rohm Co Ltd
Publication of CN1574264A publication Critical patent/CN1574264A/zh
Application granted granted Critical
Publication of CN100411127C publication Critical patent/CN100411127C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract

一种半导体器件。在将有电极的多个半导体芯片之间介由低熔点金属构件连接的安装结构中，实现电极间的良好电气及机械连接。在第一半导体芯片(1)的表面上形成凸点电极(3)。在第二半导体芯片(10)中，形成通孔(11)，形成在该通孔(11)的中央有空隙(13)的贯通电极(12)。在凸点电极(3)和贯通电极(12)的接合面中，夹置低熔点金属构件(4)，同时使低熔点金属构件(4)的一部分在熔融时流入到贯通电极(12)的空隙(13)中。由此，可以防止因在相邻的凸点电极(3、3)之间供给过剩的低熔点金属构件(4)而导致凸点电极(3、3)间的短路。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及具有贯通电极的半导体器件的安装技术。
背景技术
以往，已知将有凸点电极或贯通电极的多个半导体芯片介由焊料等低熔点金属构件进行电气及机械式地相互连接的安装结构。
图8是说明现有例的半导体器件的制造方法的剖面图。如图8(a)所示，在第一半导体芯片50的表面上形成有钝化膜51。然后，将多个凸点电极52形成在第一半导体芯片50的表面上，在其前端上附着低熔点金属构件53。
另一方面，在第二半导体芯片60中，形成多个通孔61，在各个通孔61中埋入铜等金属构成的贯通电极62。将贯通电极62从第二半导体芯片60的背面(图8(a)中上侧的面)突出形成。此外，除了形成了贯通电极62的区域以外，第二半导体芯片60的背面被钝化膜63覆盖。
配置第一半导体芯片50和第二半导体芯片60，使凸点电极52和贯通电极62具有规定间隔并相互面对。这里，将多个凸点电极52、多个贯通电极62具有大约20μm以下的微小间距来配置。
接着，如图8(b)所示，将低熔点金属构件53通过加热而熔融，介由该熔融的低熔点金属构件53，将凸点电极52和贯通电极62接合。由于熔融的低熔点金属构件53通过冷却而固化，所以凸点电极52和贯通电极62介由低熔点金属构件53被电气及机械式连接。
图9是说明另一现有例的半导体器件的制造方法的剖面图。在该现有例中，将具有凸点电极或贯通电极的多个半导体芯片之间介由低熔点金属构件进行电气及机械式连接，同时进行树脂密封。
如图9(a)所示，将具有金属活性的热固化性树脂64适量附着在第二半导体芯片60的背面(与第一半导体芯片50的对置面)上。然后，如图9(b)所示，将低熔点金属构件53通过加热而熔融，介由该熔融的低熔点金属构件53，将凸点电极52和贯通电极62接合，同时将热固化性树脂64填充到第一半导体芯片50和第二半导体芯片60背面之间的间隙中。
此时，通过进行加热温度的设定、低熔点金属构件53及热固化性树脂64的材料选择，使热固化性树脂64的热固化几乎与低熔点金属构件53熔融同时进行，从而可以同时实现凸点电极52和贯通电极62的电气及机械式连接和树脂密封。
再有，作为现有技术文献，有专利文献1。
【专利文献1】
(日本)特开平10-12688号公报
但是，在图8所示的现有例中，如果低熔点金属构件53的供给量过剩，则如图8(b)所示，有在相邻的电极间发生短路的危险。由于将多个凸点电极52和多个贯通电极62以大约20μm以下的微小间距来配置，所以难以合适地控制低熔点金属构件53的供给量。
而在图9所示的另一现有例中，由于在将凸点电极52和贯通电极62接合前，热固化性树脂64覆盖接合部，所以在该接合部、即凸点电极52和贯通电极62的接合面上，有可能残留热固化性树脂64。在图9(b)中图示了接合部中残留的热固化性树脂64A。于是，凸点电极52和贯通电极62的电接合面积下降，所以连接电阻升高或导致断线，有电气连接特性恶化的危险。
发明内容
本发明提供一种半导体芯片的安装结构，在第一半导体芯片的表面上形成有凸点电极，在第二半导体芯片中形成有通孔，形成在该通孔的中央有空隙的贯通电极。其特征在于，在凸点电极和贯通电极的接合面中，夹置有低熔点金属构件，同时使其一部分插入在贯通电极的空隙中。
根据这样的结构，由于可将低熔点金属构件的一部分插入在贯通电极的空隙中，所以可以防止因在相邻的电极间供给过剩的低熔点金属构件而导致电极间的短路，同时贯通电极与低熔点金属构件接触的面积随着低熔点金属构件深深地插入到贯通电极的空隙中而增加，可以使两者的电气、机械连接更好。
附图说明
图1是说明本发明第一实施方式的半导体器件及其制造方法的剖面图。
图2是说明半导体芯片的结构的形成方法的剖面图。
图3是说明半导体芯片的结构的形成方法的剖面图。
图4是说明半导体芯片的结构的形成方法的剖面图。
图5是说明半导体芯片的结构的形成方法的剖面图。
图6是说明半导体芯片的结构的形成方法的剖面图。
图7是说明本发明第二实施方式的半导体器件及其制造方法的剖面图。
图8是说明现有例的半导体器件及其制造方法的剖面图。
图9是说明另一现有例的半导体器件及其制造方法的剖面图。
具体实施方式
下面参照图1来说明本发明的第一实施方式。
如图1(a)所示，在第一半导体芯片1的表面上形成未图示的半导体集成电路，为了保护该半导体集成电路，形成由氮化硅膜(SiN膜)构成的钝化膜2。然后，将多个凸点电极3形成在第一半导体芯片1表面上作为半导体集成电路的外部连接用端子，在其前端上附着作为电极连接用构件的低熔点金属构件4。
多个凸点电极3由铜等金属构成，可以使用电解镀敷法来形成。其厚度为10μm左右，以大约20μm以下的微小间距来配置。低熔点金属构件4由与构成凸点电极3或后述的贯通电极12的金属不同的金属构成，由具有熔点比其低的不同种金属、例如焊料或无铅的SnAg等构成。此外，低熔点金属构件4同样可以使用电解镀敷法来形成。其厚度为1.5μm左右。
另一方面，在第二半导体芯片10中，形成多个通孔11，在各个通孔11中埋入铜等金属构成的贯通电极12。如果立体式观察这些贯通电极12，则呈圆筒或方筒的形状。即，贯通电极12在通孔11的中央有间隙13，从第二半导体芯片10的背面(图1(a)中上侧的面)突出数μm而形成。如果第二半导体芯片10的厚度为50μm，则贯通电极12大约比其长数μm。此外，这些贯通电极12按与第一半导体芯片1的凸点电极3相同的间距来配置。
此外，除了形成了贯通电极12的区域以外，第二半导体芯片10的背面被氮化硅膜(SiN膜)构成的钝化膜1覆盖。另外，在第二半导体芯片10的表面(图1(a)中下侧的面)中，形成未图示的半导体集成电路。贯通电极12用作该半导体集成电路的外部连接用端子。有关这样的第二半导体芯片10的结构的形成方法将后述。
然后，配置第一半导体芯片1和第二半导体芯片10，使凸点电极3和贯通电极12具有规定间隔并相互对置。
接着，如图1(b)所示，将低熔点金属构件4通过加热而熔融，介由该熔融的低熔点金属构件4，将凸点电极3和贯通电极12接合。这样的加热和接合工序可使用倒装片接合器来进行。此时，熔融的低熔点金属构件4的一部分因毛细管现象而流入到贯通电极12的空隙13中，所以可防止相邻的凸点电极3、3之间的短路。
然后，熔融的低熔点金属构件4因冷却而被固化，凸点电极3和贯通电极12介由低熔点金属构件4被电气和机械式连接。这里，低熔点金属构件4插入贯通电极12的空隙13中越深，越增加贯通电极12与低熔点金属构件4接触的面积，所以可以更良好地进行两者的电气、机械连接。然后，在第一半导体芯片1和第二半导体芯片10之间注入树脂，进行树脂密封。
下面，参照图2至图6来说明第二半导体芯片10的结构的形成方法的一例。
如图2所示，在第二半导体芯片10的表面(形成了半导体集成电路的面)上使用干法腐蚀来形成沟21。然后，将用于电解镀敷的籽晶(seed)层22形成在包含沟21内部的第二半导体芯片10的整个表面上，然后进行铜的电解镀敷，形成镀敷层23。此时，通过对镀敷时间等进行控制，在镀敷层23被完全埋入在沟21的内部前结束镀敷。此外，通过将籽晶层22的规定区域用未图示的光致抗蚀剂层覆盖，选择性地形成镀敷层23，可获得与半导体集成电路的必要的连接。
接着，如图3所示，通过对第二半导体芯片10的背面进行研磨或腐蚀，在第二半导体芯片10形成通孔11，形成在通孔11的中央具有空隙13的贯通电极12。
接着，如图4所示，通过对第二半导体芯片10的背面的半导体进行腐蚀，使贯通电极12突出。
接着，如图5所示，在第二半导体芯片10的背面上通过CVD法来形成由氮化硅膜(SiN膜)构成的钝化膜14。在该工序中，贯通电极12的突出的前端被钝化膜14覆盖。因此，如图6所示，通过CMP法对覆盖贯通电极12的突出的前端的钝化膜14进行研磨，使贯通电极12的突出的前端露出。这样，完成第二半导体芯片10的贯通电极构造。
再有，如果通孔11的孔径为10μm，则贯通电极12的厚度为1μm左右、贯通电极12的间隙13的宽度为8μm左右较合适，但不限于此。
下面，参照图7来说明本发明第二实施方式的半导体器件的制造方法。再有，对与图1相同的结构部分附以相同的标号并省略说明。
如图7(a)所示，将具有金属活性的热固化性树脂15使用配合器适量附着在第二半导体芯片10的背面(与第一半导体芯片1的对置面)上。热固化性树脂15也可以附着在第一半导体芯片1的表面(与第二半导体芯片10的对置面)上。作为热固化性树脂15，例如可使用非导电性膏(non-conductivepaste)。
然后，如图7(b)所示，将低熔点金属构件4通过加热而熔融，介由该熔融的低熔点金属构件4，将凸点电极3和贯通电极12接合，同时将热固化性树脂15填充在第一半导体芯片1和第二半导体芯片10的背面之间的间隙中。
此时，进行加热温度的设定、低熔点金属构件4及热固化性树脂15的材料选择，以使几乎在低熔点金属构件4熔融的同时使热固化性树脂15产生热固化。在低熔点金属构件4由SnAg构成、热固化性树脂15由非导电性膏构成的情况下，加热温度为240℃～300℃。
在该加热的过程中，具有金属活性的热固化性树脂15的一部分在使电极表面活化后，在进行热固化而失去流动性前因毛细管现象而流入到贯通电极12的空隙13中，接着，熔融的低熔点金属构件4的一部分流入到贯通电极12的空隙13中。然后，热固化性树脂15进行热固化，熔融的低熔点金属构件4因冷却而固化。热固化性树脂15当然在冷却后维持固化状态。
由此，在凸点电极3和贯通电极12的接合面上仅夹置低熔点金属构件4，可防止残留热固化性树脂4，可获得两者的良好的电连接。此外，通过使低熔点金属构件4的一部分插入到贯通电极12的空隙13中，可增大低熔点金属构件4和贯通电极12的接触面积，而且，在该间隙中，热固化性树脂15与低熔点金属构件4接触，可获得在其上形成盖的良好的安装结构。
再有，在第一及第二实施方式中，可获得将凸点电极3的前端和有空隙的贯通电极4的前端连接的连接结构，但本发明不限于此，也可以应用于将有空隙的贯通电极4的前端相互之间进行连接的连接结构。
根据本发明，在将有凸点电极或贯通电极的多个半导体芯片之间介由低熔点金属构件连接的安装结构中，可以实现电极间的良好的电气及机械的连接。

Claims (5)

1. 一种半导体器件，包括：
第一半导体芯片；
形成在所述第一半导体芯片的表面上的第一电极；
与所述第一半导体芯片对置配置的第二半导体芯片；
形成在贯通所述第二半导体芯片的通孔中，在该通孔的中央有空隙的第二电极；以及
连接所述第一电极和所述第二电极的比所述第一以及第二电极低熔点的电极连接用构件；
其特征在于，所述电极连接用构件夹置在所述第一电极和所述第二电极的接合面之间，同时所述电极连接用构件的一部分被插入在所述第二电极的空隙中。
2. 如权利要求1所述的半导体器件，其特征在于，有密封用树脂，所述密封用树脂一部分填充在所述第一半导体芯片和所述第二半导体芯片之间的间隙中，一部分插入在所述第二电极的空隙中，与部分插入在所述第二电极的空隙中的所述电极连接用构件接触。
3. 如权利要求2所述的半导体器件，其特征在于，所述密封用树脂是热固化性树脂。
4. 一种半导体器件的制造方法，其特征在于，该方法包括以下步骤：
准备具有在前端附着了电极连接用构件的第一电极的第一半导体芯片、以及形成有通孔并具有在该通孔的中央形成了空隙的第二电极的第二半导体芯片；
配置所述第一半导体芯片和所述第二半导体芯片，使所述第一电极和所述第二电极相互面对；
将比所述第一以及第二电极低熔点的所述电极连接用构件通过加热而熔融；
介由熔融的所述电极连接用构件来连接所述第一电极和所述第二电极，同时使所述电极连接用构件一部分流入到所述第二电极的空隙中。
5. 一种半导体器件的制造方法，其特征在于，该方法包括以下步骤：
准备具有在前端附着了电极连接用构件的第一电极的第一半导体芯片、以及形成有通孔并具有在该通孔的中央形成了空隙的第二电极的第二半导体芯片；
在所述第一或第二半导体芯片的主表面上附着热固化性树脂；
配置所述第一半导体芯片和所述第二半导体芯片，使所述第一电极和所述第二电极相互面对；
将比所述第一以及第二电极低熔点的所述电极连接用构件通过加热而熔融；
介由熔融的所述电极连接用构件来连接所述第一电极和所述第二电极，同时使所述热固化性树脂一部分填充在所述第一半导体芯片和所述第二半导体芯片之间的间隙中，一部分流入到所述第二电极的空隙中，接着使所述电极连接用构件的一部分流入到该空隙中。
CNB200410049534XA 2003-06-23 2004-06-16 半导体器件及其制造方法 Active CN100411127C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP177863/03 2003-06-23
JP2003177863A JP4263953B2 (ja) 2003-06-23 2003-06-23 半導体装置及びその製造方法
JP177863/2003 2003-06-23

Publications (2)

Publication Number Publication Date
CN1574264A CN1574264A (zh) 2005-02-02
CN100411127C true CN100411127C (zh) 2008-08-13

Family

ID=34100149

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410049534XA Active CN100411127C (zh) 2003-06-23 2004-06-16 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7061107B2 (zh)
JP (1) JP4263953B2 (zh)
KR (1) KR100540113B1 (zh)
CN (1) CN100411127C (zh)
TW (1) TWI235442B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG134187A1 (en) * 2006-01-13 2007-08-29 Tezzaron Semiconductor S Pte L Stacked wafer for 3d integration
US8324103B2 (en) 2006-02-01 2012-12-04 Silex Microsystems Ab Vias and method of making
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
CN102648471B (zh) * 2008-11-24 2015-05-27 塞尔蒂卡姆公司 用于基于硬件的安全的系统和方法
JP5522377B2 (ja) * 2009-03-05 2014-06-18 Ｔｄｋ株式会社 貫通電極の形成方法、及び半導体基板
TWI527178B (zh) * 2010-12-15 2016-03-21 史達晶片有限公司 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
KR20120067525A (ko) 2010-12-16 2012-06-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP5751131B2 (ja) * 2011-10-28 2015-07-22 富士通株式会社 半導体装置及びその製造方法
CN106062193B (zh) 2014-02-28 2020-08-25 安斯泰来制药株式会社 与人tlr2及人tlr4结合的双特异性抗体
JP7353748B2 (ja) * 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012688A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Works Ltd 半導体チップの検査方法
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US6297560B1 (en) * 1996-10-31 2001-10-02 Miguel Albert Capote Semiconductor flip-chip assembly with pre-applied encapsulating layers
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012688A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Works Ltd 半導体チップの検査方法
US6297560B1 (en) * 1996-10-31 2001-10-02 Miguel Albert Capote Semiconductor flip-chip assembly with pre-applied encapsulating layers
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体

Also Published As

Publication number Publication date
US20050023675A1 (en) 2005-02-03
US7061107B2 (en) 2006-06-13
KR100540113B1 (ko) 2006-01-11
KR20050000338A (ko) 2005-01-03
JP4263953B2 (ja) 2009-05-13
TW200504905A (en) 2005-02-01
US7306972B2 (en) 2007-12-11
CN1574264A (zh) 2005-02-02
US20060131741A1 (en) 2006-06-22
JP2005019431A (ja) 2005-01-20
TWI235442B (en) 2005-07-01

Similar Documents

Publication Publication Date Title
US6287892B1 (en) Shock-resistant semiconductor device and method for producing same
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
US7306972B2 (en) Semiconductor device and manufacturing method of the same
KR100516816B1 (ko) 반도체장치의 제조 방법
EP1194030B1 (en) Method for mounting semiconductor element to circuit board, and semiconductor device
TWI261354B (en) A method of manufacturing a semiconductor device
CN103262102B (zh) 具有外部连接器的电子卡
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
WO1991011833A1 (en) Chip interconnect with high density of vias
TW201237976A (en) Bump-on-lead flip chip interconnection
CN101156238A (zh) 电子零件连接用突起电极与使用其的电子零件安装体及这些的制造方法
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
US6075279A (en) Semiconductor device
CN110720141A (zh) 具有适形目标焊盘的可变形电气触点
KR100865424B1 (ko) 패키징 구조와 그 방법
JPH09120979A (ja) 半導体装置とその製造方法
KR100334302B1 (ko) 반도체 장치
JPH0281447A (ja) フレキシブルピンキャリア及びそれを使用した半導体装置
US6191488B1 (en) Flip chip type semiconductor package and method of injecting resin into device thereof
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH05267394A (ja) 半導体素子の実装方法
JP2721790B2 (ja) 半導体装置の封止方法
JP2023504000A (ja) 基板接合
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant