JPH1012688A - 半導体チップの検査方法 - Google Patents
半導体チップの検査方法Info
- Publication number
- JPH1012688A JPH1012688A JP15966796A JP15966796A JPH1012688A JP H1012688 A JPH1012688 A JP H1012688A JP 15966796 A JP15966796 A JP 15966796A JP 15966796 A JP15966796 A JP 15966796A JP H1012688 A JPH1012688 A JP H1012688A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- light
- intensity distribution
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 全数に対して良否判定の検査を迅速に行うこ
とのできる半導体チップの検査方法を提供する。 【解決手段】 基板１上に段差を有した絶縁膜２を形成
し、絶縁膜２上に配線電極３を形成してなる半導体チッ
プの検査方法において、半導体チップ製造の最終工程に
て、半導体チップ上からチップ平面に対して垂直に光を
照射し、照射光８をチップ平面に沿って走査していき、
反射光９の強度分布を検出し、強度分布により配線電極
３ａ、３ｂの形成状態を判断することにより、半導体チ
ップの良否を判断するようにした。
とのできる半導体チップの検査方法を提供する。 【解決手段】 基板１上に段差を有した絶縁膜２を形成
し、絶縁膜２上に配線電極３を形成してなる半導体チッ
プの検査方法において、半導体チップ製造の最終工程に
て、半導体チップ上からチップ平面に対して垂直に光を
照射し、照射光８をチップ平面に沿って走査していき、
反射光９の強度分布を検出し、強度分布により配線電極
３ａ、３ｂの形成状態を判断することにより、半導体チ
ップの良否を判断するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に段差を有
した絶縁膜を形成し、該絶縁膜上に配線電極を形成して
なる半導体チップの検査方法に関するものである。
した絶縁膜を形成し、該絶縁膜上に配線電極を形成して
なる半導体チップの検査方法に関するものである。
【０００２】
【従来の技術】通常、半導体チップは、図３に示すよう
に、シリコン等の基板１と、基板１の表面に形成される
シリコン酸化膜等の酸化膜２と、半導体チップ上に形成
する素子と半導体チップを包み込むパッケージのリード
配線とを電気的に接続するための配線電極３を有してな
る。半導体チップ上に素子を形成するために、酸化膜２
に局部的なエッチングを行うと、酸化膜２には段差が生
じる。従って、配線電極３は段差形状の酸化膜２の上に
形成される。酸化膜２の段差形状が図３（ａ）に示すよ
うに滑らかになっている場合には、この酸化膜２の上に
形成される配線電極３の形状も滑らかになり、断線する
ことはない。
に、シリコン等の基板１と、基板１の表面に形成される
シリコン酸化膜等の酸化膜２と、半導体チップ上に形成
する素子と半導体チップを包み込むパッケージのリード
配線とを電気的に接続するための配線電極３を有してな
る。半導体チップ上に素子を形成するために、酸化膜２
に局部的なエッチングを行うと、酸化膜２には段差が生
じる。従って、配線電極３は段差形状の酸化膜２の上に
形成される。酸化膜２の段差形状が図３（ａ）に示すよ
うに滑らかになっている場合には、この酸化膜２の上に
形成される配線電極３の形状も滑らかになり、断線する
ことはない。
【０００３】ところが、酸化膜２の段差形状が図３
（ｂ）に示すように、逆テーパ上の段差部２ａを有して
いるような場合には、配線電極３が段差部２ａの両側
で、配線電極３ａ、３ｂというように２分されてしまう
ように形成され、しかも、配線電極３ａ、３ｂは、完全
には断線せずに、互いに部分的に接触した状態で導通し
ているのである。一般に、半導体チップの良否を検査す
るには、その電気的特性の測定を行う。上述の図３
（ｂ）のような場合には、電気的特性としては正常とな
り良品と判断されるが、その後の熱ストレスにより２分
された配線電極３ａ、３ｂの接触がなくなり、良否の検
査から時間が経過した後に不良になってしまうという問
題があった。
（ｂ）に示すように、逆テーパ上の段差部２ａを有して
いるような場合には、配線電極３が段差部２ａの両側
で、配線電極３ａ、３ｂというように２分されてしまう
ように形成され、しかも、配線電極３ａ、３ｂは、完全
には断線せずに、互いに部分的に接触した状態で導通し
ているのである。一般に、半導体チップの良否を検査す
るには、その電気的特性の測定を行う。上述の図３
（ｂ）のような場合には、電気的特性としては正常とな
り良品と判断されるが、その後の熱ストレスにより２分
された配線電極３ａ、３ｂの接触がなくなり、良否の検
査から時間が経過した後に不良になってしまうという問
題があった。
【０００４】このような点を改善するために、プロセス
の設計や半導体チップ構造を決めるマスク設計で防止策
を施すが、量産を実施した場合に全品検査することがで
きない。従って、半導体チップを抜き取り、断面研磨し
て断面形状を調べるか、最近では、図４（ａ）に示すよ
うに、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）方
式で、半導体チップの配線電極の段差のある部分１２を
エッチングで彫り込み、図４（ｂ）に示すように、その
側面をみることにより、段差部の配線電極が断線してい
るか否かを確認するような方法がある。
の設計や半導体チップ構造を決めるマスク設計で防止策
を施すが、量産を実施した場合に全品検査することがで
きない。従って、半導体チップを抜き取り、断面研磨し
て断面形状を調べるか、最近では、図４（ａ）に示すよ
うに、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）方
式で、半導体チップの配線電極の段差のある部分１２を
エッチングで彫り込み、図４（ｂ）に示すように、その
側面をみることにより、段差部の配線電極が断線してい
るか否かを確認するような方法がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ような検査方法では、抜き取り検査であるので全品に対
する検査ができないし、この検査自体が破壊検査となる
ので、全品の検査は不可能であるという問題があった。
ような検査方法では、抜き取り検査であるので全品に対
する検査ができないし、この検査自体が破壊検査となる
ので、全品の検査は不可能であるという問題があった。
【０００６】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、全数に対して良否判定
の検査を迅速に行うことのできる半導体チップの検査方
法を提供することにある。
あり、その目的とするところは、全数に対して良否判定
の検査を迅速に行うことのできる半導体チップの検査方
法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
基板上に段差を有した絶縁膜を形成し、該絶縁膜上に配
線電極を形成してなる半導体チップの検査方法におい
て、半導体チップ製造の最終工程にて、前記半導体チッ
プ上からチップ平面に対して垂直に光を照射し、該照射
光をチップ平面に沿って走査していき、反射光の強度分
布を検出し、該強度分布により前記配線電極の形成状態
を判断することにより、半導体チップの良否を判断する
ようにしたことを特徴とするものである。
基板上に段差を有した絶縁膜を形成し、該絶縁膜上に配
線電極を形成してなる半導体チップの検査方法におい
て、半導体チップ製造の最終工程にて、前記半導体チッ
プ上からチップ平面に対して垂直に光を照射し、該照射
光をチップ平面に沿って走査していき、反射光の強度分
布を検出し、該強度分布により前記配線電極の形成状態
を判断することにより、半導体チップの良否を判断する
ようにしたことを特徴とするものである。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、前記配線電極上にパシベーション膜を形成
したことを特徴とするものである。
明において、前記配線電極上にパシベーション膜を形成
したことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体チップの断面を示す模式図である。
図１（ａ）に示すように、半導体チップは、シリコン等
の基板１と、基板１の表面に形成されるシリコン酸化膜
等の酸化膜２と、半導体チップ上に形成する素子と半導
体チップを包み込むパッケージのリード配線とを電気的
に接続するためのＡｌ電極等の配線電極３を有してな
る。半導体チップ上に素子を形成するために、酸化膜２
に局部的にエッチングを施していくと、酸化膜２には段
差部（オーバーハング）２ａが生じる。従って、配線電
極３は段差形状の酸化膜２の上に形成されることにな
り、配線電極３が段差部２ａの両側で、配線電極３ａ、
３ｂというように、接触部３ｃでのみ接触された状態で
２分されてしまうように形成される。さらに、配線電極
３ａ、３ｂ上に保護用のパシベーション膜４を形成す
る。パシベーション膜４は２分された配線電極３ａ、３
ｂ上に形成されるので、隙間５（クラック）が発生し配
線電極３ａ、３ｂと同様に２分されパシベーション膜４
ａ、４ｂとなる。
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体チップの断面を示す模式図である。
図１（ａ）に示すように、半導体チップは、シリコン等
の基板１と、基板１の表面に形成されるシリコン酸化膜
等の酸化膜２と、半導体チップ上に形成する素子と半導
体チップを包み込むパッケージのリード配線とを電気的
に接続するためのＡｌ電極等の配線電極３を有してな
る。半導体チップ上に素子を形成するために、酸化膜２
に局部的にエッチングを施していくと、酸化膜２には段
差部（オーバーハング）２ａが生じる。従って、配線電
極３は段差形状の酸化膜２の上に形成されることにな
り、配線電極３が段差部２ａの両側で、配線電極３ａ、
３ｂというように、接触部３ｃでのみ接触された状態で
２分されてしまうように形成される。さらに、配線電極
３ａ、３ｂ上に保護用のパシベーション膜４を形成す
る。パシベーション膜４は２分された配線電極３ａ、３
ｂ上に形成されるので、隙間５（クラック）が発生し配
線電極３ａ、３ｂと同様に２分されパシベーション膜４
ａ、４ｂとなる。
【００１０】ここで、ＬＥＤ等の発光素子６により、半
導体チップの上から半導体チップ平面に対して垂直に光
８を照射し、照射光８を半導体チップ平面に沿って矢印
Ａの方向に走査していき、フォトダイオード等の受光素
子７により反射光９の強度を検出する。つまり、発光素
子６と受光素子７とを同時に矢印Ａの方向に走査する。
照射光８を走査して行ったときの反射光９の強度分布
は、図２に示すようになり、図２（ａ）のように、段差
の箇所で正常に配線電極３が形成されている場合には、
強度分布１０のように、段差のところで強度が緩やかに
低減した後、元の強度に復帰するが、図１のように、隙
間５が生じ２分された配線電極３ａ、３ｂのような不完
全な配線電極の形成状態の場合には、強度分布１１のよ
うに、段差のところで強度が急激に低減した後、元の強
度に復帰する。
導体チップの上から半導体チップ平面に対して垂直に光
８を照射し、照射光８を半導体チップ平面に沿って矢印
Ａの方向に走査していき、フォトダイオード等の受光素
子７により反射光９の強度を検出する。つまり、発光素
子６と受光素子７とを同時に矢印Ａの方向に走査する。
照射光８を走査して行ったときの反射光９の強度分布
は、図２に示すようになり、図２（ａ）のように、段差
の箇所で正常に配線電極３が形成されている場合には、
強度分布１０のように、段差のところで強度が緩やかに
低減した後、元の強度に復帰するが、図１のように、隙
間５が生じ２分された配線電極３ａ、３ｂのような不完
全な配線電極の形成状態の場合には、強度分布１１のよ
うに、段差のところで強度が急激に低減した後、元の強
度に復帰する。
【００１１】従って、照射光８を半導体チップ平面に沿
って矢印Ａの方向に走査していき、反射光の強度分布を
測定し、この強度分布により、配線電極３ａ、３ｂの形
成状態が不完全であるか否かが判断できる。つまり、反
射光の強度が段差の箇所で急激に低減をするような分布
をしている場合には、配線電極３ａ、３ｂ間が不完全な
形成状態であり、不良と判断できるのである。
って矢印Ａの方向に走査していき、反射光の強度分布を
測定し、この強度分布により、配線電極３ａ、３ｂの形
成状態が不完全であるか否かが判断できる。つまり、反
射光の強度が段差の箇所で急激に低減をするような分布
をしている場合には、配線電極３ａ、３ｂ間が不完全な
形成状態であり、不良と判断できるのである。
【００１２】本実施形態によれば、従来の工程の最後
に、照射光８を半導体チップ平面に沿って矢印Ａの方向
に走査していき、反射光の強度分布を測定することによ
り、出来上がった半導体チップの良否を確実に判断でき
るようになる。
に、照射光８を半導体チップ平面に沿って矢印Ａの方向
に走査していき、反射光の強度分布を測定することによ
り、出来上がった半導体チップの良否を確実に判断でき
るようになる。
【００１３】
【発明の効果】以上のように、請求項１記載の発明によ
れば、基板上に段差を有した絶縁膜を形成し、該絶縁膜
上に配線電極を形成してなる半導体チップの検査方法に
おいて、半導体チップ製造の最終工程にて、前記半導体
チップ上からチップ平面に対して垂直に光を照射し、該
照射光をチップ平面に沿って走査していき、反射光の強
度分布を検出し、該強度分布により前記配線電極の形成
状態を判断することにより、半導体チップの良否を判断
するようにしたので、全数に対して良否判定の検査を迅
速に行うことのできる半導体チップの検査方法が提供で
きた。
れば、基板上に段差を有した絶縁膜を形成し、該絶縁膜
上に配線電極を形成してなる半導体チップの検査方法に
おいて、半導体チップ製造の最終工程にて、前記半導体
チップ上からチップ平面に対して垂直に光を照射し、該
照射光をチップ平面に沿って走査していき、反射光の強
度分布を検出し、該強度分布により前記配線電極の形成
状態を判断することにより、半導体チップの良否を判断
するようにしたので、全数に対して良否判定の検査を迅
速に行うことのできる半導体チップの検査方法が提供で
きた。
【００１４】請求項２記載の発明によれば、請求項１記
載の発明において、前記配線電極上にパシベーション膜
を形成した場合でも、全数に対して良否判定の検査を迅
速に行うことができるのである。
載の発明において、前記配線電極上にパシベーション膜
を形成した場合でも、全数に対して良否判定の検査を迅
速に行うことができるのである。
【図１】本発明の実施の形態の一例に係る半導体チップ
の断面状態を示す模式図である。
の断面状態を示す模式図である。
【図２】同上に係る反射光の強度分布を示す特性図であ
る。
る。
【図３】従来の半導体チップの断面状態を示す模式図で
ある。
ある。
【図４】従来の半導体チップの特性検査方法を示す模式
図である。
図である。
１ 基板 ２ 酸化膜 ２ａ 段差部 ３、３ａ、３ｂ 配線電極 ３ｃ 接触部 ４、４ａ、４ｂ パシベーション膜 ５ 隙間 ６ 発光素子 ７ 受光素子 ８ 照射光 ９ 反射光 １０、１１ 強度分布
Claims (2)
- 【請求項１】 基板上に段差を有した絶縁膜を形成し、
該絶縁膜上に配線電極を形成してなる半導体チップの検
査方法において、半導体チップ製造の最終工程にて、前
記半導体チップ上からチップ平面に対して垂直に光を照
射し、該照射光をチップ平面に沿って走査していき、反
射光の強度分布を検出し、該強度分布により前記配線電
極の形成状態を判断することにより、半導体チップの良
否を判断するようにしたことを特徴とする半導体チップ
の検査方法。 - 【請求項２】 前記配線電極上にパシベーション膜を形
成したことを特徴とする請求項１記載の半導体チップの
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966796A JPH1012688A (ja) | 1996-06-20 | 1996-06-20 | 半導体チップの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966796A JPH1012688A (ja) | 1996-06-20 | 1996-06-20 | 半導体チップの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012688A true JPH1012688A (ja) | 1998-01-16 |
Family
ID=15698716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15966796A Pending JPH1012688A (ja) | 1996-06-20 | 1996-06-20 | 半導体チップの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061107B2 (en) | 2003-06-23 | 2006-06-13 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
1996
- 1996-06-20 JP JP15966796A patent/JPH1012688A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061107B2 (en) | 2003-06-23 | 2006-06-13 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7306972B2 (en) | 2003-06-23 | 2007-12-11 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN100411127C (zh) * | 2003-06-23 | 2008-08-13 | 三洋电机株式会社 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320396B1 (en) | Parasitic MIM structural spot analysis method for semiconductor device and parasitic MIM structure spot analysis method for silicon semiconductor device | |
| US20030165178A1 (en) | Identifying defects in a conductive structure of a wafer, based on heat transfer therethrough | |
| US7339391B2 (en) | Defect detection method | |
| JPH10318949A (ja) | 検査装置および半導体検査方法 | |
| JP5283830B2 (ja) | 欠陥検査方法 | |
| US6204075B1 (en) | Method of detecting defects in a wiring process | |
| US5976898A (en) | Localization of defects of a metallic layer of a semiconductor circuit | |
| JPH1012688A (ja) | 半導体チップの検査方法 | |
| CN112018084B (zh) | 半导体测试结构及半导体器件的失效分析方法 | |
| KR100267409B1 (ko) | 반도체 장치 검사 패턴 및 방법 | |
| JPH0243750A (ja) | 不活性化層の欠陥を識別する方法および腐食耐性ボンディング・パッドを製作する方法 | |
| JP2000031228A (ja) | 半導体装置の製造方法及び検査方法 | |
| JPH1012687A (ja) | 半導体チップの検査方法 | |
| CN1404122A (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
| JP4983174B2 (ja) | ダイオード素子およびダイオード素子の検査方法 | |
| KR20070050803A (ko) | 기판의 표면 결함 검사 방법 | |
| EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
| JPH09321110A (ja) | 半導体チップの検査方法 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JPH09321112A (ja) | 半導体チップの検査方法 | |
| KR100595137B1 (ko) | Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법 | |
| TW492128B (en) | Method of detecting pattern defects of a conductive layer in a test key area | |
| JPH09321109A (ja) | 半導体チップの検査方法 | |
| JPH11330182A (ja) | 半導体検査装置及び検査方法 | |
| JPH0287544A (ja) | 半導体装置の製造方法 |