KR100865424B1 - 패키징 구조와 그 방법 - Google Patents

패키징 구조와 그 방법 Download PDF

Info

Publication number
KR100865424B1
KR100865424B1 KR1020027011838A KR20027011838A KR100865424B1 KR 100865424 B1 KR100865424 B1 KR 100865424B1 KR 1020027011838 A KR1020027011838 A KR 1020027011838A KR 20027011838 A KR20027011838 A KR 20027011838A KR 100865424 B1 KR100865424 B1 KR 100865424B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
interconnect
die
spots
Prior art date
Application number
KR1020027011838A
Other languages
English (en)
Other versions
KR20020089388A (ko
Inventor
라젠드라 펜드세
나지르 아마드
경문 김
영도 권
사무엘 탐
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20020089388A publication Critical patent/KR20020089388A/ko
Application granted granted Critical
Publication of KR100865424B1 publication Critical patent/KR100865424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

기판(16)에 플립칩(12)을 폴리머 접착시키고 야금연결시키기 위한 방법은 범프 측면에 형성된 한쌍의 범프를 갖는 칩을 제공하고, 야금위에 한쌍의 연결지점을 갖는 기판을 제공하며, 범프 측면 위에 있는 칩의 중간영역에 일정량의 폴리머 접착제를 제공하며, 한 쌍의 연결지점과 범프과 정렬되도록 기판과 함께 칩을 정렬시키고, 폴리머 접착제가 기판과 범프가 연결지점을 접촉시키도록 서로를 향해 기판 및 칩을 누르며, 범프와 연결지점 사이에 야금을 형성하기에 충분히 높은 온도로 범프를 가열하는 것을 포함한다. 또한 플립칩(12) 패키지는 이러한 방법으로 만들어진다. 몇가지 실시예에서 야금 연결부는 범프(14) 및 연결지점(18) 사이의 경계부에 있는 금과 주석 합금을 포함한다.

Description

패키징 구조와 그 방법{PACKAGING STRUCTURE AND METHOD}
본 발명은 칩과 기판 사이를 서로 연결시키는 Au/Sn 합금을 제공하기 위한 플립칩(flip chip) 패키징과 관련된다.
기판에 플립칩을 연결시키기 위한 종래의 방법은 서로 접촉방식으로 연결되도록 Ni 혹은 Ni/Au 코팅 폴리머(polymer)로 된 이방성 전도성 필름(Anisotropic Conductive Film-ACF)을 포함한다. 연결지점에 남아 있는 폴리머 필름의 파편들은 전기접촉을 저하시키고 패키지의 안정성을 떨어뜨린다. 추가적으로 폴리머 필름은 칩이 결합되는 공정이 진행되는 동안 접촉면의 안정성을 저하시킨다. ACF나, 비전도성 접착물(Non-Conductive Adhesive - NCA) 혹은 비전도성 폴리머(Non Conductive Polymer-NCP)를 이용하는 종래의 플립칩은 칩이 접착되는 공정이 진행되는 동안 기판 위에 있는 인접한 접착위치에 점착물을 제거해야 하는 문제점을 갖는다. 기판과 플립칩 사이를 야금으로 연결하기 위한 플립칩 구조 및 방법과 칩과 기판 사이를 좀더 개선된 접착법으로 접착되도록 하는 것이 필요하다.
본 발명의 한 특징에 있어서, 플립칩과 기판 사이를 야금으로 연결하기 위한(metallugic connection) 방법은 범프(bump) 측면에 형성된 한 쌍의 범프를 갖는 칩을 제공하고, 금속 패턴(metallization pattern) 위에 한 쌍의 상호연결지점을 갖는 기판을 제공하며, 범프 측면 위에 있는 칩의 중간영역에 일정량의 폴리머 접착제를 제공하며, 한 쌍의 상호연결지점과 범프가 정렬되도록 기판과 함께 칩을 정렬시키고, 폴리머 접착제가 기판과 범프가 상호연결지점을 접촉시키도록 서로를 향해 기판 및 칩을 누르며(pressing), 범프와 상호연결지점 사이에 야금 연결을 형성하기에 충분히 높은 온도로 범프를 가열하기 위한 방법을 포함한다.
몇몇 실시예에서 범프는 스터드 범프이며, 금으로 형성되고, 상호연결지점은 금속 패턴 위에 주석, 선호적으로 순수한 주석의 스폿(spot)을 포함한다. 다른 실시예에서 범프는 Au 혹은 Ni/Au 혹은 무전해 Ni/Au 도금된 구리 같은 금속으로 만들어지며, 연결지점은 이러한 재료를 포함할 수 있다. 스터드 범프가 Au로 만들어지고 상호연결지점이 Sn의 스폿으로 만들어지는 몇 가지 실시예에서, 가열단계는 경계부가 접착상태인 Au 및 Sn 사이에 합금을 만들기에 충분한 범프의 온도로 상승시키며, 선호적으로 접착상태는 80:20 Au:Sn 합금으로 구성된다. 이러한 합금에 대해서 범프는 200℃, 선호적으로 232℃ 이상의 온도를 다이를 가열하기에 충분하게 가열된다.
몇가지 실시예에서 상기 방법은 폴리머로 저충전되는 것을 포함한다.
또 다른 일반적인 관점에서 본 발명은 상기 방법을 따라 칩 패키지 구조를 만드는 것을 특징으로 한다.
또 다른 일반적인 관점에서 본 발명은 칩이 그 위에 형성된 범프를 갖고, 기판은 금속 패턴 위의 연결지점을 가지며, 범프는 연결지점과 접촉하고, 합금은 범프와 접촉하는 연결부 및 범프의 재료 사이에 있는 경계면에 형성되는 것을 특징으로 한다.
몇 가지 실시예에서 경화된 접착제 폴리머는 칩의 범프 표면과 기판의 표면 사이 중간 영역에 놓인다.
범프 재료는 금이나 금 혹은 Ni/Au 혹은 무전해 Ni/Au으로 도금된 구리 같은 금속이며, 연결지점은 이러한 재료를 포함한다. 몇가지 실시예에서 경계면에서 합금은 Au 및 Sn 합금이며, 선호적으로 합금은 20:80 Sn:Au 합금이다.
도 1A 및 도 1B는 본 발명을 따르는 패키징 구조를 만들기 위한 단계의 실시예를 도시한 횡단면도.
* 부호 설명 *
10 : 플립칩 구조 12 : 칩
14 : 범프 16 : 표준기판
20 : 칩의 중심부 22 : 범프 측면
24 : 접착제 26 : 연결지점
본 발명의 공정 중에 사용되는 종래의 장치는 변형될 수 있다. 도 1A에 본 발명을 따라 상호연결되기 전 상태인 칩과 기판을 도시하며, 도 1B는 상호연결이 끝난 상태를 도시한다. 플립칩구조(10)는 칩(12) 위에 형성된 여러 개의 범프(14)를 포함하는데, 범프는 선호적으로 금(Au) 스터드 범프이다. 표준 기판(16) 위에서 상응하는 연결지점은 여러 개의 순수한 주석(Sn)으로 된 스폿(spot, 18)을 갖는다. 범프 측면(22) 상의 칩의 중심부(20)는 결합이 진행되는 동안 상호연결지점과 금 스터드로 퍼지지 않을　만큼 충분히 작은 접착제(24)의 스폿(spot)을 포함한다. 칩이 플립칩 형식으로 연결됨에 따라 접착제는 칩을 기판으로 고정시키고, 스터드 범프(14)의 단부들은 상호연결지점(26)을 형성하기 위해 기판상의 순수한 주석의 스폿(18)과 반응한다.
이러한 방식으로 조립된 칩이 배열된 기판 스트립(strip)은 종래의 장치에서 단순한 도구를 이용하여 몰딩될 수 있다. 몰딩은 선호적으로 다이(die)의 둘레를 따라 다이 저충전(die underfilling) 및 몰딩 콤파운드(molding compound)를 동시에 제공한다. 그 뒤 솔더볼(solder ball)이 부착될 수 있고 완성된 칩이 예를 들어 기판을 잘라서 하나씩으로 만들어질 수 있다.
플립칩은 칩 위의 금 스터드 범프가 기판상의 주석 스폿과 정렬되도록 기판과 정렬된다. Sn 스폿과 Au 스터드 범프 사이에 정렬되고 접촉된 후에 다이는 선호적으로 200℃이상으로 범프 및 상기 스폿 사이의 접촉면에서 야금 반응을 일으키기에 충분한 시간 동안 다이는 가열되는데, 선호적으로 200℃ 이상이 된다. Au-Sn 접합에 대해서 적합한 온도는 약 232℃이며, 적합한 시간은 1-2초이다. 상기 온도에서, Sn 스폿은 용융되고 접착면의 온도는 현저히 증가해서 Sn 스폿과 Au 스터드 범프 사이의 접촉면에서 결합상태를 만들기 위해 스터드 범프와 기판상의 금속 층(metallization layer)으로부터 약간의 Au가 용해된다. 선호적으로 80%:20% Au:Sn 합금 혼합물이 접촉면에 만들어진다. 이러한 합금은 안정적인 전기접촉을 형성하고 기계적인 특성에 대해서 이점을 갖는다.
Sn/Au이 상호연결됨에 따라 점착제 스폿은 다이를 공간에 고정시키기 위해 경화된다. 칩의 중심부가 접착제 폴리머로 채워짐에 따라 구조물의 저충전 상태가 쉽게된다. 오버몰딩(overmolding)으로 칩 사이에 있는 공간 및 다이 아래에 있는 나머지 공간이 채워지며, 이에 따라 강력한 구조물이 형성된다.
선택적인 실시예에 따라 기판 위의 표준 금속 부분(standard metallization)과 금 스터드 범프 사이가 직접적으로 접촉된다. 그러므로 칩이 접착되는 동안 접착면에 삽입된 폴리머가 없기 때문에 다음 공정에서 발생되는 응력을 견딜 수 있는 금속 결합(metallization bond)이 형성된다.
웨이퍼 크기의 패키징을 얻기 위해서 스터드 범프를 갖는 웨이퍼는 가열상태로 들어간다. 기판 조각은 적당량의 접착제로 종래의 온도 및 압력 조건을 적용하여 웨이퍼에 접착된다. 열압착(thermal compression bonding)을 하기 전에 세척하기 위해 초음파 제거를 한다. 전술된 공정은 전체 기판 스트립 보다는 특정한 부분만 버리게 되므로 기판의 소모가 적다. 또한 웨이퍼 위에서 불합격된 다이에 접착될 필요가 없다. 웨이퍼를 완전히 파퓰레이팅(populating) 한 다음, 웨이퍼는 저충전과 인터칩(interchip) 공간 충전을 위해 몰딩된다. 다이를 분할시키기 위해 몰딩 및 솔더볼 장착 단계 다음에 웨이퍼를 다이싱하게 된다.
선택적인 실시예에서, 스터드 범프는 Ni 및 Au로 도금된 Cu, Au도금이나 무전해 Ni/Au 도금을 포함하며, 이러한 재료들은 기판의 결합 지점에 제공된다. Cu 종단 야금(terminal metallurgy)이 진행됨으로 접착부분은 Ni 및 무겁고 연성이 있는 Au로 마무리되어서 Au를 이용하여 열압착으로 혹은 적합한 접착상태를 만들기 위해 금속같은 Sn을 이용하여 낮은 온도에서 융해시켜 웨이퍼와 기판 I/O 사이가 상호연결된다. 일단 야금 접촉부가 형성되면 구조물은 저충전되는 것과 동시에 이송 몰딩된다.
다른 실시예들은 청구항의 범위 내에 있다.

Claims (25)

  1. 플립칩과 기판 사이를 야금으로 연결하기 위한 방법에 있어서, 상기 방법은
    -금속 패턴을 가진 기판을 제공하는 단계,
    -다이 상에 형성된 복수의 금(Au) 스터드 범프(gold solder bump)를 가진 다이를 제공하는 단계,
    -기판과 다이 사이에 접착 층(adhesive layer)을 배열하는 단계,
    -기판의 금속 패턴 상에 복수의 주석(Sn) 상호연결 스폿(tin interconnect spot)을 형성하는 단계,
    -상기 상호연결 스폿 위로 스터드 범프를 배열시키는 단계,
    -Au-Sn 접촉면 접합부(interface junction)을 형성하기 위하여 상호연결 스폿으로 스터드 범프를 누르는 단계,
    -압력 하에서 Au-Sn 접촉면 접합부를 형성하고 기판과 다이를 정렬된 상태로 고정시키기 위하여 접착 층을 경화시키는 단계 및
    -80:20의 Au-Sn 합금을 형성하기 위하여 Au-Sn 접합부에서 Au 스터드 범프의 일부분을 Sn 상호연결 스폿으로 용해시키고(dissolve), Sn 상호연결 스폿을 용융시키기 위하여 압력 하에서 200℃ 이상의 온도로 스터드 범프를 가열하는 단계를 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  2. 제 1 항에 있어서, 상기 가열 단계는 232℃의 온도에서 1 또는 2초 동안 유지되는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  3. 제 1 항에 있어서, 기판과 다이 사이에 언더필 재료(underfill material)를 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  4. 제 1 항에 있어서, 기판과 다이 위에 오버몰드 재료(overmold material)를 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  5. 제 1 항에 있어서, 도금 또는 무전해 도금에 의해 Au 스터드 범프를 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  6. 플립칩과 기판 사이를 야금으로 연결하기 위한 방법에 있어서, 상기 방법은
    -금속 패턴을 가진 기판을 제공하는 단계를 포함하며,
    -다이 상에 형성된 복수의 스터드 범프를 가진 다이를 제공하는 단계를 포함하고, 상기 스터드 범프는 제 1 금속으로 제조되며,
    -기판과 다이 사이에 접착 층을 배열하는 단계를 포함하고,
    -기판의 금속 패턴상에 복수의 상호연결 스폿을 형성하는 단계를 포함하며, 상기 상호연결 스폿은 제 2 금속으로 제조되고,
    -상기 상호연결 스폿 위로 스터드 범프를 배열시키는 단계를 포함하며,
    -제 1 및 제 2 금속 결합 접촉면을 형성하기 위하여 상호연결 스폿으로 스터드 범프를 누르는 단계를 포함하고,
    -압력 하에서 제 1 및 제 2 금속 결합 접촉면 및 기판과 다이를 정렬된 상태로 고정시키기 위하여 접착 층을 경화시키는 단계를 포함하며,
    -제 1 및 제 2 금속의 합금을 형성하기 위하여 결합 접촉면에서 제 1 금속의 일부분을 제 2 금속으로 용해시키고, 제 2 금속을 용융시키기 위하여 압력 하에서 200℃ 이상의 온도로 스터드 범프를 가열시키는 단계를 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  7. 제 6 항에 있어서, 상기 제 1 금속은 금을 포함하고, 제 2 금속은 주석을 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  8. 제 6 항에 있어서, 합금은 80: 20의 제 1 및 제 2 금속 혼합물을 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  9. 제 6 항에 있어서, 가열 단계는 232℃의 온도에서 1 또는 2초 동안 유지되는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  10. 플립칩과 기판 사이를 야금으로 연결하기 위한 방법에 있어서, 상기 방법은
    -금속 패턴을 가진 기판을 제공하는 단계,
    -다이 상에 형성된 복수의 스터드 범프를 가진 다이를 제공하는 단계,
    -기판의 금속 패턴상에 복수의 상호연결 스폿을 형성하는 단계,
    -상기 상호연결 스폿 위로 스터드 범프를 배열시키는 단계,
    -압력 하에서 결합 접촉면을 형성하기 위하여 상호연결 스폿으로 스터드 범프를 누르는 단계 및
    -스터드 범프의 일부분을 상호연결 스폿으로 용해시키고, 상호연결 스폿을 용융시키기 위하여 200℃ 이상의 온도로 스터드 범프를 가열시키는 단계를 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  11. 제 10 항에 있어서, 스터드 범프는 제 1 금속으로 제조되며, 상호연결 스폿은 제 2 금속으로 제조되는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  12. 제 11 항에 있어서, 제 1 금속은 금을 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  13. 제 11 항에 있어서, 제 2 금속은 주석을 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  14. 제 11 항에 있어서, 제 1 금속의 일부분은 제 1 및 제 2 금속의 합금을 형성하기 위하여 제 2 금속으로 용해되는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  15. 제 14 항에 있어서, 합금은 80:20의 제 1 및 제 2 금속의 혼합물을 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  16. 제 10 항에 있어서, 기판과 다이 사이에 접착 층을 배열하는 단계 및 압력 하에서 결합 접촉면 및 기판과 다이를 정렬된 상태로 고정하기 위하여 접착 층을 경화시키는 단계를 추가적으로 포함하는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  17. 제 10 항에 있어서, 상기 가열 단계는 232℃의 온도에서 1 또는 2초 동안 유지되는 것을 특징으로 하는 플립칩과 기판 사이를 야금으로 연결하기 위한 방법.
  18. 반도체 패키지에 있어서, 상기 반도체 패키지는
    -금속 패턴을 가진 기판,
    -다이 상에 형성된 복수의 스터드 범프를 가진 다이 및
    -기판의 금속 패턴상에 형성된 복수의 상호연결 스폿을 포함하고,
    스터드 범프는 스터드 범프를 결합 접촉면에서 상호연결 스폿으로 누르고, 스터드 범프의 일부분을 상호연결 스폿으로 용해시키고 상호연결 스폿을 용융시키기 위하여 압력 하에서 200℃ 이상의 온도로 결합 접촉면을 가열시킴으로써 상호연결 스폿으로 결합되는 것을 특징으로 하는 반도체 패키지.
  19. 제 18 항에 있어서, 스터드 범프는 제 1 금속으로 제조되며, 상호연결 스폿은 제 2 금속으로 제조되는 것을 특징으로 하는 반도체 패키지.
  20. 제 19 항에 있어서, 제 1 금속은 금을 포함하는 것을 특징으로 하는 반도체 패키지.
  21. 제 19 항에 있어서, 제 2 금속은 주석을 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 제 19 항에 있어서, 제 1 금속의 일부분은 제 1 및 제 2 금속의 합금을 형성하기 위하여 제 2 금속으로 용해되는 것을 특징으로 하는 반도체 패키지.
  23. 제 22 항에 있어서, 합금은 80:20의 제 1 및 제 2 금속의 혼합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  24. 제 18 항에 있어서, 기판과 다이 사이에 배열된 접착 층을 추가적으로 포함하는 것을 특징으로 하는 반도체 패키지.
  25. 제 18 항에 있어서, 상기 가열 단계는 232℃의 온도에서 1 또는 2초 동안 유지되는 것을 특징으로 하는 반도체 패키지.
KR1020027011838A 2000-03-10 2001-03-09 패키징 구조와 그 방법 KR100865424B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18856800P 2000-03-10 2000-03-10
US60/188,568 2000-03-10
US09/802,375 2001-03-09
US09/802,375 US20020014702A1 (en) 2000-03-10 2001-03-09 Packaging structure and method

Publications (2)

Publication Number Publication Date
KR20020089388A KR20020089388A (ko) 2002-11-29
KR100865424B1 true KR100865424B1 (ko) 2008-10-24

Family

ID=26884224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011838A KR100865424B1 (ko) 2000-03-10 2001-03-09 패키징 구조와 그 방법

Country Status (6)

Country Link
US (5) US20020014702A1 (ko)
EP (1) EP1264520A4 (ko)
JP (1) JP4958363B2 (ko)
KR (1) KR100865424B1 (ko)
TW (1) TW484215B (ko)
WO (1) WO2001069989A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503411B1 (ko) * 2002-07-09 2005-07-25 한국전자통신연구원 Ａｕ－Ｓｎ계 솔더층 및 솔더범프 제조 방법
JP4274013B2 (ja) * 2004-03-18 2009-06-03 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体
US7344917B2 (en) * 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US8883559B2 (en) 2009-09-25 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
US9877393B2 (en) * 2013-12-24 2018-01-23 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
KR101619455B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조방법
CN109564913B (zh) * 2016-08-08 2023-06-06 伊文萨思公司 薄封装中的翘曲平衡
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
KR101897057B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 컨트롤러가 실장된 fpcb
KR101897061B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 fpcb를 이용한 카트리지 재생방법
CN112908873A (zh) * 2021-01-18 2021-06-04 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN113894398A (zh) * 2021-10-25 2022-01-07 智新半导体有限公司 提高ntc电阻焊接可靠性的方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210938A (en) * 1991-08-05 1993-05-18 Rohm Co., Ltd. Method of assembling an electronic part device

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) * 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
US5428996A (en) * 1990-12-24 1995-07-04 Litton Systems, Inc. Hinge assembly for integrated accelerometer
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5346857A (en) * 1992-09-28 1994-09-13 Motorola, Inc. Method for forming a flip-chip bond from a gold-tin eutectic
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
JP3464826B2 (ja) * 1994-07-21 2003-11-10 株式会社東芝 半導体装置
US5620560A (en) 1994-10-05 1997-04-15 Tokyo Electron Limited Method and apparatus for heat-treating substrate
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US5542602A (en) * 1994-12-30 1996-08-06 International Business Machines Corporation Stabilization of conductive adhesive by metallurgical bonding
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
JP2796070B2 (ja) * 1995-04-28 1998-09-10 松下電器産業株式会社 プローブカードの製造方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
JPH09213702A (ja) * 1996-01-31 1997-08-15 Sony Corp 半導体装置及び半導体装置の実装方法
JPH09246423A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6365438B1 (en) * 1997-05-09 2002-04-02 Citizen Watch Co., Ltd. Process for manufacturing semiconductor package and circuit board assembly
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6037192A (en) * 1998-01-22 2000-03-14 Nortel Networks Corporation Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JPH11307585A (ja) * 1998-04-22 1999-11-05 Sony Corp 半導体装置
SG88747A1 (en) * 1999-03-01 2002-05-21 Motorola Inc A method and machine for underfilling an assembly to form a semiconductor package
JP4016557B2 (ja) * 1999-05-19 2007-12-05 株式会社デンソー 電子部品の実装構造及び実装方法
US6173887B1 (en) * 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
JP3309832B2 (ja) * 1999-07-02 2002-07-29 日本電気株式会社 電子部品の接続構造及び接続方法
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210938A (en) * 1991-08-05 1993-05-18 Rohm Co., Ltd. Method of assembling an electronic part device

Also Published As

Publication number Publication date
US9312150B2 (en) 2016-04-12
US20120013005A1 (en) 2012-01-19
US8119450B2 (en) 2012-02-21
US20120217635A9 (en) 2012-08-30
US20090227072A1 (en) 2009-09-10
JP2003533870A (ja) 2003-11-11
TW484215B (en) 2002-04-21
US20060255474A1 (en) 2006-11-16
US20130113093A9 (en) 2013-05-09
JP4958363B2 (ja) 2012-06-20
KR20020089388A (ko) 2002-11-29
US20020014702A1 (en) 2002-02-07
EP1264520A4 (en) 2007-02-28
WO2001069989A1 (en) 2001-09-20
EP1264520A1 (en) 2002-12-11
US20120049357A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US8119450B2 (en) Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots
TW501208B (en) Semiconductor device and manufacturing method of the same
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
KR101681332B1 (ko) 반도체 소자 및 그 제조 방법
US7229853B2 (en) Method of making a semiconductor chip assembly using multiple etch steps to form a pillar after forming a routing line
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7642135B2 (en) Thermal mechanical flip chip die bonding
KR101807311B1 (ko) 반도체 소자 및 그 제조 방법
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
JP3450236B2 (ja) 半導体装置及びその製造方法
US6998293B2 (en) Flip-chip bonding method
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US20100167466A1 (en) Semiconductor package substrate with metal bumps
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP3721986B2 (ja) 半導体装置及びその製造方法
JP3674550B2 (ja) 半導体装置
US7759791B2 (en) High density IC module
JP2003092311A (ja) 突起電極付ｉｃチップの実装方法
JP2002093849A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171013

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 12