JP2002093849A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002093849A
JP2002093849A JP2000277982A JP2000277982A JP2002093849A JP 2002093849 A JP2002093849 A JP 2002093849A JP 2000277982 A JP2000277982 A JP 2000277982A JP 2000277982 A JP2000277982 A JP 2000277982A JP 2002093849 A JP2002093849 A JP 2002093849A
Authority
JP
Japan
Prior art keywords
thin film
connection electrode
adhesive
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000277982A
Other languages
English (en)
Other versions
JP3643760B2 (ja
Inventor
Shiro Ozaki
史郎 尾崎
Kenji Edasawa
健二 枝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Casio Micronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Casio Micronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Casio Micronics Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000277982A priority Critical patent/JP3643760B2/ja
Publication of JP2002093849A publication Critical patent/JP2002093849A/ja
Application granted granted Critical
Publication of JP3643760B2 publication Critical patent/JP3643760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップをフィルム基板上に、接着剤を
用いた圧接法により搭載する際に、電気的接続及び接合
強度の信頼性を向上する。 【解決手段】 フィルム基板からなる中継基板２１上に
形成された第１の接続電極２３の表面には薄膜２７が形
成されている。この場合、薄膜２７は、第１の接続電極
２３及び半導体チップ３１のバンプ電極３２よりも低融
点の金属（錫等）からなっている。また、この薄膜２７
の融点は、熱硬化型の接着剤２８の硬化温度よりも低
い。そして、中継基板２１上に接着剤２８を介して半導
体チップ３１をただ単に載置し、接着剤２８が硬化する
温度にて所定の圧力を加えてボンディングすると、薄膜
２７が溶融してバンプ電極３２の下面の微小な凹部内に
入り込み、この後接着剤２８が硬化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。
【０００２】
【従来の技術】例えばＢＧＡ(ball grid array)と呼ば
れる半導体装置では、ＬＳＩ等からなる半導体チップを
中継基板(インターポーザ)上に搭載し、中継基板の下面
に半田ボールをマトリクス状に配置している。図９は従
来のこのような半導体装置の一例の断面図を示したもの
である。この半導体装置はポリイミドやガラスエポキシ
等のフィルム基板からなる中継基板１を備えている。こ
の場合、中継基板１の平面サイズは半導体チップ１１の
平面サイズよりもやや大きくなっている。
【０００３】中継基板１の上面には接着層２が設けられ
ている。接着層２の上面周辺部には、半導体チップ１１
の下面周辺部に設けられた金からなるバンプ電極１２に
対応して、銅箔からなる第１の接続電極３が設けられて
いる。接着層２の上面の各所定の箇所には銅箔からなる
第２の接続電極４がマトリクス状に設けられている。第
１の接続電極３と第２の接続電極４とは、接着層２の上
面に適宜に設けられた銅箔からなる引き回し線５を介し
て接続されている。第２の接続電極４の中央部に対応す
る部分における中継基板１及び接着層２には円孔６が設
けられている。
【０００４】そして、半導体チップ１１を中継基板１上
に搭載する場合には、まず、中継基板１上の半導体チッ
プ搭載領域に熱硬化型のエポキシ系樹脂からなる接着剤
１３を介して半導体チップ１１を位置合わせしてただ単
に載置する。次に、接着剤１３が硬化する温度にて所定
の圧力を加えてボンディングすることにより、バンプ電
極１２で接着剤１３を押し退けてバンプ電極１２の下面
を第１の接続電極３の上面に圧接させ、且つ、半導体チ
ップ１１の下面を中継基板１の上面に接着剤１３を介し
て接着する。この場合、バンプ電極１２の下面は第１の
接続電極３の上面に圧接されているだけであるので、こ
の状態を維持するため、半導体チップ１１の下面を中継
基板１の上面に接着剤１３を介して接着している。次
に、半導体チップ１１を含む中継基板１の上面にエポキ
シ系樹脂からなる樹脂封止膜１４を形成する。次に、円
孔６内及び円孔６下に半田ボール１５を第２の接続電極
４に接続させて形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、バンプ電極１２の下面及び
第１の接続電極３の上面が平滑でなく微小な凹凸面とな
っているので、バンプ電極１２の下面を第１の接続電極
３の上面に圧接させただけでは、バンプ電極１２の下面
と第１の接続電極３の上面との接触面積が小さくなり、
電気的接続の信頼性が劣るという問題があった。また、
バンプ電極１２の下面を第１の接続電極３の上面に圧接
させただけであるので、接合強度が弱く、実使用環境下
において接着剤１３が熱膨張したり吸湿したりして、そ
の体積が増大し、ひいては半導体チップ１１の下面と中
継基板１の上面との間隔が大きくなった場合、バンプ電
極１２の下面が第１の接続電極３の上面から離れ、電気
的接続不良が発生し、接合強度の信頼性が劣るという問
題があった。この発明の課題は、電気的接続及び接合強
度の信頼性を向上することである。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、半導体チップのバンプ電極をフィルム基板の接続電
極に接合するに際し、前記両電極のうち少なくとも一方
の電極の表面に該両電極よりも低融点の金属からなる薄
膜を形成し、前記半導体チップのバンプ電極形成面と前
記フィルム基板の接続電極形成面との間に硬化温度が前
記薄膜の融点よりも高い熱硬化型の接着剤を介在させ、
前記接着剤が硬化する温度にて所定の圧力を加えてボン
ディングするようにしたものである。請求項２に記載の
発明は、請求項１に記載の発明において、前記ボンディ
ング時に、前記薄膜が溶融して前記両電極の接合面の微
小な凹部内に入り込み、この後前記接着剤が硬化するよ
うにしたものである。請求項３に記載の発明は、請求項
１または２に記載の発明において、前記バンプ電極及び
前記接続電極を金、銀、銅、アルミニウム等の高融点金
属によって形成し、前記薄膜を錫、ビスマス、インジウ
ム、錫−銀合金等の低融点金属によって形成したもので
ある。請求項４に記載の発明は、請求項１〜３のいずれ
かに記載の発明において、前記接着剤としてその中にフ
ラックスやグリコート等からなる表面活性剤が添加され
たものを用いるようにしたものである。請求項５に記載
の発明は、請求項１〜３のいずれかに記載の発明におい
て、前記バンプ電極、前記接続電極、前記薄膜のうちい
ずれかのむき出しの表面にフラックスやグリコート等か
らなる表面活性剤を施すようにしたものである。そし
て、この発明によれば、両電極のうち少なくとも一方の
電極の表面に該両電極よりも低融点の金属からなる薄膜
を形成し、且つ、この薄膜の融点を接着剤の硬化温度よ
りも低いものとし、ボンディング時に、薄膜が溶融して
両電極の接合面の微小な凹部内に入り込み、この後接着
剤が硬化するようにしているので、薄膜の存在により、
両電極の実質的な接触面積及び接合強度が増大し、した
がって電気的接続及び接合強度の信頼性を向上すること
ができる。
【０００７】
【発明の実施の形態】図１〜図５はそれぞれこの発明の
一実施形態における半導体装置の各製造工程を示したも
のである。そこで、これらの図を順に参照して、この実
施形態における半導体装置の製造方法について説明す
る。
【０００８】まず、図１に示すものを用意する。すなわ
ち、図１に示すものは、ポリイミドやガラスエポキシ等
のフィルム基板からなる中継基板２１を備えている。こ
の場合、中継基板１の平面サイズは、図３に示す半導体
チップ３１の平面サイズよりもやや大きくなっている。
なお、実際の製造では、中継基板２１は長尺なものから
なり、スプロケットホールを有し、ロールツウロールで
搬送されるようになっている。
【０００９】中継基板２１の上面には接着層２２が設け
られている。接着層２２の上面周辺部には、図３に示す
半導体チップ３１の下面周辺部に設けられた金からなる
バンプ電極３２に対応して、銅箔からなる第１の接続電
極２３が設けられている。接着層２２の上面の各所定の
箇所には銅箔からなる第２の接続電極２４がマトリクス
状に設けられている。第１の接続電極２３と第２の接続
電極２４とは、接着層２２の上面に適宜に設けられた銅
箔からなる引き回し線２５を介して接続されている。第
２の接続電極２４の中央部に対応する部分における中継
基板２１及び接着層２２には円孔２６が設けられてい
る。
【００１０】次に、図２に示すように、第１の接続電極
２３、第２の接続電極２４及び引き回し線２５の表面に
無電解メッキにより錫からなる薄膜２７を形成する。こ
の場合、薄膜２７の材料である錫の融点（約２３０℃）
は、バンプ電極３２の材料である金及び第１の接続電極
２３の材料である銅の融点よりも低い。また、薄膜２７
の膜厚は０．６μｍ程度である。
【００１１】次に、図３に示すように、中継基板２１上
の半導体チップ搭載領域に、熱硬化型のエポキシ系樹脂
シートを貼り付けることにより（またはエポキシ系樹脂
を塗布することにより）、接着剤２８の層を形成する。
この場合、接着剤２８としては、その硬化温度が薄膜２
７の材料である錫の融点（約２３０℃）よりも高い（例
えば２５０〜３５０℃）ものを用いる。次に、接着剤２
８の上面に半導体チップ３１を位置合わせしてただ単に
載置する。なお、接着剤２８を半導体チップ３１の下面
に設け、半導体チップ３１を接着剤２８と共に中継基板
２１上に載置するようにしてもよい。
【００１２】次に、図４に示すように、接着剤２８が硬
化する温度（２５０〜３５０℃）にて所定の圧力（バン
プ電極１個当たり１００〜１５０ｇ）を加えてボンディ
ングすることにより、バンプ電極３２で接着剤２８を押
し退けてバンプ電極３２の下面を薄膜２７を介して第１
の接続電極２３の上面に圧接させ、且つ、半導体チップ
３１の下面を中継基板２１の上面に接着剤２８を介して
接着する。
【００１３】この場合、図６において実線で示すよう
に、ボンディング開始時点Ｓ０からＳ１時間（１秒程
度）経過すると、ボンディング温度が錫の融点（約２３
０℃）に達し、錫からなる薄膜２７が溶融する。する
と、特に、バンプ電極３２と第１の接続電極２３の接合
面間に介在された薄膜２７が溶融して当該接合面の微小
な凹部内に入り込む。この後、ボンディング温度が接着
剤２８の硬化温度（２５０℃）に達し、接着剤２８が硬
化する。
【００１４】次に、図５に示すように、半導体チップ３
１を含む中継基板２１の上面にエポキシ系樹脂からなる
樹脂封止膜３３を形成する。次に、円孔２６内及び円孔
２６下に半田ボール３４を第２の接続電極２４に接続さ
せて形成する。次に、中継基板２１が長尺なものである
場合、切断工程を経ると、すなわち中継基板２１、接着
層２２及び樹脂封止膜３４を適宜に切断すると、この実
施形態における半導体装置が得られる。
【００１５】以上のように、この半導体装置の製造方法
では、第１の接続電極２３の表面に該第１の接続電極２
３よりも低融点の錫からなる薄膜２７を形成し、且つ、
この薄膜２７の融点を接着剤２８の硬化温度よりも低い
ものとし、ボンディング時に、薄膜２７が溶融してバン
プ電極３２と第１の接続電極２３の接合面の微小な凹部
内に入り込み、この後接着剤２８が硬化するようにして
いるので、薄膜２７の存在により、バンプ電極３２と第
１の接続電極２３の実質的な接触面積及び接合強度が増
大し、したがって電気的接続及び接合強度の信頼性を向
上することができる。また、薄膜２７の膜厚は０．６μ
ｍ程度と薄いので、溶融しても、隣接する第１の接続電
極２３まで流出することがなく、したがってファインピ
ッチ化を図る際の支障となることはない。
【００１６】なお、上記実施形態では、第１の接続電極
２３等の表面に薄膜２７を形成した場合について説明し
たが、これに限定されるものではない。例えば、図７に
示すように、バンプ電極３２の表面全体にディップ成
形、無電界メッキ等により錫からなる薄膜２７を形成す
るようにしてもよい。また、図８に示すように、バンプ
電極３２の表面のうち下面のみにもしくは下面及びその
近傍のみにディップ成形、無電界メッキ、電界メッキ等
により錫からなる薄膜２７を形成するようにしてもよ
い。さらに、図７または図８に示す場合に加えて、上記
実施形態のように、第１の接続電極２３等の表面に薄膜
２７を形成するようにしてもよい。
【００１７】また、上記各実施形態において、接着剤２
８中にフラックスやグリコート等からなる表面活性剤を
添加しておくようにしてもよく、またバンプ電極３２、
第１の接続電極２３、薄膜２７のうちいずれかのむき出
しの表面にフラックスやグリコート等からなる表面活性
剤を施しておくようにしてもよい。このようにした場合
には、バンプ電極３２、第１の接続電極２３、薄膜２７
のうちいずれかのむき出しの表面に酸化被膜があって
も、表面活性剤の作用により、この酸化被膜を除去する
ことができる。
【００１８】また、半導体チップ３１のバンプ電極３２
の材料は、金に限らず、銀、銅、アルミニウム等の他の
高融点金属であってもよい。また、中継基板１１の第１
の接続電極２３等の材料は、銅に限らず、金、銀、アル
ミニウム等の他の高融点金属であってもよい。さらに、
薄膜２７の材料は、錫に限らず、ビスマス、インジウ
ム、錫−銀合金等の他の低融点金属であってもよい。た
だし、接着剤２８の硬化温度を考慮すると、薄膜２７の
融点は２５０℃以下である方が好ましい。
【００１９】さらに、この発明は、ＢＧＡと呼ばれる半
導体装置に限らず、要は半導体チップをフィルム基板上
に搭載するものであればよく、したがってＣＯＦ(chip
on film)、ＴＣＰ(tape carrier package)、ＣＳＰ(chi
p size package)等と呼ばれる半導体装置にも適用する
ことができる。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、両電極のうち少なくとも一方の電極の表面に該両電
極よりも低融点の金属からなる薄膜を形成し、且つ、こ
の薄膜の融点を接着剤の硬化温度よりも低いものとし、
ボンディング時に、薄膜が溶融して両電極の接合面の微
小な凹部内に入り込み、この後接着剤が硬化するように
しているので、薄膜の存在により、両電極の実質的な接
触面積及び接合強度が増大し、したがって電気的接続及
び接合強度の信頼性を向上することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製
造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図４に示すボンディング工程におけるボンディ
ング温度の一例を示す図。
【図７】この発明の他の実施形態における半導体装置の
一部の断面図。
【図８】この発明のさらに他の実施形態における半導体
装置の一部の断面図。
【図９】従来の半導体装置の一例の断面図。
【符号の説明】
２１ 中継基板 ２２ 接着層 ２３ 第１の接続電極 ２４ 第２の接続電極 ２７ 薄膜 ２８ 接着剤 ３１ 半導体チップ ３２ バンプ電極 ３３ 樹脂封止膜 ３４ 半田ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 枝澤 健二 東京都青梅市今井３丁目10番地６ カシオ マイクロニクス株式会社内 Ｆターム(参考） 5F044 MM22 MM23 NN07 QQ03

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップのバンプ電極をフィルム基
    板の接続電極に接合するに際し、前記両電極のうち少な
    くとも一方の電極の表面に該両電極よりも低融点の金属
    からなる薄膜を形成し、前記半導体チップのバンプ電極
    形成面と前記フィルム基板の接続電極形成面との間に硬
    化温度が前記薄膜の融点よりも高い熱硬化型の接着剤を
    介在させ、前記接着剤が硬化する温度にて所定の圧力を
    加えてボンディングすることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 請求項１に記載の発明において、前記ボ
    ンディング時に、前記薄膜が溶融して前記両電極の接合
    面の微小な凹部内に入り込み、この後前記接着剤が硬化
    することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１または２に記載の発明におい
    て、前記バンプ電極及び前記接続電極は金、銀、銅、ア
    ルミニウム等の高融点金属からなり、前記薄膜は錫、ビ
    スマス、インジウム、錫−銀合金等の低融点金属からな
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１〜３のいずれかに記載の発明に
    おいて、前記接着剤としてその中にフラックスやグリコ
    ート等からなる表面活性剤が添加されたものを用いるこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１〜３のいずれかに記載の発明に
    おいて、前記バンプ電極、前記接続電極、前記薄膜のう
    ちいずれかのむき出しの表面にフラックスやグリコート
    等からなる表面活性剤を施すことを特徴とする半導体装
    置の製造方法。
JP2000277982A 2000-09-13 2000-09-13 半導体装置の製造方法 Expired - Fee Related JP3643760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000277982A JP3643760B2 (ja) 2000-09-13 2000-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000277982A JP3643760B2 (ja) 2000-09-13 2000-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002093849A true JP2002093849A (ja) 2002-03-29
JP3643760B2 JP3643760B2 (ja) 2005-04-27

Family

ID=18763214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000277982A Expired - Fee Related JP3643760B2 (ja) 2000-09-13 2000-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3643760B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324611A (ja) * 2005-05-20 2006-11-30 Mitsui Mining & Smelting Co Ltd キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324611A (ja) * 2005-05-20 2006-11-30 Mitsui Mining & Smelting Co Ltd キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Also Published As

Publication number Publication date
JP3643760B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JP3180800B2 (ja) 半導体装置及びその製造方法
JP4846633B2 (ja) 部品内蔵基板の製造方法
US6998293B2 (en) Flip-chip bonding method
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP3836349B2 (ja) 半導体装置およびその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2000286299A (ja) 半導体装置の接続方法
JP2009009994A (ja) 半導体装置およびその製造方法
KR20020089388A (ko) 패키징 구조와 그 방법
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP2010272609A (ja) 半導体装置及びその製造方法
JP2002093849A (ja) 半導体装置の製造方法
JP2008192833A (ja) 半導体装置の製造方法
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP4696712B2 (ja) 半導体装置
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JP2000100868A (ja) 半導体装置およびその製造方法
JP2001156095A (ja) 電極、半導体装置および製造方法
JP2004253598A (ja) 電子部品の実装方法
JP2005183561A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees