KR101979024B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101979024B1
KR101979024B1 KR1020110024067A KR20110024067A KR101979024B1 KR 101979024 B1 KR101979024 B1 KR 101979024B1 KR 1020110024067 A KR1020110024067 A KR 1020110024067A KR 20110024067 A KR20110024067 A KR 20110024067A KR 101979024 B1 KR101979024 B1 KR 101979024B1
Authority
KR
South Korea
Prior art keywords
bump
die
conductive
substrate
interconnect
Prior art date
Application number
KR1020110024067A
Other languages
English (en)
Other versions
KR20120067266A (ko
Inventor
라젠드라 디. 펜세
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/969,467 external-priority patent/US9029196B2/en
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20120067266A publication Critical patent/KR20120067266A/ko
Application granted granted Critical
Publication of KR101979024B1 publication Critical patent/KR101979024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 소자는 다이 범프 패드를 구비한 반도체 다이를 갖는다. 하나의 기판이 상호접속 사이트를 구비한 전도성 트레이스를 갖는다. 전도성 범프 재료가 상호접속 사이트 또는 다이 범프 패드 상에 증착된다. 반도체 다이는 범프 재료가 다이 범프 패드 및 상호접속 사이트 사이에 놓이도록 기판 위에 장착된다. 범프 재료는 솔더 마스크 없이 다이 범프 패드 또는 상호접속 사이트의 주위에 리플로우되어 다이 및 기판 사이에 상호접속 구조체를 형성한다. 범프 재료는 범프 패드 또는 상호접속 사이트 내에 셀프-콘파인(self-confined)된다. 범프 재료의 부피는 표면장력이 범프 재료의 셀프-콘파인먼트(self-confinement)를 다이 범프 패드 및 상호접속 사이트의 풋프린트 내에 유지하도록 선택되어 진다. 상호접속 구조체는 가용성부 및 비가용성부를 가질 수 있다. 봉지재가 다이 및 기판 사이에 증착된다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF SELF-CONFINEMENT OF CONDUCTIVE BUMP MATERIAL DURING REFLOW WITHOUT SOLDER MASK}
본 발명은 일반적으로 반도체 소자, 특히 반도체 소자 및 리플로우 중에 솔더 마스크 없이 전도성 범프 재료를 셀프-콘파인먼트(self-confinement)하는 방법에 관한 것이다.
반도체 소자는 현대의 전자 제품에서 일반적으로 사용된다. 반도체 소자는 전기 부품의 숫자 및 밀도에서 가변적이다. 개별 반도체 소자는 일반적으로 전기 부품, 즉, 발광 다이오드(LED), 소형 신호 트랜지스터, 래지스터, 캐패시터, 인덕터 및 MOS 전계 효과 트랜지스터(MOSFET) 중의 한 형태를 포함한다. 집적 반도체 소자는 일반적으로 수백 내지 수백만 개의 전기 부품을 포함한다. 집적 반도체 소자의 예로서 마이크로콘트롤러, 마이크로프로세서, 차지드-접속 장치(CCD), 태양 전지 및 디지털 마이크로-미러 장치(DMD)를 포함한다.
상기 반도체 소자는 신호 처리, 고속 계산, 전자기 신호의 송수신, 전자 장치 제어, 태양광의 전기로의 변환 및 텔레비젼 디스플래이를 위한 비쥬얼 프로젝션 형성등과 같은 넓은 범위의 기능들을 수행한다. 반도체 소자는 엔터테인먼트, 통신, 동력 변환, 네트워크, 컴퓨터 및 소비자 제품의 분야에 사용된다. 반도체 소자는 또한 군사 응용, 항공, 자동차, 산업 제어기 및 사무용 기기에서도 사용된다.
반도체 소자는 반도체 재료의 전기적 특성을 이용한다. 반도체 재료의 원자 구조는 전기장 또는 베이스 전류의 인가 또는 도핑 공정을 통해서 그것의 전기 전도성을 배가시킨다. 도핑은 불순물을 반도체 재료에 도입시키어 반도제 소자의 전도성을 배가 또는 제어한다.
반도체 소자는 액티브 및 패시브 전기 구조체를 포함한다. 바이폴라 및 전계 효과 트랜지스터를 포함하는 액티브 구조체는 전류의 흐름을 제어한다. 도핑 그리고 전계 효과 또는 베이스 전류의 레벨을 변화시킴으로써 트랜지스터는 전류 흐름을 촉진 또는 제한하게 된다. 레지스터, 캐패시터 및 인덕터를 포함하는 패시브 구조체는 다양한 전기적 기능들을 수행하는데 필요한 전압과 전류 사이의 상호 관계를 만들어 낸다. 상기 액티브 및 패시브 구조체들은 전기적으로 연결되어 회로를 형성하고 이것이 반도체 소자가 고속의 계산 및 다른 유용한 기능들을 수행할 수 있게 한다.
반도체 소자는 일반적으로 두 개의 복합 제조 공정, 즉, 각각이 잠재적으로 수백개 단계들이 관여되는 프론트-엔드(front-end) 공정 및 백-엔드(back-end) 공정을 사용하여 제조된다. 상기 프론트-엔드 제조는 반도체 웨이퍼 표면상에 다수 다이를 형성하는 것을 포함한다. 각 다이는 기본적으로 동일하고 액티브 및 패시브 부품들을 전기적으로 연결하여 형성되는 회로를 포함한다. 상기 백-엔드 제조는 최종 웨이퍼로부터 각 다이를 싱귤래이팅(singulating)하고, 그리고 구조적 지지와 환경적 분리를 제공하기 위해 상기 다이를 패키징하는 것을 포함한다.
반도체 제조의 한 가지 목적은 보다 소형의 반도체 소자를 제조하는 것이다. 보다 소형의 반도체 소자는 보다 적은 전력을 소모하고, 보다 높은 성능을 가지며, 그리고 보다 효율적으로 제조될 수 있다. 또한, 소형의 반도체 소자는 소형의 풋프린트(footprint)를 갖는데 이것은 보다 소형의 최종 제품에 바람직하다. 소형의 다이 크기는 보다 소형의 고밀도 액티브 및 패시브 부품들을 구비한 다이를 초래하는 프론트-엔드 공정의 개선에 의해 달성될 수 있다. 백-엔드 공정은 전기적 상호 접속 및 재료 패키징에서의 개선에 의해 보다 소형 풋프린트를 구비한 반도체 소자 패키지를 초래할 수 있다.
도 1은 솔더 마스크(15)를 이용하여 범프 패드(14) 및 트레이스 라인(20) 사이에 금속학적 및 전기적으로 연결된 상호접속체(12)를 구비한 플립칩 형태 반도체 소자(10)를 도시하고 있다. 원형 솔더 마스크 또는 레지스트레이션 개구(SRO)(16)는 도 2에 도시된 바와 같이, 기판(18) 위에 형성되어 트레이스 라인(20)을 노출시킨다. 트레이스 라인(20)은 상호접속체(12)와 맞물리기 위한 선택적인 범프 패드를 구비한 스트레이트 컨덕터이다. SRO(16)는 리플로우 동안에 전도 범프 재료를 트레이스 라인(20)의 범프 패드상에 한정시키고 용융 범프 재료가 인접한 구조체에 전기적 쇼트를 초래할 수 있는 트레이스상으로의 침출을 방지한다. SRO(16)은 트래이라인 또는 범프 패드보다 크게 제조된다. SRO(16)는 전형적으로 원형 모양이고 가능한한 적게 만들어 트레이스 라인(20)의 피치를 감소시키며 라우팅 밀도(routing denstity)를 증가시킨다.
전형적인 디자인 룰에서, 트레이스 라인(20)의 최소 이스케이프 피치는, SRO(16)가 적어도 상호접속체(12)의 베이스 직경(D) 플러스 솔더 마스크 레지스트레이션 오차(SRT) 만큼의 크기가 되어야 한다는 사실에 의해 제한된다. 또한, 솔더 마스크 재료의 최소 리거먼트(ligament)가 솔더 마스크 적용 공정의 제한 때문에 인접한 개구들 사이에 필요해진다. 특히, 최소 이스케이프 피치는 P=D + 2*SRT + L로 정의 된다. 하나의 실시예에서, D는 100㎛이고, SRT는 10㎛ 이며, L은 60㎛ 이면, 최소 이스케이프 피치는 100 + 2*10 + 60 = 180㎛이 된다.
도 3a 및 도 3b는 기판(40)상의 트레이스 라인(32,34) 및 범프(36,38) 사이에 루트된 트레이스 라인(30)을 구비한 다른 통상적인 배열에 대한 평면도 및 단면도이다. 범프(36,38)는 전기적으로 반도체 다이(42)를 기판(40)에 연결시킨다. 솔더 마스크(44)는 범프 패드(46,48)와 오버랩된다. 트레이스 라인(30)의 최소 이스케이프 피치는 P=D/2 + SRT + L + W/2로 정의 되는데, 여기서, W는 트레이스 라인 폭, L은 SRO 및 인접한 구조체 사이의 리거먼트 분리이다. 하나의 실시예에서, D가 100㎛, SRT가 10㎛, W가 30㎛, 그리고 L이 60㎛이다. 트레이스 라인(30-34)의 최소 이스케이프 피치는 100/2 + 10 + 60 + 30/2=135㎛이 된다. 높은 라우팅 밀도에 대한 요구가 증가하므로, 보다 적은 이스케이프 피치가 필요하다.
도 1은 반도체 다이 및 기판상의 트레이스 라인 사이에 형성된 통상적인 상호접속체에 대한 단면을 도시한 도면.
도 2는 솔더 마스크 개구를 통과하는 트레이스 라인 위에 형성된 통상적인 상호접속체에 대한 평면을 도시한 도면.
도 3a-3b는 솔더 마스크를 이용하여 리플로우된 상호접속체 사이의 트레이스 라인의 통상적인 배열을 도시하는 도면.
도 4는 그것의 표면에 장착된 상이한 형태의 패키지를 구비한 PCB를 도시한 도면.
도 5a-5d는 PCB에 장착된 대표적인 반도체 패키지의 다른 상세 사항을 도시한 도면.
도 6a-6b는 솔더 마스크없는 트레이스 상에 리플로우된 상호접속체를 구비한 반도체 소자를 도시한 도면.
도 7a-7b는 트레이스 라인을 따르는 범프 패드의 다른 상세 사항을 도시한 도면.
도 8은 비가용성 베이스 및 가용성 캡을 구비한 복합 상호접속체를 도시한 도면.
도 9a-9b는 솔더 마스크 없는 트레이스 라인 상에 리플로우된 상호접속체를 구비한 반도체 소자의 다른 실시예를 도시한 도면.
도 10a-10h는 기판상의 전도성 트레이스에의 본딩을 위한 반도체 다이 위에 형성된 다양한 상호접속 구조체를 도시한 도면.
도 11a-11g는 전도성 트레이스에 본딩된 반도체 다이 및 상호접속 구조체를 도시한 도면.
도 12a--12d는 전도성 트레이스에 본딩된 웨지-모양 상호접속 구조체를 구비한 반도체 다이를 도시한 도면.
도 13a-13d는 전도성 트레이스에 본딩된 반도체 다이 및 상호접속 구조체에 대한 다른 실시예를 도시한 도면.
도 14a-14c는 전도성 트레이스에 본딩된 스텝 범프 및 스터드 범프 상호접속 구조체를 도시한 도면.
도 15a-15b는 전도 비아를 구비한 전도성 트레이스를 도시한 도면.
도 16a-16c는 반도체 다이 및 기판 사이의 몰드 언더필을 도시한 도면.
도 17은 반도체 다이 및 기판 사이의 다른 몰드 언더필을 도시한 도면.
도 18은 몰드 언더필 후의 반도체 다이 및 기판을 도시한 도면.
도 19a-19g는 개방 솔더 레지스트레이션을 구비한 전도성 트레이스의 다양한 배열을 도시한 도면.
도 20a-20b는 전도성 트레이스 사이의 패치를 구비한 개방 솔더 레지스트레이션을 도시한 도면.
도 21은 몰드 언더필 동안에 봉지재를 제한하는 마스킹층 댐을 구비한 POP를 도시한 도면.
보다 높은 라우팅 밀도(routing density)를 위해 트레이스 라인의 이스케이프 패치를 최소화할 필요성이 존재한다. 따라서, 하나의 실시예에서, 본 발명은 반도체 소자의 제조 방법에 관한 것인데, 그 방법은 다이 범프 패드를 갖는 반도체 다이를 제공하는 단계; 상호접속 사이트를 구비한 전도성 트레이스를 갖는 기판을 제공하는 단계; 전도성 범프 재료를 상기 상호접속 사이트 또는 상기 다이 범프 패드 상에 증착시키는 단계; 상기 전도성 범프 재료가 상기 다이 범프 패드와 상호접속 사이트의 사이에 배치되도록 상기 반도체 다이를 상기 기판에 장착시키는 단계; 상기 반도체 다이와 기판 사이에 상호접속 구조체를 형성하도록 상기 전도성 범프 재료를 솔더 마스크 없이 상기 다이 범프 패드 또는 상기 상호접속 사이트 주위에 리플로우(reflow)시키되, 상기 전도성 범프 재료는 상기 다이 범프 패드 또는 상기 상호접속 사이트 내에서 셀프-콘파인(self-confined)되는 단계; 및 봉지재를 상기 반도체 다이와 기판 사이에 증착시키는 단계;를 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 소자의 제조 방법에 관한 것인데, 그 방법은 제 1 상호접속 사이트를 갖는 제 1 반도체 구조체를 제공하는 단계; 제 2 상호접속 사이트를 갖는 제 2 반도체 구조체를 제공하는 단계; 전도성 범프 재료를 상기 제 1 및 제 2 상호접속 사이트 사이에 증착시키는 단계; 상기 제 1 및 제 2 반도체 구조체 솔더 마스크 없이 상기 제 1 및 제 2 상호접속 사이트의 주위에 본딩시키도록 상기 전도성 범프 재료로부터 상호접속 구조체를 형성시키되, 상기 전도성 범프 재료는 상기 제 1 및 제 2 상호접속 사이트 내에서 셀프-콘파인(self-confined)되는 단계; 및 봉지재를 상기 제 1 및 제 2 반도체 구조체 사이에 증착시키는 단계;를 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 소자의 제조 방법에 관한 것인데, 그 방법은 제 1 상호접속 사이트를 갖는 제 1 반도체 구조체를 제공하는 단계; 제 2 상호접속 사이트를 갖는 제 2 반도체 구조체를 제공하는 단계; 전도성 범프 재료를 상기 제 1 상호접속 사이트 또는 상기 제 2 상호접속 사이트 위에 증착시키는 단계; 및 상기 제 1 및 제 2 반도체 구조체를 솔더 마스크 없이 제 1 및 제 2 상호접속 사이트의 주위에 본딩시키도록 상기 전도성 범프 재료로부터 상호접속 구조체를 형성하는 단계;를 포함한다.
다른 하나의 실시예에서, 본 발명의 반도체 소자는 제 1 상호접속 사이트를 갖는 제 1 반도체 구조체; 제 2 상호접속 사이트를 갖는 제 2 반도체 구조체; 상기 제 1 및 제 2 상호접속 사이트의 주위에 솔더 마스크 없이 상기 제 1 및 제 2 반도체 구조체의 사이에 형성된 상호접속 구조체; 및 상기 제 1 및 제 2 반도체 구조체의 사이에 증착된 봉지재를 포함한다.
본 발명은 비슷한 참조 번호가 동일 또는 유사한 요소를 나타내는 도면을 참조하여 다음 설명의 하나 이상의 실시예에서 기술된다. 비록 본 발명이 본 발명의 목적을 달성하기 위한 최선의 모드 관점에서 기술되지만, 당업자는 그것이 첨부된 청구범위에 의해 한정되는 본 발명의 정신 및 범위와 다음의 상세한 설명 및 도면에 의해 지지되는 균등범위에 포함될 수 있는 치환, 변형 및 균등물을 커버하려는 의도라는 것을 이해할 것이다.
반도체 소자는 일반적으로 두 개 복합 제조 공정, 즉, 프론트-엔드 제조 및 백-엔드 제조를 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼 표면상에 다수 다이를 형성시키는 것을 포함한다. 웨이퍼 상의 각 다이는 액티브 및 패시브 전기 부품들을 포함하는데, 그것들은 전기적으로 연결되어 기능적인 전기 회로를 형성한다. 트랜지스터 및 다이오드와 같은 액티브 액티브 전기 부품은 전류 흐름을 제어할 수 있는 능력을 갖는다. 캐패시터, 인덕터, 레지스터 및 트랜스포머와 같은 패시브 전기 부품은 전기 회로 기능을 수행하는데 필요한 전압 및 전류 사이의 관계를 형성한다.
액티브 및 패시브 부품들은 도핑, 증착, 포토리소그래피(photolithography), 에칭 및 평탄화를 포함하는 일련의 공정 단계에 의해 반도체 웨이퍼 표면상에 형성된다. 도핑은 이온 주입 또는 열 확산과 같은 기술에 의해 반도체 재료안에 불순물을 도입시킨다. 도핑 공정은 액티브 소자에서 반도체 재료의 전기 전도성을 변형시키고, 반도체 재료를 절연체 또는 도체로 변형시키거나, 또는 전기장 또는 베이스 전류에 반응하여 반도체 재료 전도성을 극적으로 변화시킨다. 트랜지스터는, 전기장 또는 베이스 전류의 인가에 따라서 트랜지스터가 전류 흐름을 촉진 또는 제한할 수 있도록 하는데 필요한 것으로 배열된 도핑의 다양한 정도 및 형태의 영역들을 포함한다.
액티브 및 패시브 부품들은 상이한 전기적 특성들을 갖는 재료층들에 의해 형성된다. 상기 층들은 증착되는 재료의 형태에 의해 부분적으로 결정된 다양한 증착 기술에 의해 형성될 수 있다. 예를 들면, 박막 증착은 화학적 증착(CVD), 물리적 증착(PVD), 전해 도금 및 무전해 도금 공정을 포함한다. 각 층은 일반적으로 패턴화되어 액티브 부품, 패시브 부품 및 그들 사이의 전기적 접속부의 부분들을 형성한다.
상기 층들은, 패턴화되는 층위에 광 민감 재료, 즉, 포토레지스트를 증착시키는 것을 포함하는 포토리소그래피를 이용하여 패턴화된다. 하나의 패턴이 빛을 이용하여 포토마스크로부터 포토레지스트로 이동한다. 빛을 접한 포토레지스트 팬턴의 부분은 용매를 이용하여 제거되고, 패턴화되는 하부층이 노출된다. 포토레지스트의 나머지 부분은 제거되어 뒤에 패턴화된 층을 남겨둔다. 또한, 재료의 일부 형태는, 무전해 및 전해 도금과 같은 기술을 이용하는 앞선 증착/에칭 공정에 의해 형성된 영역 또는 보이드(void) 안으로 재료를 직접 증착시키는 것에 의해 패턴화된다.
이미 존재하는 패턴상에 재료의 박막 필름을 증착시키는 것은 하부 패턴을 악화 시키고 비-균일 플랫면을 형성시킬 수 있다. 균일 플랫면이 보다 소형의 밀한 패킹된 액티브 및 패시브 부품들을 만들기 위해서 요구된다. 평탄화는 웨이퍼 표면에서 재료를 제거하고 균일한 플랫면을 생성하는데 사용될 수 있다. 평탄화는 폴리싱 패드로 웨이퍼 표면을 폴리싱하는 공정을 포함한다. 폴리싱 동안에 마모재 및 부식 화학재가 웨이퍼 표면에 첨가된다. 화학재의 마모 및 부식 작용의 조합된 기계적 작용은 어떤 불규칙한 형태도 제거하여 균일한 플랫면을 만든다.
백-엔드 제조는 최종 웨이퍼를 개별 다이로 컷팅 및 싱귤래이팅한 후에 구조적 지지 및 환경적 분리를 위해 상기 다이를 패키징하는 것을 말한다. 다이를 싱귤래이트하기 위해서 웨이퍼는 쏘우 스트리트(saw street) 또는 스크라이브(scribe)로 불리는 웨이퍼의 비기능 영역을 따라서 줄이 그어지고 부수어진다. 웨이퍼는 레이저 컷팅 공구 또는 톱날을 이용하여 싱귤래이트된다. 싱귤래이션 후에 각각의 다이들은 다른 시스템 부품들과의 상호접속을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이위에 형성된 접촉 패드가 이어서 패키지내의 접촉 패드에 접속된다. 전기적 접속은 솔더 범프, 스터드 범프, 전도 페이스트 또는 와이어본드로 이루어질 수 있다. 봉지재 또는 다른 몰딩 재료가 패키지 위에 증착되어 물리적 지지 및 전기적 분리를 제공한다. 최종 패키지는 이어서 전기 시스템 안에 삽입되고, 반도체 소자의 기능이 다른 시스템 부품에 이용가능하게 발휘된다.
도 4는 그것의 표면상에 장착된 다수 반도체 패키지를 구비한 칩 캐리어 기판 또는 프린트 회로 보드(PCB, 52)를 갖는 전자 소자(50)를 도시하고 있다. 전자 소자(50)는 적용에 따라서 한 형태의 반도체 패키지 또는 멀티플 형태의 반도체 패키지를 가질 수 있다. 반도체 패키지의 상이한 형태들이 도시 목적으로 도 4에 도시되었다.
전자 소자(50)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 또한, 전자 소자(50)는 보다 큰 시스템의 하부 부품일 수 있다. 예를 들면, 전자 소자(50)는 핸드폰, 개인용 디지털 어시스턴트(PDA), 디지털 비디오 카메라(DVC) 또는 다른 전자 통신 장치의 부분일 수 있다. 또한 전자 소자(50)는 컴퓨터에 삽입될 수 있는 그래픽 카드, 네트워크 인터페이스 카드 또는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, 특정 용도 직접 회로(ASIC), 로직 회로, 아날로그 회로, RF회로, 개별 장치 또는 다른 반도체 다이 또는 전기 부품을 포함할 수 있다. 이들 제품들이 시장에 의해 수용되기 위해서는 소형화 및 중량 감소가 필수적이다. 반도체 소자들 사이의 거리는 보다 높은 집적을 위해 감소되어야 한다.
도 4에서, PCB(52)는 PCB상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 전도 신호 트레이스(54)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅 또는 다른 적절한 금속 증착 공정을 이용하여 PCB(52) 표면위에 또는 PCB층들내에 형성된다. 신호 트레이스(54)는 각각의 반도체 패키지, 장착된 부품들 그리고 다른 외부 시스템 부품들 사이에 전기적 통신을 제공한다. 트레이스(54)는 또한 반도체 패키지 각각에 전력 및 접지 접속을 제공한다.
일부 실시예에서, 반도체 소자는 두 패키징 레벨을 갖는다. 제 1 레벨 패키징은 반도체 다이를 중간 캐리어에 기계적으로 그리고 전기적으로 부착시키는 기술이다. 제 2 레벨 패키징은 중간 캐리어를 PCB에 기계적으로 그리고 전기적으로 부착시키는 것을 포함한다. 다른 실시예에서, 반도체 소자는 다이가 기계적으로 그리고 전기적으로 PCB에 직접 장착되는 제 1레벨 패키징만을 가질 수 있다.
도시의 목적으로, 와이어 본드 패키지(56) 및 플립 칩(58)을 포함하는 제 1레벨 패키징의 여러 형태들이 PCB(52)상에 도시되었다. 게다가, 볼 그리드 어레이(BGA, 60), 범프 칩 캐리어(BCC, 62), 듀얼 인-라인 패키지(DIP, 64), 랜드 그리드 어레이(LGA, 66), 멀티-칩 모듈(MCM, 68), 쿼드(quad) 플랫 넌-리디드 패키지(QFN, 70) 및 쿼드 플랫 패키지(72)를 포함하는 제 2레벨 패키징의 여러 형태가 PCB(52)상에 장착된 것으로 도시되었다. 시스템 요건에 따라서, 다른 전자 부품뿐 아니라 제 1 및 제 2 레벨 패키징 형태의 어떤 조합으로 구성된 반도체 패키지의 어떤 조합이라도 PCB(52)에 연결될 수 있다. 일부 실시예에서, 전자 소자(50)는 싱글 부착 반도체 패키지를 포함하지만, 다른 실시예는 멀티플 상호접속 패키지를 요구한다. 싱글 기판 위에 하나 이상의 반도체 패키지를 조합시킴으로써, 제조자는 전자 소자 및 시스템 안에 기 제조된 부품들을 합체시킬 수 있다. 반도체 패키지는 복잡한 기능성을 갖기 때문에, 전자 소자는 보다 싼 부품과 간소화된 제조 공정을 이용하여 제조될 수 있다. 결과적인 소자들은 고장이 적으며 제조하는데 저렴하여 소비자에게 낮은 비용을 초래한다.
도 5a-5d는 예시적인 반도체 패키지를 도시하고 있다. 도 5a는 PCB(52)상에 장착된 DIP(64)의 다른 상세 사항을 도시하고 있다. 반도체 다이(74)는 그 안에 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 또는 디지털 회로를 포함하는 액티브 영역을 포함하고, 다이의 전기적 디자인에 따라서 전기적으로 상호 접속된다. 예를 들면, 상기 회로는 반도체 다이(74)내에 형성된 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 레지스터 및 다른 회로 부재들을 포함한다. 접촉 패드(76)는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)과 같은 전도 재료로 구성된 하나 이상의 층이고, 반도체 다이(74)내에 형성된 회로 부재와 전기적으로 접속된다. DIP(64)의 조립 동안에, 반도체 다이(74)는 금-은 공정층 또는 열 에폭시 또는 에폭시 수지와 같은 부착재를 이용하여 중간 캐리어(78)에 장착된다. 패키지 몸체는 폴리머 또는 세라믹과 같은 절연 패키징 재료를 포함한다. 컨덕터 리드(80)와 본드 와이어(82)는 반도체 다이(74) 및 PCB(52) 사이에 전기적 접속을 제공한다. 습분과 입자들의 패키지로의 침투를 방지하고 반도체 다이(74) 또는 본드 와이어(82)의 오염을 방지하는 것에 의한 환경적 보호를 위해서 패키지 위에 봉지재(84)가 증착된다.
도 5b는 PCB(52)상에 장착된 BCC(62)의 다른 상세 사항을 도시하고 있다. 반도체 다이(88)는 언더필(underfill) 또는 에폭시-수지 부착 재료(92)를 이용하여 캐리어(90) 위에 장착된다. 본드 와이어(94)는 접촉 패드(96,98) 사이에 제 1 레벨 패키징 상호접속을 제공한다. 몰딩 화합물 또는 봉지재(100)가 소자의 물리적 지지 및 전기적 분리를 제공하기 위해서 반도체 다이(88) 및 본드 와이어(94) 위에 증착된다. 접촉 패드(102)가 전해 도금 또는 무전해 도금과 같은 적절한 금속 증착 공정을 이용하여 산화 방지를 위해 PCB(52) 표면 위에 형성된다. 접촉 패드(102)는 PCB(52)의 하나 이상의 전도 신호 트레이스(54)에 전기적으로 접속된다. 범프(104)가 BCC(62)의 접촉 패드(98)와 PCB(52)의 접촉 패드(102) 사이에 형성된다.
도 5c에서, 반도체 다이(58)는 플립 칩 형태 제 1 레벨 패키징 상태로 중간 캐리어(106)에 하향으로 접하여 장착된다. 반도체 다이(58)의 액티브 영역(108)은 다이의 전기적 디자인에 따라서 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 및 디지털 회로를 포함한다. 예를 들면, 상기 회로는 액티브 영역(108)내에 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 래지스터 및 다른 회로 부재들을 포함할 수 있다. 반도체 다이(58)는 범프(110)를 통해서 캐리어(106)에 전기적으로 그리고 기계적으로 접속된다.
BGA(60)가 범프(112)를 이용하여 BGA 형태 제 2 레벨 패키징으로 PCB(52)에 전기적으로 그리고 기계적으로 접속된다. 반도체 다이(58)는 범프(110), 신호 라인(114) 및 범프(112)를 통해서 PCB(52)의 전도성 신호 트레이스(54)에 전기적으로 접속된다. 몰딩 화합물 또는 봉지재(encapsulant, 116)가 소자의 물리적 지지 및 전기적 분리를 제공하기 위해서 반도체 다이(58) 및 캐리어(106) 위에 증착된다. 플립 칩반도체 소자는 신호 전파 거리 감축, 보다 낮은 캐패시턴스 제공 및 전반적인 회로 성능을 개선시키기 위해서 반도체 다이(58)상의 액티브 소자로부터 PCB(52)상의 전도 트랙까지 짧은 전기 전도 경로를 제공한다. 다른 하나의 실시예에서, 반도체 다이(58)는 중간 캐리어(106) 없이 플립 칩 형태 제 1 레벨 패키징을 이용하여 PCB(52)에 기계적 및 전기적으로 직접 접속될 수 있다.
다른 실시예에서, 반도체 다이(58)의 액티브 영역(108)은, 도 5d에 도시된 바와 같이, 직접, 즉, 중간 캐리어 없이 PCB(115)에 하향으로 접하여 장착된다. 범프 패드(111)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅 또는 다른 적절한 금속 증착 공정을 이용하여 액티브 영역(108)상에 형성된다. 범프 패드(111)가 액티브 영역(108)의 전도 트랙에 의해 액티브 및 패시브 회로에 연결된다. 범프 패드(111)는 Al, Sn, Ni, Au, Ag 또는 Cu일 수 있다. 전기 전도성 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 범프 패드(111) 위에 증착된다. 상기 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정(eutectic) Sn/Pb, 고-리드 솔더(high-lead solder) 또는 리드-프리 솔더(lead-free solder)일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 다이 범프 패드(160)에 본딩 된다. 하나의 실시예에서, 구형 볼 또는 범프(117)를 형성하도록 범프 재료를 그것의 융점 이상으로 가열하여 리플로우된다. 일부 응용에서, 범프(117)는 두 번 리플로우되어 범프 패드(111)에의 전기적 접촉을 개선시킨다. 플립 칩반도체 소자는 신호 전파 감소, 보다 낮은 캐패시턴스 제공 및 전반적인 회로 성능을 개선시키기 위해서 반도체 다이(58)상의 액티브 소자로부터 PCB(115)상의 전도 트랙까지 짧은 전기 전도 경로를 제공한다.
도 6a 및 도 6b는 범프 패드(122)를 구비한 플립칩 형태의 반도체 다이(120) 일부에 대한 평면 및 단면을 도시하고 있다. 트레이스 라인(124)은 기판 또는 PCB(130)상에 형성된 집적 범프 패드(126)를 구비한 스트레이트 컨덕터이다. 도 7a 및 도 7b는 트레이스 라인(124)을 따르는 기판 범프 패드(126)의 다른 상세 사항을 도시하고 있다. 기판 범프 패드(126)는 도 7a에서와 같이 둥글 거나 또는 도 7b에서와 같이 직사각형일 수 있다. 기판 범프 패드(126)의 측부들은 트레이스 라인(124)과 동일 선상일 수 있다.
전기적 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 다이 범프 패드(122) 또는 기판 범프 패드(126)위에 증착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드- 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 다이 범프 패드(122) 및 기판 범프 패드(126)에 본딩 된다. 하나의 실시예에서, 범프 재료는 상호접속체(132)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 상호접속체(132)는 두 번 리플로우되어 다이 범프 패드(122) 및 기판 범프 패드(126) 사이의 전기적 접촉을 개선시킨다. 협소한 기판 범프 패드(126) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다. 상호접속체(132)가 범프-온-리드(BOL)로서 트레이스 라인(124)에 연결되는 것으로 도시되었지만, 상기 상호접속체는 또한 다이 범프 패드(122)와 동일한 또는 큰 영역을 갖는 기판(130)상의 범프 위에 형성될 수 있다. 선택적인 언더필 재료(138)가 반도체 다이(120) 및 기판(130)사이에 증착된다.
높은 라우팅 밀도 응용에서, 전도성 트레이스(124)의 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(124) 사이의 이스케이프 피치는 리플로우 수용 목적의 마스킹 층을 제거함으로써, 즉, 범프 재료를 마스킹 층 없이 리플로우시킴으로써 감소될 수 있다. 솔더 마스크(140)는 기판(130) 일부 위에 형성될 수 있다. 그러나, 솔더 마스크(140)는 리플로우 수용을 위해 트레이스 라인(124)의 기판 범프 패드(126) 위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 디자인된 트레이스 라인(124) 부분에는 솔더 마스크(140)의 어떤 SRO도 존재하지 않는다. 어떤 SRO도 다이 범프 패드(122) 또는 기판 범프 패드(126) 주위에 형성되지 않기 때문에, 트레이스 라인(124)은 보다 미세한 피치로 형성될 수 있는데, 즉, 트레이스 라인(124)은 구조체에 근접하여 또는 이웃에 놓일 수 있다. 솔더 마스크(140)가 없는 상태에서, 트레이스 라인(124) 사이의 피치는 P=D+ PLT + W/2로 주어지는데, 여기서 D는 상호접속체(132)의 베이스 직경, PLT는 위치 오차, 그리고 W는 트레이스 라인(124)의 폭이다. 하나의 실시예에서, 100㎛의 범프 베이스 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 트레이스 라인(124)의 최소 이스케이프 피치는 125㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 솔더 마스크 재료의 리거먼트 공간, SRT, 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 솔더 마스크 없이 다이 범프 패드(122)를 금속학적으로 그리고 전기적으로 기판 범프 패드(126)에 연결시키기 위해서 리플로우되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(122) 및 기판 범프 패드(126) 사이의 공간내와 범프 패드의 풋프린트내의 트레이스 라인(124)에 바로 인접한 기판(130)의 부분에 보유시킨다.
원하는 셀프-콘파인먼트 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 트레이스 라인(124)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(122) 또는 기판 범프 패드(126)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 한정되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 솔더 마스크(140)가 다이 펌프 패드(122) 또는 기판 범프 패드(126) 주위에 필요하지 않다.
다른 하나의 실시예에서, 복합 상호접속체(144)가 범프 재료의 원하는 셀프-콘파인먼트(self-confinement)를 달성하기 위해 다이 범프 패드(122) 및 기판 범프 패드(126) 사이에 형성된다. 복합 상호접속체(144)는, 도 8에 도시된 바와 같이, Cu, Au, Sn, Ni 및 Pb로 이루어진 비가용성 베이스(146)와, 솔더, Sn,또는 인듐으로 이루어진 가용성 캡(148)을 포함한다. 비가용성 베이스 재료와 관련한 가용성 범프 재료의 부피는 표면장력에 의한 셀프-콘파인먼트를 보장하도록 선택되어진다. 리플로우 중에, 가용성 베이스 재료는 비가용성 베이스 재료 주위에 셀프-콘파인된다. 비가용성 베이스 주위의 가용성 범프 재료는 또한 리플로우 중에 다이 위치를 유지시킨다. 일반적으로, 복합 상호접속체(144)의 높이는 범프 직경과 동일하거나 그 미만이 된다. 일부 경우에, 복합 상호접속체(144)의 높이는 상호접속체 직경보다 크다. 일부 실시예에서, 범프 베이스 직경이 100㎛로 주어지면, 비가용성 베이스(146)의 높이가 약 45㎛이고, 그리고 가용성 캡(148)의 높이는 약 35㎛가 된다. 용융 범프 재료는 범프 패드에 정의된 영역 내에 한정된 상태를 유지하는데, 반응 표면장력이 범프 패드 풋프린트 내에 범프 재료를 유지하고 의도하지 않은 근접 또는 이웃 영역까지의 진행을 방지하는데 충분하도록, 비가용성 베이스(146) 및 가용성 캡(148)을 포함하는 복합 범프(144)를 형성하도록 증착된 범프 재료의 부피가 선택되기 때문이다. 따라서, 솔더 마스크(140)는 다이 범프 패드(122) 또는 기판 범프 패드(126) 주위에는 필요하지 않는데, 이것은 트레이스 라인 피치를 감소시키고 라우팅 밀도를 증가시킨다.
도 9a 및 도 9b는 다이 범프 패드(152)를 갖는 플립칩 형태 반도체 다이(150)를 구비한 다른 실시예들의 평면 및 단면을 도시하고 있다. 트레이스 라인(154)은, 도 7a 및 도 7b와 비슷하게 기판 또는 PCB(160)상에 형성된 집적 범프 패드(156)를 구비한 스트레이트 컨덕터이다. 이 실시예에서, 범프 패드(156)는 멀티플 또는 옵셋 로우에 배열된다. 따라서, 교번적인 트레이스 라인(154)은 범프 패드(156)에의 라우팅을 위한 엘보우를 포함한다.
전기적 전도성 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 다이 범프 패드(152) 또는 기판 범프 패드(156)위에 증착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드- 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 다이 범프 패드(152) 및 기판 범프 패드(156)에 본딩 된다. 하나의 실시예에서, 범프 재료는 범프 또는 상호접속체(162)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 상호접속체(162)는 두 번 리플로우되어 다이 범프 패드(152) 및 기판 범프 패드(156) 사이의 전기적 접촉을 개선시킨다. 협소한 기판 범프 패드(156) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다. 상호접속체(162)가 BOL로서 트레이스 라인(154)에 연결되는 것으로 도시되었지만, 상기 범프 재료는 또한 다이 범프 패드(152)와 동일한 또는 큰 영역을 갖는 기판(160)상의 범프 위에 형성될 수 있다. 선택적인 언더필 재료(168)가 반도체 다이(150) 및 기판(160)사이에 증착된다.
높은 라우팅 밀도 응용에서, 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스 라인들(154) 사이의 피치를 감소시키기 위해 범프 재료는 솔더 마스크 없이 리플로우된다. 트레이스 라인들(154) 사이의 이스케이프 피치는 솔더 리플로우 수용 목적의 솔더 마스크를 제거함으로써, 즉, 범프 재료를 솔더 마스크 없이 리플로우시킴으로써 감소될 수 있다. 솔더 마스크(170)는 기판(160) 일부 위에 형성될 수 있다. 그러나, 솔더 마스크(170)는 솔더 리플로우 수용을 위해 트레이스 라인(154)의 기판 범프 패드(156) 위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 디자인된 트레이스 라인(154) 부분에는 솔더 마스크(170)의 어떤 SRO도 존재하지 않는다. 어떤 SRO도 다이 범프 패드(152) 또는 기판 범프 패드(156) 주위에 형성되지 않기 때문에, 트레이스 라인(154)은 보다 미세한 피치로 형성될 수 있는데, 즉, 트레이스 라인(154)은 인접한 구조체에 근접하여 놓일 수 있다.
솔더 마스크(170)가 없는 상태에서, 트레이스 라인(154) 사이의 피치는 P=D/2 + PLT + W/2로 주어지는데, 여기서 D는 범프(162)의 베이스 직경, PLT는 다이 위치 오차, 그리고 W는 트레이스 라인(154)의 폭이다. 하나의 실시예에서, 100㎛의 범프 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 트레이스 라인(154)의 최소 이스케이프 피치는 75㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스크 재료의 리거먼트 공간, SRT, 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 솔더 마스크 없이 반도체 다이(150)의 다이 범프 패드(152)를 금속학적으로 그리고 전기적으로 트레이스 라인(154)의 기판 범프 패드(156)에 연결시키기 위해서 리플로우 되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(152) 및 기판 범프 패드(156) 사이의 공간내와 범프 패드의 풋프린트 내의 트레이스 라인(154)에 바로 인접한 기판(160)의 부분에 보유시킨다.
원하는 셀프-콘파인먼트 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 트레이스 라인(154)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(152) 또는 기판 범프 패드(156)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 정의된 영역내에 한정되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 솔더 마스크(170)가 다이 펌프 패드(152) 또는 기판 범프 패드(156) 주위에 필요하지 않다.
다른 하나의 실시예에서, 복합 상호접속체가 범프 재료의 원한는 셀프-콘파인먼트를 달성하기 위해 다이 범프 패드(152) 및 기판 범프 패드(156) 사이에 형성된다. 복합 상호접속체는, 도 8과 비슷하게, Cu, Au, Sn, Ni, 또는 Pb로 이루어진 비가용성 베이스와, 솔더, Sn,또는 인듐으로 이루어진 가용성 캡을 포함한다. 비가용성 베이스 재료와 관련한 가용성 범프 재료의 부피 또는 높이는 표면장력에 의한 셀프-콘파인먼트를 보장하도록 선택되어진다. 리플로우 중에, 가용성 베이스 재료는 비가용성 베이스 재료 주위에 셀프-콘파인된다. 비가용성 베이스 주위의 가용성 범프 재료는 또한 리플로우 동안 다이 위치를 유지시킨다. 일반적으로, 복합 상호접속체의 높이는 범프 직경과 동일하거나 그 미만이 된다. 일부 경우에, 복합 상호접속체의 높이는 상호접속체 직경보다 크다. 일부 실시예에서, 범프 베이스 직경이 100㎛로 주어지면, 비-가용성 베이스의 높이가 약 45㎛이고, 그리고 가용성 캡의 높이는 약 35㎛가 된다. 용융 범프 재료는 범프 패드에 정의된 영역내에 한정된 상태를 유지하는데, 반응 표면장력이 범프 패드 풋프린트 내에 범프 재료를 유지하고 의도하지 않은 근접 또는 이웃 영역까지의 진행을 방지하는데 충분하도록, 비가용성 베이스(146) 및 가용성 캡(148)을 포함하는 복합 범프(144)를 형성하도록 증착된 범프 재료의 부피가 선택되기 때문이다. 따라서, 솔더 마스크(170)는 다이 범프 패드(152) 또는 기판 범프 패드(156) 주위에는 필요하지 않는데, 이것은 트레이스 라인 피치를 감소시키고 라우팅 밀도를 증가시킨다.
도 10-15는 도 6-9에 도시된 바와 같은 어떤 SRO도 없는 상호접속 구조체에 적용가능한 다양한 상호접속 구조체를 구비한 다른 실시예들을 도시하고 있다. 도 10a는 실리콘, 게르마늄, 비화 갈늄, 인화 인듐 또는 탄화 실리콘과 같은 구조적 지지를 위한 베이스 기판 재료(222)를 구비한 반도체 웨이퍼(220)를 도시하고 있다. 전술한 바와 같은 쏘우 스트리트(226)에 의해 분리된 다수 반도체 다이 또는 부품들(224)이 웨이퍼(220)상에 형성된다.
도 10b는 반도체 웨이퍼(220) 일부의 단면을 도시하고 있다. 각 반도체 다이(224)는 후방 표면(228)과, 다이의 전기적 디자인 또는 기능에 따라서 기계적 및 전기적으로 상호 접속되고 다이내에 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로 구현된 아날로그 및 디지털 회로들을 포함하는 액티브 표면(230)을 갖는다. 예를 들면, 상기 회로는, 디지털 신호 처리기(DSP), ASIC, 메모리 또는 다른 신호 처리 회로와 같은 아날로그 또는 디지털 신호들을 구현하기 위해서 액티브 표면(130)내에 형성된 하나 이상의 트랜지스터, 다이오드 및 다른 신호 부재들을 포함할 수 있다. 반도체 다이(224)는 또한, RF 신호 처리용으로 인덕터, 캐패시터 및 레지스터와 같은 집적된 패시브 소자(IPD)를 포함할 수 있다. 하나의 실시예에서, 반도체 다이(224)는 플립칩 형태 반도체 다이이다.
전기 전도 층(232)이 PVD, CVD, 전해 도금, 무전해 도금 공정 또는 다른 적절한 금속 증착 공정을 이용하여 액티브 표면(230) 위에 형성된다. 전도층(232)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 전도 재료의 하나 이상의 층일 수 있다. 전도 층(232)은 액티브 표면(230)상의 회로에 전기적으로 접속된 접촉 패드로서 작용한다.
도 10c는 접촉 패드(232) 위에 형성된 상호 접속 구조체를 구비한 반도체 웨이퍼(220)의 일부를 도시하고 있다. 전기적 전도 범프 재료(234)가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 접촉 패드(232) 위에 증착된다. 상기 범프 재료(234)는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료(234)는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료(234)는 일반적으로 유순하고 약 200g의 수직 부하와 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(234)는 적절한 부착 또는 본딩 공정을 이용하여 접촉 패드(232)에 본딩 된다. 예를 들면, 범프 재료(234)는 접촉 패드(232)에 압착 본딩될 수 있다. 범프 재료(234)는 또한 도 10d에 도시된 바와 같이, 구형 볼 또는 범프(236)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하여 리플로우시킬 수 있다. 일부 응용에서, 범프(236)는 두 번 리플로우되어 접촉 패드(232)에의 전기적 접촉을 개선시킨다. 범프(236)는 접촉 패드(232) 위에 형성될 수 있는 상호 접속 구조체의 한 형태를 나타낸다. 상기 상호 접속 구조체는 스터드 범프, 마이크로 범프 또는 다른 전기적 접속체를 사용할 수 있다.
도 10e는 비가용성 또는 비붕괴성부(240) 및 가용성 또는 붕괴성부(242)를 포함하는 복합 범프(238)로서 접촉 패드(232) 상에 형성된 상호 접속 구조체의 다른 하나의 실시예를 도시하고 있다. 가용성 또는 붕괴성 및 비가용성 또는 비붕괴성 속성은 리플로우 조건에 대한 범프(238)에 대해 정의 된다. 비가용성부(240)는 Au, Cu, Ni, 고-리드 솔더 또는 리드-주석 합금일 수 있다. 가용성부(242)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-인듐(In) 합금, 공정 솔더, Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 하나의 실시예에서, 100㎛의 접촉 패드(232) 폭 또는 직경이 주어지는 경우에, 비가용성부(240)는 높이 약 45㎛, 그리고 가용성부(242)는 높이 약 35㎛가 된다.
도 10f는 전도성 필라(246) 위의 범프(244)로서 접촉 패드(232) 위에 형성된 상호 접속 구조체에 대한 다른 하나의 실시예를 도시하고 있다. 범프(244)는 가용성 또는 붕괴성이고 전도성 필라(246)는 비가용성 또는 비붕괴성이다. 가용성 또는 붕괴성 및 비가용성 또는 비붕괴성 속성은 리플로우 조건에 대하여 정의 된다. 범프(244)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-In 합금, 공정 솔더(eutectic solder), Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 전도성 필라(246)는 Au, Cu, Ni, 고-리드 솔더 또는 리드-주석 합금일 수 있다. 하나의 실시예에서, 전도성 필라(246)는 Cu 필라이고 범프(244)는 솔더 캡이다. 접촉 패드(232)의 폭 또는 직경이 100㎛로 주어진 경우에, 전도성 필라(246) 높이는 약45㎛이고 범프(244) 높이는 약 35㎛이다.
도 10g는 돌기(250)를 구비한 범프 재료(248)로서 접촉 패드(232) 위에 형성된 상호 접속 구조체의 다른 실시예를 도시하고 있다. 범프 재료(248)는 범프 재료(234)와 비슷하게, 낮은 인장 강도와 파손에 대한 높은 신장율을 구비하고, 연성이고 리플로우 조건하에서 변형가능하다. 돌기(250)는 도금 마무리 표면으로 형성되고 도시의 목적으로 도면에서 확대되어 있다. 돌기(250)의 크기는 또한 일반적으로 1-25㎛이다. 돌기는 또한 범프(236), 복합 범프(238) 및 범프(244)상에 형성될 수 있다.
도 10h에서, 반도체 웨이퍼(220)는 쏘우 블래이드 또는 레이저 컷팅 공구(252)를 이용하여 쏘우 스트리트(226)를 따라서 개별적인 반도체 다이(224)로 싱귤래이트된다.
도 11a는 전도성 트레이스(256)를 구비한 기판 또는 PCB(254)를 도시하고 있다. 기판(254)은 싱글 사이드 FR5 라미네이트 또는 2-사이드 BT-수지 라미네이트일 수 있다. 도 19a-19g를 참조하면, 반도체 다이(224)는 범프 재료(234)가 전도성 트레이스(256)의 상호 접속 사이트와 나란하게 정력되도록 위치된다. 또한, 범프 재료(234)는 기판(254) 상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란하게 배열될 수 있다. 범프 재료(234)는 전도성 트레이스(256)보다 넓다. 하나의 실시예에서, 범프 재료(234)는 100㎛ 미만의 폭을 갖고 전도성 트레이스 또는 패드(256)는 150㎛의 범프 피치에 대해서 35㎛의 폭을 갖는다.
압력 또는 힘(F)이 반도체 다이(224)의 후방 표면(228)에 인가되어 범프 재료(234)를 전도성 트레이스(256)로 압착한다. 힘(F)은 고온 상태에서 인가될 수 있다. 범프 재료(234)의 유순한(compliant) 성질로 인해서 범프 재료는 BOL로 참조되는 바와 같이, 전도성 트레이스(256)의 정상면(top surface) 및 측면 주위에서 변형 또는 압출된다. 특히 압력의 인가는 범프 재료(234)가 약 200g의 수직 하중에 해당하는 힘(F) 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪게 하고, 도 11b에 도시된 바와 같이, 전도성 트레이스의 정상면 또는 측면을 커버하게 한다. 범프 재료(234)는 또한 범프 재료를 전도성 트레이스와 물리적으로 접촉시키고 범프 재료를 리플로우 온도하에서 리플로우시키는 것에 의해 전도성 트레이스(256)와 금속학적으로 연결될 수 있다.
전도성 트레이스(256)를 범프 재료(234)보다 협소하게 만드는 것에 의해 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 좁아진 전도성 트레이스(156)는 전도성 트레이스 주변의 범프 재료(134)를 변형시키는데 필요한 힘(F)를 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료보다 넓은 전도성 트레이스 또는 패드에 대해서 범프 재료를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차를 갖는 동일 평면성을 유지하고 균일한 z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호 접속과 작은 다이에 대해서 유용하다. 추가하여, 전도성 트레이스(156) 주위의 범프 재료(134)를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 동안에 다이 시프팅 또는 다이 플로팅을 방지한다.
도 11c는 반도체 다이(224)의 접촉 패드(232)위에 형성된 범프(236)를 도시하고 있다. 반도체 다이(224)는 범프(236)가 전도성 트레이스(256)상의 상호접속 사이트와 나란하게 되도록 위치된다. 또한, 범프(236)는 기판(254)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프(236)는 전도성 트레이스(256)보다 넓다. 전도성 트레이스(256)가 도 6-9에 도시된 바와 같은 어떤 SRO도 없는 상호접속 구조체에 적용가능하다.
압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프(236)를 전도성 트레이스(356)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프(236)의 유순한 성질로 인해서, 범프는 전도성 트레이스(256)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프(236)가 플라스틱 변형을 겪게 하고 전도성 트레이스(256)의 정상면 및 측면을 커버하게 한다. 범프(236)는 또한 리플로우 온도하에서 전도성 트레이스와 범프를 물리적으로 접촉시키는 것에 의해 전도성 트레이스(256)와 금속학적으로 연결된다.
전도성 트레이스(256)를 범프(236)보다 좁게 만들므로, 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 좁아진 전도성 트레이스(256)는 전도성 트레이스 주변의 범프 재료(234)를 변형시키는데 필요한 힘(F)을 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료보다 넓은 전도성 트레이스 또는 패드에 대해서 범프 재료를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차 범위내의 동일 평면성을 유지하고 군일한 z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호접속과 작은 다이에 대해서 유용하다. 추가하여, 전도성 트레이스(256) 주위의 범프 재료(234)를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 중에 다이의 시프팅 또는 다이의 플로팅을 방지한다.
도 11d는 반도체 다이(224)의 접촉 패드(232)위에 형성된 복합 범프(238)를 도시하고 있다. 반도체 다이(224)는 복합 범프(238)가 전도성 트레이스(256)상의 상호 접속 사이트와 나란하게 되도록 위치된다. 또한, 복합 범프(238)는 기판(254)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 복합 범프(238)는 전도성 트레이스(256)보다 넓다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 가용성부(242)를 전도성 트레이스(256)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 가용성부(242)의 유순한 성질로 인해서, 가용성부는 전도성 트레이스(256)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 가용성부(242)가 플라스틱 변형을 겪게 하고 전도성 트레이스(256)의 정상면 및 측면을 커버하게 한다. 복합 범프(238)는 또한 가용성부(242)를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키는 것에 의해 전도성 트레이스(256)와 금속학적으로 연결될 수 있다. 비가용성부(240)는 압력 또는 온도의 인가 동안에 용융 또는 변형되지 않으며, 반도체 다이(224) 및 기판(254) 사이에서 그것의 높이와 수직 스탠드오프(standoff)로서 모양을 유지한다. 반도체 다이(224) 및 기판(254) 사이의 추가적인 변위는 맞물림면 사이에서 보다 큰 동일 평면성 오차를 제공한다.
리플로우 공정 중에, 반도체 다이(224)상의 큰 수(예를 들면, 수천)의 복합 범프(238)가 기판(254)의 전도성 트레이스(256)상의 상호 접속 사이트에 부착된다. 범프(238)의 일부는 특히 다이(224)가 뒤틀어진 경우에 전도성 트레이스(256)에의 적절한 접속에 실패한다. 복합 범프(238)가 전도성 트레이스(256)보다 넓은 것을 상기하라. 인가되는 적절한 힘을 가지고 가용성부(242)는 전도성 트레이스(256)의 정상면 및 측면 주위에서 변형 또는 압출되고 복합 범프(238)를 전도성 트레이스에 기계적으로 로킹시킨다. 전도성 트레이스(256)보다 연성이고 유순한 가용성부(242)의 성질, 그리고 따라서 보다 큰 접촉 표면적에 대한 전도성 트레이스의 정상면 위 및 측면 주위에서의 변형에 의해 기계적 인터로킹이 형성된다. 복합 범프(238) 및 전도성 트레이스(256) 사이의 기계적 인터로킹은 리플로우 동안 전도성 트레이스를 유지, 즉, 범프 및 전도성 트레이스가 접촉을 잃지 않게 한다. 따라서, 전도성 트레이스(256)와 맞물리는 복합 범프(238)는 범프 상호 접속 불량을 감소시킨다.
도 11e는 반도체 다이(224)의 접촉 패드(232)위에 형성된 전도성 필라(246) 및 범프(244)를 도시하고 있다. 반도체 다이(224)는 범프(244)가 전도성 트레이스(256)의 상호 접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프(244)는 기판(254)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프(244)는 전도성 트레이스(256)보다 넓다. 전도성 트레이스(256)는 도 6-9에 도시된 바와 같은 어떤 SRO도 없는 상호접속 구조체에 적용가능하다.
압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프(244)를 전도성 트레이스(256)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프(244)의 유순한 성질로 인해서, 범프는 전도성 트레이스(256)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프(244)가 플라스틱 변형을 겪게 하고 전도성 트레이스(256)의 정상면 및 측면을 커버하게 한다. 전도성 필라(246) 및 범프(244)는 또한 범프를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키는 것에 의해 전도성 트레이스(256)와 금속학적으로 연결될 수 있다. 전도성 필라(246)는 압력 또는 온도의 인가 동안에 용융 또는 변형되지 않으며, 반도체 다이(224) 및 기판(254) 사이에서 그것의 높이와 수직 스탠드오프로서 모양을 유지한다. 반도체 다이(224) 및 기판(254) 사이의 추가적인 변위는 맞물림면 사이에서 보다 큰 동일 평면성 오차를 제공한다. 보다 넓은 범프(244) 및 보다 협소한 전도성 트레이스(256)는 범프 재료(234) 및 범프(236)에 대해 전술한 것과 비슷한 낮은 필수적 압착력, 기계적 로킹 특징 및 장점을 갖는다.
도 11f는 반도체 다이(224)의 접촉 패드(232)위에 형성된 돌기(250)를 구비한 범프 재료(248)를 도시하고 있다. 반도체 다이(224)는 범프 재료(248)가 전도성 트레이스(256)의 상호 접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프 재료(248)는 기판(254)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프 재료(248)는 전도성 트레이스(256)보다 넓다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프 재료(248)를 전도성 트레이스(256)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(248)의 유순한 성질로 인해서, 범프는 전도성 트레이스(256)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(248)가 플라스틱 변형을 겪게 하고 전도성 트레이스(256)의 정상면 및 측면을 커버하게 한다. 또한, 돌기(250)는 전도성 트레이스(256)와 금속학적으로 연결된다. 돌기(250)는 약 1-25㎛크기이다.
도 11g는 각진 또는 경사진 측부를 갖는 사다리꼴 전도성 트레이스(260)를 구비한 PCB(258)를 도시하고 있다. 범프 재료(261)가 반도체 다이(224)의 접촉 패드(232) 위에 형성된다. 반도체 다이(224)는 범프 재료(261)가 전도성 트레이스(260)의 상호접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프 재료(260)는 기판(254)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프 재료(261)는 전도성 트레이스(260)보다 넓다. 전도성 트레이스(260)는 도 6-9에 도시된 바와 같은 어떤 SRO도 없는 상호접속 구조체에 적용가능하다.
압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프 재료(261)를 전도성 트레이스(260)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(261)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(260)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(261)가 힘(F) 아래서 플라스틱 변형을 겪게 하고 전도성 트레이스(260)의 정상면 및 각진 측면을 커버하게 한다. 범프 재료(261)는 또한 범프 재료를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키고 그 후에 리플로우시키는 것에 의해 전도성 트레이스(160)와 금속학적으로 연결될 수 있다.
도 12a-12d는 반도체 다이(224)와, 비가용성 또는 비붕괴성부(264) 그리고 가용성 또는 붕괴성부(266)를 갖는 신장된 복합 범프(262)의 BOL 실시예를 도시하고 있다. 비가용성부(264)는 Au, Cu, Ni, 고-리드 솔더 또는 리드-주석 합금일 수 있다. 가용성부(266)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-In 합금, 공정 솔더, Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 비가용성부(264)는 가용성부(266) 보다 복합 범프(262)의 더 큰 부분을 이루고 있다. 비가용성부(264)는 반도체 다이(224)의 접촉 패드(232)에 고정된다.
반도체 다이(224)는 도 12a에 도시된 바와 같이, 복합 범프(262)가 기판(270)에 형성된 전도성 트레이스(268)상의 상호접속 사이트와 나란하게 되도록 위치된다. 복합 범프(262)는 전도성 트레이스(268)를 따라 테이퍼지는데, 즉, 복합 범프는 웨지 모양을 갖는데, 전도성 트레이스(268)의 길이를 따라서 보다 길고 전도성 트레이스를 횡단하면서 보다 협소해진다. 복합 범프(262)의 테이퍼된 양상은 전도성 트레이스(268)의 길이를 따라서 발생한다. 도 12a는 보다 짧은 양상 또는 전도성 트레이스(268)와 동일 선상의 좁아진 테이퍼를 도시하고 있다. 도 12a에 수직인 도 12b는 웨지-모양 복합 범프(262)의 보다 긴 양상을 도시하고 있다. 복합 범프(262)의 보다 짧아진 양상은 전도성 트레이스(268)보다 넓다. 가용성부(266)는 도 12c 및 도 12d에 도시된 바와 같이, 압력의 인가 및/또는 열로 리플로우시킴에 따라서 전도성 트레이스(268) 주위에서 붕괴된다. 비가용성부(264)는 리플로우 동안에 용융 또는 변형되지 않고 그것의 형태와 모양을 유지한다. 비가용성부(264)는 반도체 다이(224) 및 기판(270) 사이에 스탠드오프 거리를 제공하도록 크기가 결정된다. Cu OSP와 같은 마무리재가 기판(270)에 인가될 수 있다. 전도성 트레이스(268)가 도 6-9에 도시된 바와 같은 어떤 SRO도 없는 상호접속 구조체에 적용가능하다.
리플로우 공정 중에, 반도체 다이(224)상의 큰 수(예를 들면, 수천)의 복합 범프(262)가 기판(270)의 전도성 트레이스(268)상의 상호접속 사이트에 부착된다. 범프(262)의 일부는 특히 반도체 다이(224)가 뒤틀어진 경우에 전도성 트레이스(268)에의 적절한 접속에 실패한다. 복합 범프(262)가 전도성 트레이스(268)보다 넓은 것을 상기하라. 인가되는 적절한 힘을 가지고 가용성부(266)는 전도성 트레이스(268)의 정상면 및 측면 주위에서 변형 또는 압출되고 복합 범프(262)를 전도성 트레이스에 기계적으로 로킹시킨다. 전도성 트레이스(268)보다 연성이고 유순한 가용성부(266)의 성질, 그리고 따라서 보다 큰 접촉 표면적에 대한 전도성 트레이스의 정상면 위 및 측면 주위에서의 변형에 의해 기계적 인터로킹이 형성된다. 복합 범프(262)의 웨지-모양은 범프 및 전도성 트레이스 사이, 즉 도 12a 및 도 12c의 보다 짧은 양상을 따르는 피치의 희생없이 도 12b 및 도 12d의 보다 긴 양상을 따라서 접촉 면적을 증가시킨다. 복합 범프(262) 및 전도성 트레이스(268) 사이의 기계적 인터로킹은 리플로우 동안 전도성 트레이스를 유지, 즉, 범프 및 전도성 트레이스가 접촉을 잃지 않게 한다. 따라서, 전도성 트레이스(268)와 맞물리는 복합 범프(262)는 범프 상호 접속 불량을 감소시킨다.
도 13a-13d는 도 10c와 비슷하게, 접촉 패드(232)위에 형성된 범프 재료(274)를 구비한 반도체 다이(224)의 BOL 실시예를 도시하고 있다. 도 13a에서, 범프 재료(274)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(274)는 기판(278)상의 전도성 트레이스(276) 보다 넓다. 다수 돌기(280)가 약 1-25㎛의 높이로 전도성 트레이스(276)상에 형성된다.
반도체 다이(224)가, 범프 재료(274)가 전도성 트레이스(276)상의 상호접속 사이트와 나란하게 되도록 위치된다. 또한, 범프 재료(274)는 기판(278)에 형성된 전도 패드 또는 상호접속 사이트와 나란하게 될 수 있다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어, 도 13b에 도시된 바와 같이, 범프 재료(274)를 전도성 트레이스(276) 및 돌기(280)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(274)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(274)가 플라스틱 변형을 겪게 하고 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면을 커버하게 한다. 범프 재료(274)의 플라스틱 유동은 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면과 측면 사이에 거시적인 기계적 인터로킹 포인트를 만든다. 범프 재료(274)의 플라스틱 유동은 전도성 트레이스(276) 및 돌기(280)의 정상면과 측면 주위에서 발생하지만, 전기적 단락 및 다른 결점을 유발시킬 수 있는 기판(278)까지 과도하게 연장되지는 않는다. 범프 재료와 전도성 트레이스(276) 및 돌기(80)의 정상면과 측면 사이의 기계적 인터로킹은 본딩 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 견고한 연결을 만든다. 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 13c는 전도성 트레이스(276)보다 좁은 범프 재료(274)를 구비한 다른 BOL 실시예를 도시하고 있다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프 재료(274)를 전도성 트레이스(276) 및 돌기(280)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(274)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(276) 및 돌기(280)의 정상면 위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(274)가 플라스틱 변형을 겪게 하고 전도성 트레이스(276) 및 돌기(280)의 정상면을 커버하게 한다. 범프 재료(274)의 플라스틱 유동은 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면 사이에 거시적인 기계적 인터로킹 포인트를 만든다. 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면 사이의 기계적 인터로킹은 본딩 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 견고한 연결을 만든다. 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 13d는 전도성 트레이스(276)의 에지 위에 형성된 범프 재료(274), 즉, 범프 재료의 일부가 전도성 트레이스 위에 있고 범프 재료의 일부는 전도성 트레이스 위에 있지 않는 범프 재료를 구비한 다른 BOL 실시예를 도시하고 있다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어, 범프 재료(274)를 전도성 트레이스(276) 및 돌기(280)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(274)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면 위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(274)가 플라스틱 변형을 겪게 하고 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면을 커버하게 한다. 범프 재료(274)의 플라스틱 유동은 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면과 측면 사이에 거시적인 기계적 인터로킹을 만든다. 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면과 측면 사이의 기계적 인터로킹은 본딩 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 견고한 연결을 만든다. 범프 재료와 전도성 트레이스(276) 및 돌기(280)의 정상면 및 측면 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 14a-14c는 도 10c와 비슷하게, 접촉 패드(232)위에 형성된 범프 재료(284)를 구비한 반도체 다이(224)의 다른 BOL 실시예를 도시하고 있다. 도 14a에 도시된 바와 같이, 범프 재료(284)의 몸체 보다 좁은 팁(286)을 구비한 계단형 범프로서 범프 재료(284)의 몸체로부터 팁(286)이 연장된다. 반도체 다이(224)는, 범프 재료(284)가 기판(290)의 전도성 트레이스(288)상의 상호접속 사이트와 나란하도록 위치된다. 특히, 팁(286)은 전도성 트레이스(288)의 상호접속 사이트 위에 중심이 맞추어진다. 또한, 범프 재료(284)와 팁(286)은 기판(290)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프 재료(284)는 기판(290)상의 전도성 트레이스(288)보다 넓다.
전도성 트레이스(288)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 팁(284)을 전도성 트레이스(288)로 가압한다. 힘(F)은 고온으로 인가될 수 있다. 전도성 트레이스(288)의 유순한 성질로 인해서 전도성 트레이스는 도 14b에 도시된 바와 같이, 팁(286) 주위에서 변형된다. 특히, 압력의 인가는 전도성 트레이스(288)가 플라스틱 변형을 겪게 하고 팁(286)의 정상면 및 측면을 커버하게 한다.
도 14c는 접촉 패드(232)위에 형성된 둥근 범프 재료(294)를 구비한 다른 BOL 실시예를 도시하고 있다. 범프 재료(294)의 몸체 보다 좁은 팁을 구비한 스터드 범프를 형성하도록 범프 재료(294)의 몸체로부터 팁(296)이 연장된다. 반도체 다이(224)는, 범프 재료(294)가 기판(300)의 전도성 트레이스(298)상의 상호접속 사이트와 나란하도록 위치된다. 특히, 팁(296)은 전도성 트레이스(298)의 상호접속 사이트 위에 중심이 맞추어진다. 또한, 범프 재료(294)와 팁(296)은 기판(300)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프 재료(294)는 기판(300)상의 전도성 트레이스(298)보다 넓다.
전도성 트레이스(298)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 팁(296)을 전도성 트레이스(298)로 가압한다. 힘(F)은 고온으로 인가될 수 있다. 전도성 트레이스(298)의 유순한 성질로 인해서 전도성 트레이스는 팁(296) 주위에서 변형된다. 특히, 압력의 인가는 전도성 트레이스(298)가 플라스틱 변형을 겪게 하고 팁(296)의 정상면 및 측면을 커버하게 한다.
도 11a-11g, 12a-12d 및 도 13a-13d에 기술된 전도성 트레이스 또한 도 14a-14c에 기술된 것과 같이 유순한 재료일 수 있다.
도 15a-15b는 도 10c와 비슷하게, 접촉 패드(232)위에 형성된 범프 재료(304)를 구비한 반도체 다이(224)의 다른 BOL 실시예를 도시하고 있다. 범프 재료(304)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(304)는 기판(308)상의 전도성 트레이스(306) 보다 넓다. 전도 비아(310)가 도 15a에 도시된 바와 같이, 개구(312) 및 전도 측벽(314)을 구비한 상태로 전도성 트레이스(306)를 관통하여 형성된다.
반도체 다이(224)가, 범프 재료(304)가 전도성 트레이스(306)상의 상호접속 사이트와 나란하게 되도록 위치되는데, 도 19a-19g를 참조하라. 또한, 범프 재료(304)는 기판(308)에 형성된 전도 패드 또는 상호접속 사이트와 나란하게 될 수 있다. 압력 또는 힘(F)이 반도체 다이(224)의 후방면(228)에 인가되어 범프 재료(304)를 전도성 트레이스(306) 및 전도 비아(310)의 개구(312)안으로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(304)의 유순한 성질로 인해서, 도 15b에 도시된 바와 같이, 범프 재료는 전도성 트레이스(306)의 정상면 및 측면 주위에서 그리고 전도 비아(310)의 개구(312) 안으로 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(304)가 플라스틱 변형을 겪게 하고 전도성 트레이스(306)의 정상면 및 측면과 전도 비아(310)의 개구(312)안을 커버하게 한다. 범프 재료(304)는 따라서 기판(308)을 관통하는 z방향 수직 상호접속을 위해 전도성 트레이스(306) 및 전도 측벽(314)에 전기적으로 연결된다. 범프 재료(304)의 플라스틱 유동은 범프 재료와 전도성 트레이스(306)의 정상면과 측면 및 전도 비아(310)의 개구(312) 사이에 기계적 인터로킹을 만든다. 범프 재료와 전도성 트레이스(306)의 정상면과 측면 및 전도 비아(310)의 개구(312) 사이의 기계적 인터로킹은 본딩 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 견고한 연결을 만든다. 범프 재료와 전도성 트레이스(306)의 정상면과 측면 및 전도 비아(310)의 개구(312) 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다. 전도 비아(310)가 범프 재료(304)를 구비한 상호접속 사이트내에 형성되기 때문에, 전체 기판 상호접속 면적이 감소된다.
도 11a-11g, 도 12a-12d, 도 13a-13d, 도 14a-14c 및 도 15a-15b에서, 전도성 트레이스를 상호 접속 구조체 보다 협소하게 만드는 것에 의해 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 협소해진 전도성 트레이스는 전도성 트레이스 주변의 상호접속 구조체를 변형시키는데 필요한 힘(F)를 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료보다 넓은 전도성 트레이스 또는 패드에 대해서 범프를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차 범위내의 동일 평면성을 유지하고 균일한 -z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호 접속과 작은 다이에 대해서 유용하다. 추가하여, 전도성 트레이스 주위의 상호접속 구조체를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 중에 다이의 시프팅 또는 다이의 플로팅을 방지한다.
도 16a-16c는 봉지재를 반도체 다이와 기판 사이의 범프 주위에 증착시키기 위한 몰드 언더필(MUF)공정을 도시하고 있다. 도 16a는 도 11b로부터의 범프 재료(234)를 이용하여 기판(254)에 장착되고 체이스 몰드(320)의 상부 몰드 지지체(316)와 하부 몰드 지지체(318) 사이에 위치된 반도체 다이(224)를 도시하고 있다. 도 11a-11g, 도 12a-12d, 도 13a-13d, 도 14a-14c 및 도 15a-15b로부터의 다른 반도체 다이 및 기판 조합이 체이스 몰드(320)의 상부 몰드 지지체(316) 및 하부 몰드 지지체(318) 사이에 위치될 수 있다. 상부 몰드 지지체(316)는 압축성 해제 필름(322)을 포함한다.
도 16b에서, 상부 몰드 지지체(316) 및 하부 몰드 지지체(318)가 기판 위와 반도체 다이 및 기판 사이에 오픈 스페이스를 구비하는 상태로 반도체 다이(224) 및 기판(254)을 감싸도록 함께 모아진다. 압축성 해제 필름(322)이 반도체 다이(224)의 후방면(228) 및 측면에 일치되게 배열되어 이들 공간에 봉지재의 형성을 차단한다. 액체 상태의 봉지재(324)가 노즐(326)을 이용하여 체이스 몰드(320)의 한 사이드안으로 주입되는 동안 선택적인 진공 어시스트(328)가 맞은편으로부터 압력을 유인하여 기판(254)위의 오픈 스페이스 및 반도체 다이(224) 및 기판(254) 사이의 오픈 스페이스를 봉지재로 균일하게 충진시킨다. 봉지재(324)는 에폭시 수지 필러, 에폭시 아크릴래이트 필러 또는 적절한 폴리머 필러와 같은 폴리머 복합재일 수 있다. 봉지재(324)는 비-전도성이고 외부 요소 및 오염물로부터 반도체 소자를 환경적으로 보호한다. 압축성 재료(322)는 봉지재(324)가 반도체 다이(224)의 후방면(228)위에 그리고 측면 주위에 유동하는 것을 방지한다. 봉지재(324)는 경화된다. 반도체 다이(224)의 후방면 및 측면은 봉지재(324)로부터 노출된 상태로 남는다.
도 16c는 MUF 및 몰드 오버필(MOF), 즉, 압축성 재료(322)가 없는 것의 실시예를 도시하고 있다. 반도체 다이(224) 및 기판(254)은 체이스 몰드(320)의 상부 몰드 지지체(316) 및 하부 몰드 지지체(318) 사이에 위치된다. 상부 몰드 지지체(316) 및 하부 몰드 지지체(318)가 기판 위, 반도체 다이 주변 그리고 반도체 다이 및 기판 사이에 오픈 스페이스를 구비하는 상태로 반도체 다이(224) 및 기판(254)을 감싸도록 함께 모아진다. 액체 상태의 봉지재(324)가 노즐(326)을 이용하여 체이스 몰드(320)의 한 사이드안으로 주입되는 동안 선택적인 진공 어시스트(328)가 맞은편으로부터 압력을 유인하여 반도체 다이(224) 주변 및 기판(254)위의 오픈 스페이스와 반도체 다이(224) 및 기판(254) 사이의 오픈 스페이스를 봉지재로 균일하게 충진시킨다. 봉지재(324)는 경화된다.
도 17은 봉지재를 반도체 다이(224) 주변 그리고 반도체 다이(224) 및 기판(254) 사이의 갭에 증착시키는 다른 실시예를 도시하고 있다. 반도체 다이(224) 및 기판(254)은 댐(330)에 의해 감싸진다. 봉지재(332)가 액체 상태로 노즐(334)로부터 댐(330)안으로 분배되어 기판(254) 위의 오픈 스페이스와 반도체 다이(224) 및 기판(254) 사이의 오픈 스페이스로 충진된다. 노즐(334)로부터 분배되는 캡슐화제(332)의 부피는 반도체 다이(224)의 후방면(228) 및 측면을 커버하지 않는 상태로 댐(330)을 충진하도록 제어된다. 봉지재(332)는 경화된다.
도 18은 도 16a, 도 16c 및 도 17로부터의 MUF공정 후의 반도체 다이(224) 및 기판(254)을 도시하고 있다. 봉지재(324)는 기판(224) 위와 반도체 다이(224) 및 기판(254) 사이의 범프 재료(234) 주위에 균일하게 분포된다.
도 19a-19g는 기판 또는 PCB(340)상의 다양한 전도성 트레이스 레이아웃의 평면도이다. 도 19a에서, 전도성 트레이스(342)는 기판(340)상에 형성된 집적된 범프 패드 또는 상호접속 사이트(344)를 구비한 스트레이트 컨덕터이다. 기판 범프 패드(344)의 측부는 전도성 트레이스(342)와 동일 선상에 있을 수 있다. 종래 기술에서는, 솔더 레지스트레이션 개구(SRO)가 일반적으로 리플로우 동안에 범프 재료를 수용하도록 상호접속 사이트 위에 형성된다. SRO는 상호접속 피치를 증가시키고 I/O 카운트를 감소시킨다. 대조적으로, 마스킹 층(346)이 기판(340)의 일부 위에 형성될 수 있으나, 마스킹 층은 전도성 트레이스(342)의 기판 범프 패드(344) 주변에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(342) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹 층(346)의 어떤 SRO도 결여된다.
반도체 다이(224)는 기판(340) 위에 위치되고 범프 재료는 기판 범프 패드(344)와 나란하게 배열된다. 범프 재료는, 그것을 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우시키는 것에 의해 기판 범프 패드(344)에 전기적 그리고 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기적 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 기판 범프 패드(344)위에 증착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 기판 범프 패드(344)에 본딩 된다. 하나의 실시예에서, 범프 재료는 도 19b에 도시된 바와 같이, 범프 또는 상호접속체(348)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(348)는 두 번 리플로우되어 기판 범프 패드(344)에 전기적 접촉을 개선시킨다. 협소한 기판 범프 패드(344) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다.
높은 라우팅 밀도 응용에서, 전도성 트레이스(342)의 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(342) 사이의 이스케이프 피치는 리플로우 수용 목적의 마스킹 층을 제거함으로써, 즉, 범프 재료를 마스킹 층 없이 리플로우시킴으로써 감소될 수 있다. 어떤 SRO도 다이 범프 패드(232) 또는 기판 범프 패드(344) 주위에 형성되지 않기 때문에, 전도성 트레이스(342)는 보다 미세한 피치로 형성될 수 있는데, 즉, 전도성 트레이스(342)는 구조체와 근접하게 또는 그 이웃에 놓일 수 있다. 기판 범프 패드(344) 주위에 어떤 SRO도 없는 상태에서, 전도성 트레이스(342) 사이의 피치는 P=D+ PLT + W/2로 주어지는데, 여기서 D는 범프(348)의 베이스 직경, PLT는 다이 위치 오차, 그리고 W는 전도성 트레이스(342)의 폭이다. 하나의 실시예에서, 100㎛의 범프 베이스 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(342)의 최소 이스케이프 피치는 125㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트 공간, 솔더 마스크 레지스트레이션 오차(SRT) 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 마스킹 층없이 다이 범프 패드(232)를 금속학적으로 그리고 전기적으로 기판 범프 패드(344)에 연결시키기 위해서 리플로우 되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(232) 및 기판 범프 패드(344) 사이의 공간내와 범프 패드의 풋프린트내의 전도성 트레이스(342)에 바로 인접한 기판(340)부분에 보유시킨다.
원하는 셀프-콘파인먼트 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 전도성 트레이스(342)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(232) 또는 기판 범프 패드(344)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 한정되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹 층(340)이 다이 펌프 패드(232) 또는 기판 범프 패드(344) 주위에 필요하지 않다.
도 19c는, 도 7b와 비슷하게, 기판(350)상에 형성된 집적된 직사각형 범프 패드 또는 상호접속 사이트(354)를 구비한 스트레이트 컨덕터로서 평행한 전도성 트레이스(352)의 다른 실시예를 도시하고 있다. 이 경우에, 기판 범프 패드(354)는 전도성 트레이스(342)보다 넓고 맞물림 범프의 폭보다 덜하다. 기판 범프 패드(354)의 측부들은 전도성 트레이스(352)와 평행할 수 있다. 마스킹층(356)이 기판(350)의 일부 위에 형성될 수 있으나, 마스킹층은 전도성 트레이스(352)의 기판 범프 패드(354) 주위에 형성되지는 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(352) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹층(356)의 어떤 SRO도 결여된다.
도 19d는 최대 상호접속 밀도 및 용량을 위해 기판(366)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(364)를 구비한 멀티 로우의 어레이에 배열된 전도성 트레이스(360,362)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(360,362)는 범프 패드(364)로 라우팅하기 위한 엘보우를 포함한다. 각 기판 범프 패드(364)의 측부들은 전도성 트레이스(360,362)와 동일선상에 있다. 마스킹층(368)이 기판(366)의 일부에 형성될 수 있으나, 마스킹층(368)은 전도성 트레이스(360,362)의 기판 범프 패드(364) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(360,362) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(368)의 어떤 SRO도 결여된다.
도 19e는 최대 상호접속 밀도 및 용량을 위해 기판(376)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(374)를 구비한 멀티 로우의 어레이에 배열된 전도성 트레이스(370,372)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(370,372)는 범프 패드(374)로 라우팅하기 위한 엘보우를 포함한다. 이 경우에, 기판 범프 패드(374)는 라운드되고 전도성 트레이스(370,372)보다 넓지만, 맞물림 상호접속 범프 재료의 폭 보다 덜하다. 마스킹층(378)이 기판(376)의 일부에 형성될 수 있으나, 마스킹층(378)은 전도성 트레이스(370,372)의 기판 범프 패드(374) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(370,372) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(378)의 어떤 SRO도 결여된다.
도 19f는 최대 상호접속 밀도 및 용량을 위해 기판(386)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(384)를 구비한 멀티 로우의 어레이에 배열된 전도성 트레이스(380,382)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(380,382)는 범프 패드(384)로 라우팅하기 위한 엘보우를 포함한다. 이 경우에, 기판 범프 패드(384)는 직사각형이고 전도성 트레이스(380,382)보다 넓지만, 맞물림 상호접속 범프 재료의 폭 보다 덜하다. 마스킹층(388)이 기판(386)의 일부 위에 형성될 수 있으나, 마스킹층(388)은 전도성 트레이스(380,382)의 기판 범프 패드(384) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(380,382) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(388)의 어떤 SRO도 결여된다.
상호접속 공정의 한 예로서, 반도체 다이(224)는 기판(366)위에 위치되고 범프 재료(234)는 도 19d로부터의 기판 범프 패드(364)와 나란하게 된다. 범프 재료(234)는, 도 11a-11g, 12a-12d, 13a-13d, 14a-14c 및 15a-15b에서 기술한 바와 같이, 범프 재료를 가압하거나 또는 범프 재료를 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우 시키는 것에 의해 기판 범프 패드(364)에 전기적 및 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 기판 범프 패드(364)위에 증착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정(eutectic) Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 기판 범프 패드(364)에 본딩 된다. 하나의 실시예에서, 범프 재료는 도 19g에 도시된 바와 같이, 범프 또는 상호접속체(390)를 형성하기 위해 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(390)는 두 번 리플로우되어 기판 범프 패드(364)에 전기적 접촉을 개선 시킨다. 협소한 기판 범프 패드(364) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다. 범프 재료(234) 또는 범프(390)는 또한 도 19a-19g의 기판 범프 패드 구조상에 형성될 수있다.
높은 라우팅 밀도 응용에서, 전도성 트레이스(360,362) 또는 도 19a-19g의 다른 전도성 트레이스 구성의 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(360,362) 사이의 이스케이프 피치는 리플로우 수용 목적의 마스킹 층을 제거함으로써, 즉, 범프 재료를 마스킹 층 없이 리플로우시킴으로써 감소될 수 있다. 어떤 SRO도 다이 범프 패드(232) 또는 기판 범프 패드(364) 주위에 형성되지 않기 때문에, 전도성 트레이스(360,362)는 보다 미세한 피치로 형성될 수 있는데, 즉, 전도성 트레이스(360,362)는 구조체와 근접하게 또는 그 이웃에 놓일 수 있다. 기판 범프 패드(364) 주위에 어떤 SRO도 없는 상태에서, 전도성 트레이스(360,362) 사이의 피치는 D/2+ PLT + W/2로 주어지는데, 여기서 D는 범프(390)의 베이스 직경, PLT는 다이 위치 오차, 그리고 W는 전도성 트레이스(360,362)의 폭이다. 하나의 실시예에서, 100㎛의 범프 베이스 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(360,362)의 최소 이스케이프 피치는 75㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트 공간, 솔더 마스크 레지스트레이션(SRT) 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 마스킹 층없이 다이 범프 패드(232)를 금속학적으로 그리고 전기적으로 기판 범프 패드(364)에 연결시키기 위해서 리플로우 되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(232) 및 기판 범프 패드(364) 사이의 공간 및 범프 패드 풋프린트내의 전도성 트레이스(360,362)에 바로 인접한 기판(366)부분에 보유시킨다.
원하는 셀프-콘파인먼트 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 전도성 트레이스(360,362)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(232) 또는 기판 범프 패드(364)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 한정되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹층(368)이 다이 펌프 패드(232) 또는 기판 범프 패드(364) 주위에 필요하지 않다.
도 20a에서, 마스킹층(392)이 전도성 트레이스(394,396)의 일부 위에 증착된다. 그러나 마스킹층(392)은 집적된 범프 패드(398) 위에는 형성되지 않는다. 결과적으로, 기판(400)상의 각 범프 패드(398)에 대해 어떤 SRO도 존재하지 않는다. 비습윤성 마스킹 패치(402)가 집적 범프 패드(398)의 어레이 내에, 즉, 인접한 범프 패드 사이에 침입형으로 기판(400)상에 형성된다. 마스킹 패치(402)는 또한 다이 범프 패드(232)의 어레이내에 침입형으로 반도체 다이(224) 상에 형성될 수 있다. 특히, 마스킹 패치는 적은 습윤성 영역으로의 진행을 막기 위해서 어떤 배열에서의 집적 범프 패드에 근접하여 형성된다.
반도체 다이(224)는 기판(400)위에 위치되고 범프 재료는 기판 범프 패드(398)와 나란하게 된다. 범프 재료는, 도 11a-11g, 12a-12d, 13a-13d, 14a-14c 및 15a-15b에서 기술한 바와 같이, 범프 재료를 가압하거나 또는 범프 재료를 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우 시키는 것에 의해 기판 범프 패드(398)에 전기적 및 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 다이 집적 범프 패드(398)위에 증착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 공정을 이용하여 집적 범프 패드(398)에 본딩 된다. 하나의 실시예에서, 범프 재료는 도 20b에 도시된 바와 같이, 구형 볼 또는 범프(404)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(404)는 두 번 리플로우되어 집적 범프 패드(398)에 전기적 접촉을 개선시킨다. 범프는 또한 집적 범프 패드(398)에 압착 본딩될 수 있다. 범프(404)는 집적 범프 패드(398)위에 형성될 수 있는 상호접속 구조체의 한 형태를 나타낸다. 상호접속 구조체는 또한 스터드 범프, 마이크로 범프 또는 다른 전기적 상호접속체일 수 있다.
높은 라우팅 밀도 응용에서, 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(394,396) 사이의 피치를 감소시키기 위해서, 범프 재료는 마스킹 층 없이 집적 범프 패드(398) 주위로 리플로우된다. 전도 트레이스(394,396) 사이의 이스케이프 피치는 리플로우 수용목적을 위한 마스킹층 및 집적 범프 패드 주위의 관련 SRO를 제거함으로써,즉, 마스킹층 없이 범프 재료를 리플로우시킴으로써 감소될 수 있다. 마스킹층(392)은 전도성 트레이스(394,396) 및 집적 범프 패드(398)로부터 떨어진 기판(400)의 일부 위에 형성될 수 있으나, 마스킹층(392)은 집적 범프 패드(298) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(394,396) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹 층(392)의 어떤 SRO도 결여된다.
또한, 마스킹 패치(402)가 집접 범프 패드(398)의 어레이내에 침입형으로 기판(400)상에 형성된다. 마스킹 패치(402)는 비-습윤성 재료이다. 마스킹 패치(402)는 마스킹 층(392)과 동일한 재료이고 동일한 공정 단계 동안에 인가되거나 또는 상이한 재료이고 상이한 공정 단계 동안에 인가될 수 있다. 마스킹 패치(402)는 집적 범프 패드(398) 어레이내의 트레이스 또는 패드 부분의 선택적인 산화, 도금 또는 다른 처리에 의해 형성될 수 있다. 마스킹 패치(402)는 범프 재료 유동을 집적 범프 패드(398)에 한정하여 전도 범프 재료의 인접 구조체로의 침출을 방지한다.
범프 재료가 집적 범프 패드(398) 어레이 내에 침입형으로 위치된 마스킹 패치(402)를 구비한 상태로 리플로우되는 경우에, 습윤 및 표면장력은 범프 재료를 다이 범프 패드(232) 및 집적 범프 패드(398) 사이의 공간내와, 전도성 트레이스(394,396)에 바로 인접하고 집적 범프 패드(398)의 풋프린트내의 기판(400) 부분에 한정 및 보유시킨다.
원하는 콘파인먼트 특성을 달성하기 위해서, 범프 재료가, 범프 재료와 접촉하는 영역을 전도성 트레이스(394,396)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(232) 또는 집적 범프 패드(398)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 한정되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹 층(392)이 다이 펌프 패드(232) 또는 집적 범프 패드(398) 주위에 필요하지 않다.
어떤 SRO도 다이 범프 패드(232) 또는 집적 범프 패드(398) 주위에 형성되지 않기 때문에, 전도성 트레이스(394,396)는 보다 미세한 피치로 형성될 수 있는데, 즉, 접촉을 이루고 그리고 전기적 쇼트 형성 없이도 전도성 트레이스는 인접한 구조체에 근접하여 놓일 수 있다. 동일한 솔더 레지스트레이션 디자인 룰을 가정하면, 전도성 트레이스(394,396) 사이의 피치는 P=(1.1D + W)/2로 주어지는데, 여기서 D는 범프(404)의 베이스 직경, 그리고 W는 전도성 트레이스(394,396)의 폭이다. 하나의 실시예에서, 100㎛의 범프 직경, 그리고 20㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(394,396)의 최소 이스케이프 피치는 65㎛가 된다. 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트 공간, 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
도 21은 다이 부착 어데시브(410)를 이용하여 반도체 다이(408)위에 적재된 반도체 다이(또는 제3 반도체 구조체)(406)를 구비한 패키지-온-패키지(PoP)(405)를 도시하고 있다. 반도체 다이(406, 408) 각각은, 다이의 전기적 디자인 및 기능에 따라서 다이내에 형성되고 전기적으로 상호접속된 활성 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 및 디지털 회로를 포함하는 활성 표면을 갖는다. 예를 들면, 상기 회로는 DSP, ASIC, 메모리 또는 다른 신호 처리 회로와 같은 아날로그 또는 디지털 회로를 구현하기 위한 활성 표면내에 형성된 하나 이상의 트랜지스터, 다이오드 및 다른 회로 소자를 포함할 수 있다. 반도체 다이(406,408)는 또한 RF신호 처리용 인덕터 캐패시터 및 레지스터와 같은 IPD를 포함할 수 있다.
반도체 다이(또는 제3 반도체 구조체)(406)는 도 11a-11g, 12a-12d, 13a-13d, 14a-14c 또는 15a-15b로부터의 어떤 실시예를 사용하여 접촉 패드(418)상에 형성된 범프 재료(416)를 사용하여 기판(414)상에 형성된 전도성 트레이스(412)에 장착된다. 전도성 트레이스(412)는 도 6-9에 도시된 바와 같은 어떤 SRO 도 존재하지 않는 상호접속 구조체에 적용가능하다. 반도체 다이(408)는 본드 와이어(422)를 이용하여 기판(414)상에 형성된 접촉 패드(420)에 전기적으로 연결된다. 본드 와이어(422)의 대향 단부는 반도체 다이(406)상의 접촉 패드(424)에 본딩된다.
마스킹층(426)이 기판(414)위에 형성되고 반도체 다이(406)의 풋프린트를 넘어 개방된다. 마스킹층(426)은 리플로우 동안에 범프 재료(416)를 전도성 트레이스(412)에 한정시키지 않지만, 오픈 마스크는 댐으로 작용하여 봉지재(428)가 MUF동안에 접촉 패드(420) 또는 본드 와이어(422)로 이주하는 것을 방지한다. 봉지재(428)는 도 16a-16c와 비슷하게, 반도체 다이(408) 및 기판(414) 사이에 증착된다. 마스킹층(426)은 MUF 봉지재(428)가 접촉 패드(420) 및 본드 와이어(422)에 도달하는 것을 차단하는데, 도달하면 결함을 초래할 수 있다. 마스킹층(426)은 봉지재(428)가 접촉 패드(420)로 빠지지 않고 보다 큰 반도체 다이가 주어진 기판상에 위치되게 한다.
본 발명의 하나 이상의 실시예가 상세하게 기술되었지만, 당업자는 다음의 청구범위에 기재된 본 발명의 범위를 이탈하지 않는 범위에서 그 실시예들에 변형 및 적용이 이루어질 수 있다는 것을 이해할 것이다.

Claims (25)

  1. 다이 범프 패드(418)를 갖는 제1 반도체 다이(408)를 제공하고, 제2 반도체 다이(406)를 상기 제1 반도체 다이(408) 위에 적재하며, 제2 반도체 다이(406)와 기판 사이에 본드 와이어(422)를 형성하고, 제1 반도체 다이와 제2 반도체 다이 둘레 기판 상에 마스킹 층(426)을 형성하여, 다이 범프 패드를 갖는 반도체 다이를 제공하는 단계;
    상호접속 사이트를 구비한 전도성 트레이스(412)를 갖는 기판(414)을 제공하는 단계;
    상호접속 사이트 내로 전도 비아(310)를 형성시키고 기판(308)을 통하여 연장시키는 단계;
    전도성 범프 재료(416)를 상기 상호접속 사이트 또는 상기 다이 범프 패드 상에 증착시키는 단계;
    상기 전도성 범프 재료(416)가 상기 다이 범프 패드(418)와 전도성 트레이스(412) 상의 상호접속 사이트의 사이에 배치되도록 상기 제1 반도체 다이(408)를 상기 기판(414)에 장착시키는 단계;
    상기 전도성 범프 재료(416)를 상기 다이 범프 패드(418) 또는 상기 상호접속 사이트 주위에서 솔더 마스크 없이 리플로우시켜서 상기 제1 반도체 다이(408)와 기판(414) 사이에 상호접속 구조체를 형성하도록 하는 단계로서, 상기 상호접속 구조체가 상기 전도 비아(310)의 개구(312) 내로 연장되고,
    상기 전도성 범프 재료(416)는 상기 다이 범프 패드(418) 또는 상기 전도성 트레이스(412) 상의 상호접속 사이트 주위에서 셀프-콘파인(self-confined)되며,
    전도성 트레이스(306)가 (1.1D+W)/2의 이스케이프 피치를 가지며, 이때 D는 상호접속 구조체의 베이스 직경이고, W는 전도성 트레이스(306)의 폭인 단계; 그리고
    봉지재(428)를 상기 제1 반도체 다이(408)와 기판(414) 사이에 증착시키고, 마스킹 층(426)이 상기 봉지재(428)를 상기 본드 와이어(422)로부터 차단시키는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    습윤성을 증가시키기 위해 상기 전도성 범프 재료를 플럭스 용액에 함침시키는 단계를 더 포함하며, 상기 플럭스 용액에 의한 전도성 범프 재료의 습윤성 상태의 표면 장력에 의해 상기 전도성 범프 재료가 다이 펌프 패드 또는 상호접속 사이트 주위에서 셀프-콘파인(self-confined)되며, 상기 다이 범프 패드 및 상호접속 사이트가 다이 범프 패드 및 상호접속 사이트 주변 영역보다 더 습윤적 이도록 함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 다이 범프 패드 및 상호접속 사이트보다 덜 습윤적인 영역을 만들기 위해 상기 다이 범프 패드 또는 상기 상호접속 사이트의 주변 영역상에 절연층을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    표면 장력이 상기 다이 범프 패드와 상호접속 사이트의 풋프린트 내에 상기 전도성 범프 재료의 셀프-콘파인먼트(self-confinement)를 유지하도록 상기 다이 범프 패드와 상호접속 사이트의 사이에 증착된 전도성 범프 재료의 양을 선택하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 상호접속 구조체는 가용성부 및 비가용성부를 포함하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    다이 범프 패드와 상호접속 사이트 사이 및 이들로부터 물리적으로 분리되어 배치된 반도체 다이 또는 기판 위에 다수의 개별 패치를 형성함을 더욱 포함하는 반도체 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020110024067A 2010-12-15 2011-03-17 반도체 소자 및 그 제조 방법 KR101979024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/969,467 US9029196B2 (en) 2003-11-10 2010-12-15 Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US12/969,467 2010-12-15

Publications (2)

Publication Number Publication Date
KR20120067266A KR20120067266A (ko) 2012-06-25
KR101979024B1 true KR101979024B1 (ko) 2019-08-28

Family

ID=46686379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024067A KR101979024B1 (ko) 2010-12-15 2011-03-17 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101979024B1 (ko)
TW (1) TWI527178B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043774B2 (en) 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
TWI655891B (zh) * 2018-03-08 2019-04-01 綠點高新科技股份有限公司 電子模組及其製造方法及電子裝置的殼體及其製造方法
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法
CN112652540B (zh) * 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019431A (ja) * 2003-06-23 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010141055A (ja) * 2008-12-10 2010-06-24 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100164097A1 (en) * 2008-12-31 2010-07-01 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
WO2005048311A2 (en) * 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019431A (ja) * 2003-06-23 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010141055A (ja) * 2008-12-10 2010-06-24 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100164097A1 (en) * 2008-12-31 2010-07-01 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch

Also Published As

Publication number Publication date
KR20120067266A (ko) 2012-06-25
TW201227901A (en) 2012-07-01
TWI527178B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
US9899286B2 (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9679811B2 (en) Semiconductor device and method of confining conductive bump material with solder mask patch
US9345148B2 (en) Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
US8350384B2 (en) Semiconductor device and method of forming electrical interconnect with stress relief void
US10388626B2 (en) Semiconductor device and method of forming flipchip interconnect structure
US9418913B2 (en) Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
KR101798657B1 (ko) 반도체 소자 및 그 제조 방법
KR20120062598A (ko) 반도체 소자 및 그 제조 방법
US20120208326A9 (en) Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings
KR101979024B1 (ko) 반도체 소자 및 그 제조 방법
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
USRE47600E1 (en) Semiconductor device and method of forming electrical interconnect with stress relief void
KR20120062599A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant