KR20120062598A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120062598A
KR20120062598A KR1020110024252A KR20110024252A KR20120062598A KR 20120062598 A KR20120062598 A KR 20120062598A KR 1020110024252 A KR1020110024252 A KR 1020110024252A KR 20110024252 A KR20110024252 A KR 20110024252A KR 20120062598 A KR20120062598 A KR 20120062598A
Authority
KR
South Korea
Prior art keywords
interconnect
bump
substrate
pad
semiconductor die
Prior art date
Application number
KR1020110024252A
Other languages
English (en)
Other versions
KR101681332B1 (ko
Inventor
라젠드라 디. 펜세
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20120062598A publication Critical patent/KR20120062598A/ko
Application granted granted Critical
Publication of KR101681332B1 publication Critical patent/KR101681332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 소자는 다이 표면상의 접촉 패드 위에 형성된 다수의 범프를 구비한 반도체 다이를 갖는다. 상기 범프는 가용성부 및 비가용성부를 가질 수 있다. 다수의 전도성 트레이스가 범프 및 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다 는 크고 80% 보다는 작은 폭을 갖는 상호접속 사이트를 구비한 상태로 기판 위에 형성된다. 범프는 상호접속 사이트의 정상면 및 측면을 커버하도록 상호접속 사이트에 결합된다. 봉지재가 반도체 다이 및 기판 사이의 범프 주위에 전착된다. 전도성 트레이스는 기판상에 위치될 수 있는 인접한 전도성 트레이스 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상호접속 사이트의 폭은 전도성 트레이스 피치와 동등한 라우팅 밀도를 제공한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FORMING HIGH ROUTING DENSITY INTERCONNECT SITES ON SUBSTRATE}
본 발명은 일반적으로 반도체 소자, 특히 반도체 소자 및 기판상에 높은 라우팅 밀도 상호접속 사이트를 형성하는 방법에 관한 것이다.
반도체 소자는 현대의 전자 제품에서 일반적으로 사용된다. 반도체 소자는 전기 부품의 숫자 및 밀도에서 가변적이다. 개별 반도체 소자는 일반적으로 전기 부품, 즉, 발광 다이오드(LED), 소형 신호 트랜지스터, 래지스터, 캐패시터, 인덕터 및 MOS 전계 효과 트랜지스터(MOSFET) 중의 한 형태를 포함한다. 집적 반도체 소자는 일반적으로 수백 내지 수백만 개의 전기 부품을 포함한다. 집적 반도체 소자의 예로서 마이크로콘트롤러, 마이크로프로세서, 차지드-접속 장치(CCD), 태양 전지 및 디지털 마이크로-미러 장치(DMD)를 포함한다.
반도체 소자는 신호 처리, 고속 계산, 전자기 신호의 송수신, 전자 장치 제어, 태양광의 전기로의 변환 및 텔레비젼 디스플래이를 위한 비쥬얼 프로젝션 형성등과 같은 넓은 범위의 기능들을 수행한다. 반도체 소자는 엔터테인먼트, 통신, 동력 변환, 네트워크, 컴퓨터 및 소비자 제품의 분야에 사용된다. 반도체 소자는 또한 군사 응용, 항공, 자동차, 산업 제어기 및 사무용 기기에서도 사용된다.
반도체 소자는 반도체 재료의 전기적 특성을 이용한다. 반도체 재료의 원자 구조는 전기장 또는 베이스 전류의 인가 또는 도핑 공정을 통해서 그것의 전기 전도성을 배가시킨다. 도핑은 불순물을 반도체 재료에 도입시키어 반도제 소자의 전도성을 배가 또는 제어한다.
반도체 소자는 액티브 및 패시브 전기 구조체를 포함한다. 바이폴라 및 전계 효과 트랜지스터를 포함하는 액티브 구조체는 전류의 흐름을 제어한다. 도핑 그리고 전계 효과 또는 베이스 전류의 레벨을 변화시킴으로써 트랜지스터는 전류 흐름을 촉진 또는 제한하게 된다. 레지스터, 캐패시터 및 인덕터를 포함하는 패시브 구조체는 다양한 전기적 기능들을 수행하는데 필요한 전압과 전류 사이의 상호 관계를 만들어 낸다. 상기 액티브 및 패시브 구조체들은 전기적으로 연결되어 회로를 형성하고 이것이 반도체 소자가 고속의 계산 및 다른 유용한 기능들을 수행할 수 있게 한다.
반도체 소자는 일반적으로 두 개의 복합 제조 공정, 즉, 각각이 잠재적으로 수백개 단계들이 관여되는 프론트-엔드 공정 및 백-엔드 공정을 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼 표면상에 다수 다이를 형성하는 것을 포함한다. 각 다이는 기본적으로 동일하고 액티브 및 패시브 부품들을 전기적으로 연결하여 형성되는 회로를 포함한다. 백-엔드 제조는 최종 웨이퍼로부터 각 다이를 싱귤래이팅하고, 그리고 구조적 지지와 환경적 분리를 제공하기 위해 상기 다이를 패키징하는 것을 포함한다.
반도체 제조의 한 가지 목적은 보다 소형의 반도체 소자를 제조하는 것이다. 보다 소형의 반도체 소자는 보다 적은 전력을 소모하고, 보다 높은 성능을 가지며, 그리고 보다 효율적으로 제조될 수 있다. 또한, 보다 소형의 반도체 소자는 보다 소형의 풋프린트(footprint)를 갖는데 이것은 보다 소형의 최종 제품에 바람직하다. 보다 소형의 다이 크기는 보다 소형의 고밀도 액티브 및 패시브 부품들을 구비한 다이를 초래하는 프론트-엔드 공정의 개선에 의해 달성될 수 있다. 백-엔드 공정은 전기적 상호 접속 및 재료 패키징에서의 개선에 의해 보다 소형 풋프린트를 구비한 반도체 소자 패키지를 초래할 수 있다.
통상적인 플립칩 형태 패키지에서, 반도체 다이는 다이의 액티브 사이드가 기판과 접하는 상태로 패키지 기판에 장착된다. 통상적으로, 다이 회로의 기판 회로에의 상호접속은 다이상의 상호접속 패드 어레이에 부착되고 종종 기판상의 캡쳐 패드로 참조되는 상호접속 패드의 대응 보완 어레이에 결합된 범프를 경유하여 이루어진다.
집적 회로상의 전기적 특징의 면적 밀도는 크게 증가되고 있고, 회로 특징의 보다 큰 밀도를 갖는 반도체 다이는 또한 패키지 기판과의 상호접속을 위해 사이트의 보다 큰 밀도를 가질 수 있다.
패키지는 프린트된 회로 또는 마더보드와 같은 하부 회로에 패키지와 하부 회로 사이의 제 2 레벨 상호접속체를 경유하여 연결된다. 상기 제 2 레벨 상호접속체는 플립칩 접속체 보다 큰 피치를 갖고, 기판상의 라우팅은 통상적으로 펼쳐진다. 큰 기술적 진보가 미세 라인 및 공간 구성을 가능하게 한다. 인접한 패드들 사이의 공간은 어레이의 보다 안쪽 캡쳐 패드로부터 이스케이프할 수 있는 것보다 트레이스의 숫자를 제한한다. 다이 아래 캡쳐 패드 및 패키지 외부 핀 사이의 팬-아웃 라우팅이 패키지 기판내의 멀티플 금속층상에 통상적으로 형성된다. 복잡한 상호접속 어레이에 대해서, 멀티플 층을 갖는 기판이 다이 패드 및 패키지 상의 제 2 레벨 상호접속체 사이의 라우팅을 달성하는데 요구될 수 있다.
멀티플 층 기판은 비싸고, 통상적인 플립칩 구성물에서, 기판 자체로 패키지 비용의 절반 이상을 설명한다. 멀티층 기판의 높은 비용은 주류 제품에서 플립칩 기술의 확산을 제한하는 요소가 되어 왔다. 이스케이프 라우팅 패턴은 전형적으로 추가적인 전기 파라시틱을 도입하는데, 라우팅이 비차폐 배선의 쇼트런(short run)과 신호 전달 패치에서 배선층들 사이에 비아를 포함하기 때문이다. 전기적 파라시틱은 크게 패키지 성능을 제한한다.
플립칩 상호접속체는 범프, 즉 솔더 범프를 대응 캡쳐 패드의 맞물림면에 조인시키는(이것은 범프-온-캡쳐 패드(BOC) 상호접속으로 참조됨) 용융 공정을 이용하여 이루어질 수 있다. BOC 디자인에서 두 개의 특징들이 명백한데, 첫 번째는, 다이상의 범프와 맞물리기 위해 비교적 큰 캡쳐 패드가 요구되고, 둘째로, 절연 재료, 전형적으로 솔더 마스크가 상호접속 공정 동안에 솔더의 유동을 한정하기 위해 요구된다는 것이다. 솔더 마스크 개구가 캡쳐 패드의 용융 솔더 콘투어(contour)를 한정, 즉 솔더 마스크 한정, 또는 솔더 콘투어가 마스크 개구에 의해 한정되지 않는, 즉 비-솔더 마스크 한정이 있다. 후자의 경우에, 솔더 마스크 개구는 캡쳐 패드보다 훨씬 크다. 솔더 마스크 개구를 한정하는 기술은 솔더 마스크 한정 범프 구성에 대해서 넓은 오차 범위를 갖기 때문에, 마스크 개구가 패드의 맞물림면에 위치되도록 하기 위해 캡쳐 패드는 커야, 전형적으로 마스크 개구의 디자인 크기 보다 커야 한다. 비-솔더 마스크 한정 범프 구성에 대해서, 솔더 마스크 개구는 캡쳐 패드보다 커야 한다. 캡쳐 패드 폭 또는 직경은 트레이스 폭 보다 2-4배 정도 넓을 수 있다. 캡쳐 패드의 보다 큰 폭은 정상부 기판 층상의 라우팅 공간의 상당한 손실을 초래한다. 특히, 이스케이프 라우팅 피치는 기판 기술이 제공할 수 있는 가장 미세한 트레이스 피치 보다 매우 크다. 많은 수의 패드가 짧은 스터브 및 비아 수단에 의해 하부 기판상에, 종종 다이 풋프린트 아래로 라우팅되어야 하고, 이것은 관심대상의 패드로부터 발산하게 된다.
통상적인 솔더 마스크 한정 BOC 상호접속의 전형적인 예에서, 캡쳐 패드는 약 140㎛ 직경을 갖고, 솔더 마스크 개구는 약 90㎛ 직경을 갖고, 그리고 라우팅 트레이스는 약 25-30㎛ 너비가 된다. 범프의 다이 패드로의 부착, 즉, 범프 및 다이 패드 사이의 상호접속을 위한 맞물림면의 직경은 약 90㎛ 직경을 갖는 솔더 마스크 개구에 의해 한정된다.
통상적인 BOC 상호접속 래이아웃의 일부 예들이 플립칩 패키지의 부분들(10,20)로서 도 1 및 도 2에 도시되었다. 도 1의 부분 단면은 도 2의 선 1-1'을 따라서 패키지 기판 표면에 평행한 평면에서 본 것으로 도시되었다. 도 2의 부분 단면은 도 1의 선 2-2'를 따라서 패키지 기판 표면에 수직인 평면에서 본 것으로 도시되었다. 어떤 특징들이 마치 투명한 것처럼 도시되었지만, 도 1의 특징들 중의 많은 것들이 겹쳐지는 특징들에 의해 불투명하게 도시되었다.
패키지 기판의 다이 부착 표면은 기판(12)위의 절연층상에 형성된 금속 층을 포함한다. 상기 금속층은 패턴화되어 트레이스 또는 리드(13) 및 캡쳐 패드(14)를 형성한다. 절연층 또는 솔더 마스크(16)가 기판(12)의 다이 부착면을 커버한다. 솔더 마스크(16)는 일반적으로 캡쳐 패드(14)의 맞물림면을 노출상태로 두기 위한 포토레지스트에 의해 패턴화된 포토-한정성 재료이다. 반도체 다이(18)의 액티브 사이드상의 패드에 부착된 상호접속 범프(15)가 기판(12)상의 대응 캡쳐 패드(14)에 조인되어 다이상의 회로와 기판상의 리드 사이에 적절한 전기적 상호접속을 형성한다. 전기적 접속을 이루기 위해 리플로우된 솔더가 냉각된 후에, 언더필 재료(17)가 반도체 다이(18) 및 기판(12)사이의 공간에 도입되어 기계적으로 상호접속체를 안정화시키고 다이 및 기판 사이의 특징들을 보호한다.
도 1은 파선(11)으로 표시된 바와 같이, 다이 에지 위치를 횡단하여 그리고 다이 풋프린트로부터 떨어져서 각각의 캡쳐 패드(14)로부터 루트된 기판(12) 상부 금속층의 신호 이스케이프 트레이스(13)를 도시하고 있다. 신호 트레이스(13)는 약 112㎛ 의 이스케이프 피치(PE)를 가질 수 있다. 도 1에 도시된 것과 같은 구성에서 30㎛ /30㎛ 디자인 룰이 트레이스(13)에 대해 전형적이다. 트레이스(13)는 명목상 30㎛ 너비이고 서로 30㎛로 인접하게 이격될 수 있다. 캡쳐 패드(14)는 트레이스 폭 보다 전형적으로 3배 더 크고, 캡쳐 패드는 90㎛ 의 명목상 폭 또는 직경을 갖는다. 솔더 마스크 개구는 패드보다 크고, 135㎛ 의 명목상 폭 또는 직경을 갖는다.
도 1 및 도 2는 비-솔더 마스크 한정 솔더 콘투어를 도시하고 있다. 다이 용융부상의 범프의 가용성 재료로서, 용융 솔더는 리드 및 캡쳐 패드의 금속을 습윤시키는 경향이 있고, 솔더는 마스크되지 않는 어떤 근접 금속 표면위라도 흐르는 경향이 있다. 솔더는 근접 리드(13)를 따라서 유동하는 경향이 있고, 여기서 솔더 유동은 도 1의 위치(19)에서 솔더 마스크에 의해 제한된다. 패드의 비-솔더 마스크 한정 솔더 콘투어가 도 2에 도시되었는데, 범프(15)의 일부(29)가 캡쳐 패드(14) 측부 위로 유동하여 기판(12)의 절연층 표면까지 아래로 유동한 것으로 도시되었다. 비-솔더 마스크 한정 콘투어는 캡쳐 패드 표면 위로 그리고 측부 아래로의 솔더 유동을 제한하지 않고, 그리고 패드에 과도한 솔더가 존재하는 한, 솔더 유동은 기판의 절연 표면이 용융 솔더에 의해 비-습윤적이다라는 사실에 의해 제한된다. 도 1에 도시된 배열에서 캡쳐 패드 밀도상의 하한은 여러 요소 중에서, 신뢰성 있는 협소 마스크 구조물을 만들기 위한 마스크 형성 기술의 능력과, 인접한 마스크 개구들 사이에 마스크 구조물을 제공하기 위한 필요성에 의해 결정된다. 이스케이프 밀도상의 하한은 또한 여러 요소 중에서, 보다 중심에 위치된 캡쳐 패드로부터의 이스케이프 라인이 보다 주연에 위치된 캡쳐 패드 사이에 라우팅되게 하기 위한 필요성에 의해 결정된다.
도 3은 도 2와 비슷한 단면에서 솔더 마스크 한정 솔더 콘투어를 도시하고 있다. 반도체 다이(38)는, 기판(32) 절연층의 다이 부착 사이드상의 금속층을 패터닝함으로써 트레이스 또는 리드(33)와 더불어 형성된 캡쳐 패드(34)의 맞물림 표면상에 범프(35)에 의해 고정되는 것으로 도시되었다. 전기적 접속을 이루기 위해 리플로우된 솔더가 냉각된 후에, 언더필 재료(37)가 다이(38) 및 기판(32) 사이의 공간내로 도입되어 상호접속체를 기계적으로 안정시키고 다이 및 기판 사이의 특징들을 보호한다. 여기서, 캡쳐 패드(34)는 도 1 및 도 2에서의 것들보다 넓고, 솔더 마스크 개구는 캡쳐 패드 보다 작아서 솔더 마스크 재료가 위치(39)에서 도시된 바와 같이, 리드(33) 뿐 아니라 각 캡쳐 패드의 측부 및 맞물림면부를 커버한다. 범프(35)가 각 캡쳐 패드(34)의 맞물림면과 접촉되고, 이어서 용융 솔더의 유동을 제한하는 솔더 마스크 재료(36) 함께 용융되어 솔더 콘투어의 모양이 캡쳐 패드(34)위의 마스크 개구 모양과 크기에 의해 한정된다.
도 1은 패키지 기판 표면의 평면에 평행한 통상적인 범프-온-캡쳐 패드 플립칩 상호접속을 도시한 도면.
도 2는 패키지 기판 표면의 평면에 수직인 통상적인 범프-온-캡쳐 패드 플립칩 상호접속을 도시한 도면.
도 3은 패키지 기판 표면의 평면에 수직인 다른 통상적인 범프-온-캡쳐 패드 플립칩 상호접속을 도시한 도면.
도 4는 그것의 표면에 장착된 상이한 형태의 패키지를 구비한 PCB를 도시한 도면.
도 5a-5c는 PCB에 장착된 대표적인 반도체 패키지의 다른 상세 사항을 도시한 도면.
도 6은 패키지 기판 표면과 평행한 BONP 플립칩 상호접속을 도시한 도면.
도 7은 패키지 기판 표면에 수직인 도 6의 BONP 플립칩 상호접속을 도시한 도면.
도 8은 패키지 기판 표면의 평면에 평행한 제 2의 BONP 플립칩 상호접속을 도시한 도면.
도 9는 패키지 기판 표면의 평면에 수직인 도 8의 BONP 플립칩 상호접속을 도시한 도면.
도 10은 패키지 기판 표면의 평면에 평행한 제 3의 BONP 플립칩 상호접속을 도시한 도면.
도 11은 패키지 기판 표면의 평면에 평행한 제 4의 BONP 플립칩 상호접속을 도시한 도면.
도 12a--12c는 플립칩 상호접속을 만들기 위한 공정을 도시한 도면.
도 13a-13d는 플립칩 상호접속을 만들기 위한 공정의 다른 상세 사항을 도시한 도면.
도 14는 플립칩 상호접속을 만들기 위한 공정의 힘 또는 온도 스케줄을 도시한 도면.
도 15는 범프-온-협소-패드 플립칩 상호접속을 도시한 도면.
도 16a-16e는 다양한 상호접속 패드 모양을 도시한 도면.
도 17a-17c는 다양한 상호접속 패드 구성을 도시한 도면.
도 18a-18b는 다양한 솔더 마스크 개구들을 도시한 도면.
도 19는 솔더 마스크 개구와 관련하여 다양한 상호접속 패드 구성을 도시한 도면.
도 20은 상호접속 패드와 관련하여 다양한 솔더 마스크 구성을 도시한 도면.
도 21a-21h는 기판상의 전도성 트레이스에의 결합을 위한 반도체 다이 위에 형성된 다양한 상호접속 구조체를 도시한 도면.
도 22a-22g는 전도성 트레이스에 결합된 반도체 다이 및 상호접속 구조체를 도시한 도면.
도 23a-23d는 전도성 트레이스에 결합된 웨지-모양 상호접속 구조체를 구비한 반도체 다이를 도시한 도면.
도 24a-24d는 전도성 트레이스에 결합된 반도체 다이 및 상호접속 구조체에 대한 다른 하나의 실시예를 도시한 도면.
도 25a-25c는 전도성 트레이스에 결합된 스텝 범프 및 스터드 범프 상호접속 구조체를 도시한 도면.
도 26a-26b는 전도 비아를 구비한 전도성 트레이스를 도시한 도면.
도 27a-27c는 반도체 다이 및 기판 사이의 몰드 언더필을 도시한 도면.
도 28은 반도체 다이 및 기판 사이의 다른 몰드 언더필을 도시한 도면.
도 29는 몰드 언더필 후의 반도체 다이 및 기판을 도시한 도면.
도 30a-30g는 개방 솔더 레지스트레이션을 구비한 전도성 트레이스의 다양한 배열을 도시한 도면.
도 31a-31b는 전도성 트레이스 사이에 패치를 구비한 개방 솔더 레지스트레이션을 도시한 도면.
도 32는 몰드 언더필 동안 봉지재를 제한하기 위한 마스킹 층 댐을 구비한 POP를 도시한 도면.
전기적 기능성 또는 제조 신뢰성에 충격 없이도 라우팅 밀도를 증가시키기 위한 기판상의 상호접속 사이트를 최소화할 필요성이 존재한다. 따라서, 하나의 실시예에서, 본 발명은 반도체 소자 제조 방법에 관한 것인데, 그 방법은 반도체 다이 표면상의 접촉 패드 위에 형성된 다수의 범프를 갖는 반도체 다이를 제공하는 단계; 기판을 제공하는 단계; 상기 범프와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작은 폭을 갖는 상호접속 사이트를 구비한 다수의 전도성 트레이스를 기판 위에 형성하는 단계; 상기 범프가 상기 상호접속 사이트의 정상면 및 측면을 커버하도록 상기 상호접속 사이트에 상기 범프를 결합시키는 단계; 및 봉지재를 반도체 다이와 기판의 사이의 범프 주위에 전착시키는 단계;를 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 소자 제조 방법에 관한 것인데, 그 방법은 다수의 접촉 패드를 갖는 반도체 다이를 제공하는 단계; 기판을 제공하는 단계; 상호접속 사이트를 구비한 다수의 전도성 트레이스를 기판 위에 형성하는 단계; 상호접속 구조체가 상기 상호접속 사이트의 정상면 및 측면을 커버하도록 상기 반도체 다이상의 접촉 패드와 상기 기판상의 상호접속 사이트의 사이에 다수의 상호접속 구조체를 형성하는 단계; 및 봉지재를 상기 반도체 다이 및 기판 사이에 전착시키는 단계;를 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 소자 제조 방법에 관한 것인데, 그 방법은 반도체 다이를 제공하는 단계; 기판을 제공하는 단계; 상호접속 사이트를 구비한 다수의 전도성 트레이스를 상기 기판 위에 형성하는 단계; 및 상기 반도체 다이를 상기 기판상의 상호접속 사이트에 결합시키기 위한 다수 의 상호접속 구조체를 형성하는 단계;를 포함하되, 상기 전도성 트레이스는 상기 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상기 상호접속 사이트의 폭이 상기 전도성 트레이스의 피치와 동일한 라우팅 밀도를 제공한다.
다른 하나의 실시예에서, 본 발명은 다수 접촉 패드를 갖는 반도체 다이를 포함하는 반도체 소자에 관한 것인데, 그 반도체 소자는 다수의 접촉 패드를 갖는 반도체 다이; 기판; 상호접속 사이트를 구비하고, 상기 기판 위에 형성된 다수의 전도성 트레이스; 상기 반도체 다이상의 접촉 패드와 상기 기판상의 상호접속 사이트의 사이에 형성된 다수의 상호접속 구조체; 상기 반도체 다이와 기판의 사이에 전착된 봉지재;를 포함하되, 상기 상호접촉 구조체는 상기 상호접속 사이트의 정상면 및 측면을 커버하고, 상기 상호접속 사이트의 폭은 상기 상호접속 구조체와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작다.
본 발명은 비슷한 참조 번호가 동일 또는 유사한 요소를 나타내는 도면을 참조하여 다음 설명의 하나 이상의 실시예에서 기술된다. 비록 본 발명이 본 발명의 목적을 달성하기 위한 최선의 모드 관점에서 기술되지만, 당업자는 그것이 첨부된 청구범위에 의해 한정되는 본 발명의 정신 및 범위와 다음의 상세한 설명 및 도면에 의해 지지되는 균등범위에 포함될 수 있는 치환, 변형 및 균등물을 커버하려는 의도라는 것을 이해할 것이다.
반도체 소자는 일반적으로 두 개 복합 제조 공정, 즉, 프론트-엔드 제조 및 백-엔드 제조를 사용하여 제조된다. 프론트-엔드 제조는 반도체 웨이퍼 표면상에 다수 다이를 형성시키는 것을 포함한다. 웨이퍼 상의 각 다이는 액티브 및 패시브 전기 부품들을 포함하는데, 그것들은 전기적으로 연결되어 기능적인 전기 회로를 형성한다. 트랜지스터 및 다이오드와 같은 액티브 전기 부품은 전류 흐름을 제어할 수 있는 능력을 갖는다. 캐패시터, 인덕터, 레지스터 및 트랜스포머와 같은 패시브 전기 부품은 전기 회로 기능을 수행하는데 필요한 전압 및 전류 사이의 관계를 형성한다.
액티브 및 패시브 부품들은 도핑, 전착, 포토리소그래피, 에칭 및 평탄화를 포함하는 일련의 공정 단계에 의해 반도체 웨이퍼 표면상에 형성된다. 도핑은 이온 주입 또는 열 확산과 같은 기술에 의해 반도체 재료안에 불순물을 도입시킨다. 도핑 공정은 액티브 소자에서 반도체 재료의 전기 전도성을 변형시키고, 반도체 재료를 절연체 또는 도체로 변형시키거나, 또는 전기장 또는 베이스 전류에 반응하여 반도체 재료 전도성을 극적으로 변화시킨다. 트랜지스터는, 전기장 또는 베이스 전류의 인가에 따라서 트랜지스터가 전류 흐름을 촉진 또는 제한할 수 있도록 하는데 필요한 것으로 배열된 도핑의 다양한 정도 및 형태의 영역들을 포함한다.
액티브 및 패시브 부품들은 상이한 전기적 특성들을 갖는 재료층들에 의해 형성된다. 상기 층들은 전착되는 재료의 형태에 의해 부분적으로 결정된 다양한 전착 기술에 의해 형성될 수 있다. 예를 들면, 박막 전착은 화학적 증착(CVD), 물리적 증착(PVD), 전해 도금 및 무전해 도금 공정을 포함한다. 각 층은 일반적으로 패턴화되어 액티브 부품, 패시브 부품 및 그들 사이의 전기적 접속부의 부분들을 형성한다.
상기 층들은, 패턴화되는 층위에 광 민감 재료, 즉, 포토레지스트를 전착시키는 것을 포함하는 포토리소그래피(photolithography)를 이용하여 패턴화된다. 하나의 패턴이 빛을 이용하여 포토마스크로부터 포토레지스트로 이동한다. 빛을 접한 포토레지스트 패턴의 부분은 용매를 이용하여 제거되고, 패턴화되는 하부층이 노출된다. 포토레지스트의 나머지 부분은 제거되어 뒤에 패턴화된 층을 남겨둔다. 또한, 재료의 일부 형태는, 무전해 및 전해 도금과 같은 기술을 이용하는 앞선 전착/에칭 공정에 의해 형성된 영역 또는 보이드안으로 재료를 직접 전착시키는 것에 의해 패턴화된다.
이미 존재하는 패턴상에 재료의 박막 필름을 전착시키는 것은 하부 패턴을 악화 시키고 비-균일 플랫면을 형성시킬 수 있다. 균일 플랫면이 보다 소형의 밀한 패킹된 액티브 및 패시브 부품들을 만들기 위해서 요구된다. 평탄화는 웨이퍼 표면에서 재료를 제거하고 균일한 플랫면을 생성하는데 사용될 수 있다. 평탄화는 폴리싱 패드로 웨이퍼 표면을 폴리싱하는 공정을 포함한다. 폴리싱 동안에 마모재 및 부식 화학재가 웨이퍼 표면에 첨가된다. 화학재의 마모 및 부식 작용의 조합된 기계적 작용은 어떤 불규칙한 형태도 제거하여 균일한 플랫면을 만든다.
백-엔드 제조는 최종 웨이퍼를 개별 다이로 컷팅 및 싱귤래이팅한 후에 구조적 지지 및 환경적 분리를 위해 상기 다이를 패키징하는 것을 말한다. 다이를 싱귤래이트하기 위해서 웨이퍼는 쏘우 스트리트(saw street) 또는 스크라이브(scribe)로 불리는 웨이퍼의 비-기능 영역을 따라서 줄이 그어지고 부수어진다. 웨이퍼는 레이저 컷팅 공구 또는 톱날을 이용하여 싱귤래이트된다. 싱귤래이션 후에 각각의 다이들은 다른 시스템 부품들과의 상호접속을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드가 이어서 패키지 내의 접촉 패드에 접속된다. 전기적 접속은 솔더 범프, 스터드 범프, 전도 페이스트 또는 와이어본드로 이루어질 수 있다. 봉지재 또는 다른 몰딩 재료가 패키지 위에 전착되어 물리적 지지 및 전기적 분리를 제공한다. 최종 패키지는 이어서 전기 시스템 안에 삽입되고, 반도체 소자의 기능이 다른 시스템 부품에 이용가능하게 발휘된다.
도 4는 그것의 표면상에 장착된 다수 반도체 패키지를 구비한 칩 캐리어 기판 또는 프린트 회로 보드(PCB)(52)를 갖는 전자 소자(50)를 도시하고 있다. 전자 소자(50)는 적용에 따라서 한 형태의 반도체 패키지 또는 멀티플 형태의 반도체 패키지를 가질 수 있다. 반도체 패키지의 상이한 형태들이 도시 목적으로 도 4에 도시되었다.
전자 소자(50)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 또한, 전자 소자(50)는 보다 큰 시스템의 하부 부품일 수 있다. 예를 들면, 전자 소자(50)는 핸드폰, 개인용 디지털 어시스턴트(PDA), 디지털 비디오 카메라(DVC) 또는 다른 전자 통신 장치의 부분일 수 있다. 또한 전자 소자(50)는 컴퓨터에 삽입될 수 있는 그래픽 카드, 네트워크 인터페이스 카드 또는 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, 특정 용도 직접 회로(ASIC), 로직 회로, 아날로그 회로, RF회로, 개별 장치 또는 다른 반도체 다이 또는 전기 부품을 포함할 수 있다. 이들 제품들이 시장에 의해 수용되기 위해서는 소형화 및 중량 감소가 필수적이다. 반도체 소자들 사이의 거리는 보다 높은 집적을 위해 감소 되어야 한다.
도 4에서, PCB(52)는 PCB상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 전도 신호 트레이스(54)가 증발, 전해 도금, 무전해 도금, 스크린 프린팅 또는 다른 적절한 금속 전착 공정을 이용하여 PCB(52) 표면 위에 또는 PCB층들 내에 형성된다. 신호 트레이스(54)는 각각의 반도체 패키지, 장착된 부품들 그리고 다른 외부 시스템 부품들 사이에 전기적 통신을 제공한다. 트레이스(54)는 또한 반도체 패키지 각각에 전력 및 접지 접속을 제공한다.
일부 실시예에서, 반도체 소자는 두 패키징 레벨을 갖는다. 제 1 레벨 패키징은 반도체 다이를 중간 캐리어에 기계적으로 그리고 전기적으로 부착시키는 기술이다. 제 2 레벨 패키징은 중간 캐리어를 PCB에 기계적으로 그리고 전기적으로 부착시키는 것을 포함한다. 다른 실시예에서, 반도체 소자는 다이가 기계적으로 그리고 전기적으로 PCB에 직접 장착되는 제 1레벨 패키징만을 가질 수 있다.
도시의 목적으로, 와이어 본드 패키지(56) 및 플립 칩(58)을 포함하는 제 1레벨 패키징의 여러 형태들이 PCB(52)상에 도시되었다. 게다가, 볼 그리드 어레이(BGA)(60), 범프 칩 캐리어(BCC)(62), 듀얼 인-라인 패키지(DIP)(64), 랜드 그리드 어레이(LGA)(66), 멀티-칩 모듈(MCM)(68), 쿼드(quad) 플랫 넌-리디드 패키지(QFN)(70) 및 쿼드 플랫 패키지(72)를 포함하는 제 2레벨 패키징의 여러 형태가 PCB(52)상에 장착된 것으로 도시되었다. 시스템 요건에 따라서, 다른 전자 부품뿐 아니라 제 1 및 제 2 레벨 패키징 형태의 어떤 조합으로 구성된 반도체 패키지의 어떤 조합이라도 PCB(52)에 연결될 수 있다. 일부 실시예에서, 전자 소자(50)는 싱글 부착 반도체 패키지를 포함하지만, 다른 실시예는 멀티플 상호접속 패키지를 요구한다. 싱글 기판 위에 하나 이상의 반도체 패키지를 조합시킴으로써, 제조자는 전자 소자 및 시스템안에 기-제조된 부품들을 합체시킬 수 있다. 반도체 패키지는 복잡한 기능성을 갖기 때문에, 전자 소자는 보다 싼 부품과 간소화된 제조 공정을 이용하여 제조될 수 있다. 결과적인 소자들은 고장이 적으며 제조하는데 저렴하여 소비자에게 낮은 비용을 초래한다.
도 5a-5c는 예시적인 반도체 패키지를 도시하고 있다. 도 5a는 PCB(52)상에 장착된 DIP(64)의 다른 상세 사항을 도시하고 있다. 반도체 다이(74)는 그 안에 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 또는 디지털 회로를 포함하는 액티브 영역을 포함하고, 다이의 전기적 디자인에 따라서 전기적으로 상호 접속된다. 예를 들면, 상기 회로는 반도체 다이(74)내에 형성된 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 레지스터 및 다른 회로 부재들을 포함한다. 접촉 패드(76)는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)과 같은 전도 재료로 구성된 하나 이상의 층이고, 반도체 다이(74)내에 형성된 회로 부재와 전기적으로 접속된다. DIP(64)의 조립 동안에, 반도체 다이(74)는 금-은 공정층 또는 열 에폭시 또는 에폭시 수지와 같은 부착 재료를 이용하여 중간 캐리어(78)에 부착된다. 패키지 몸체는 폴리머 또는 세라믹과 같은 절연 패키징 재료를 포함한다. 컨닥터 리드(80)와 본드 와이어(82)는 반도체 다이(74) 및 PCB(52) 사이에 전기적 접속을 제공한다. 습분과 입자들의 패키지로의 침투를 방지하고 반도체 다이(74) 또는 본드 와이어(82)의 오염을 방지하는 것에 의한 환경적 보호를 위해서 패키지 위에 봉지재(84)가 전착된다.
도 5b는 PCB(52)상에 장착된 BCC(62)의 다른 상세 사항을 도시하고 있다. 반도체 다이(88)는 언더필 또는 에폭시-수지 부착 재료(92)를 이용하여 캐리어(90) 위에 장착된다. 본드 와이어(94)는 접촉 패드(96,98) 사이에 제 1 레벨 패키징 상호접속을 제공한다. 몰딩 화합물 또는 봉지재(100)가 소자의 물리적 지지 및 전기적 분리를 제공하기 위해서 반도체 다이(88) 및 본드 와이어(94) 위에 전착된다. 접촉 패드(102)가 전해 도금 또는 무전해 도금과 같은 적절한 금속 전착 공정을 이용하여 산화 방지를 위해 PCB(52) 표면 위에 형성된다. 접촉 패드(102)는 PCB(52)의 하나 이상의 전도 신호 트레이스(54)에 전기적으로 접속된다. 범프(104)가 BCC(62)의 접촉 패드(98)와 PCB(52)의 접촉 패드(102) 사이에 형성된다.
도 5c에서, 반도체 다이(58)는 플립 칩 형태 제 1 레벨 패키징을 구비한 상태로 중간 캐리어(106)에 하향으로 접하여 장착된다. 반도체 다이(58)의 액티브 영역(108)은 다이의 전기적 디자인에 따라서 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 및 디지털 회로를 포함한다. 예를 들면, 상기 회로는 액티브 영역(108)내에 하나 이상의 트랜지스터, 다이오드, 인덕터, 캐패시터, 래지스터 및 다른 회로 부재들을 포함할 수 있다. 반도체 다이(58)는 범프(110)를 통해서 캐리어(06)에 전기적으로 그리고 기계적으로 접속된다.
BGA(60)가 범프(112)를 이용하여 BGA 형태 제 2 레벨 패키징을 구비한 상태로 PCB(52)에 전기적으로 그리고 기계적으로 접속된다. 반도체 다이(58)는 범프(110), 신호 라인(114) 및 범프(112)를 통해서 PCB(52)의 전도성 신호 트레이스(54)에 전기적으로 접속된다. 몰딩 화합물 또는 봉지재(116)가 소자의 물리적 지지 및 전기적 분리를 제공하기 위해서 반도체 다이(58) 및 캐리어(106) 위에 전착된다. 플립 칩반도체 소자는 신호 전파 거리 감축, 보다 낮은 캐패시턴스 제공 및 전반적인 회로 성능을 개선시키기 위해서 반도체 다이(58)상의 액티브 소자로부터 PCB(52)상의 전도 트랙까지 짧은 전기 전도 경로를 제공한다. 다른 하나의 실시예에서, 반도체 다이(58)는 중간 개리어(106) 없이 플립칩 형태 제 1 레벨 패키징을 이용하여 PCB(52)에 기계적 및 전기적으로 직접 접속될 수 있다.
플립칩 형태 반도체 다이에서, 상호접속은 상호접속 범프를 직접 통상적인 캡쳐 패드 대신에 협소 상호접속 패드상에 연결함으로써 달성된다. 협소 패드의 폭은 협소 패드에 연결되는 상호접속 범프의 베이스 직경에 따라서 선택된다. 특히, 협소 패드 폭은 상호접속 범프의 베이스 직경 미만, 즉, 약 20-80% 범위가 된다. 본 발명의 플립칩 상호접속은 기판상 트레이스의 보다 효율적인 라우팅을 제공한다. 신호 라우팅이 기판의 층 수를 감소시키기 위해 기판의 싱글 금속층에 전체적으로 형성될 수 있다. 싱글 층에의 신호 트레이스의 형성은 기판이 겪어야 하는 비아, 라인 및 공간 디자인 룰의 일부에 대해 완화를 허용한다. 기판의 단순화는 플립칩 패키지의 전반적인 비용을 크게 감소시킨다. 범프-온-네로-패드(BONP) 아키텍처는 또한 기판 디자인으로부터 비아 및 스터브와 같은 특징들을 제거하고, 신호 전달을 위한 마이크로스트립 제어 임피던스 전기 환경이 가능하도록 돕고, 따라서 성능을 개선할 수 있다.
플립칩 상호접속은 다이상의 상호접속 패드에 부착되고 기판상의 대응하는 협소 상호접속 패드상에 맞물리는 범프를 갖는다. 플립칩 패키지는 액티브면의 상호접속 패드에 부착된 범프를 갖는 다이와, 다이 부착 표면에 협소 상호접속 패드를 갖는 기판을 포함하는데, 여기서 범프는 협소 패드상에 맞물린다. BONP 상호접속은 공정에서 재-용융 스태이지 동안에 용융 솔더를 한정하는 솔더 마스크의 사용없이 형성되어 보다 미세한 상호접속 형태를 허용하는 솔더 마스크에 대한 필요성을 방지한다.
도 6 및 도 8 각각은 BONP 플립칩 상호접속의 일부를 도시하는데, 도 7 및 도 9 각각에서 선(6-6', 8-8')를 따르는 기판 표면에 평행한 평면의 도시적인 부분 단면을 도시하고 있다. 일부 특징들은 투명한 것처럼 도시되었다. 상기 상호접속은 범프를 기판상의 각 협소 상호접속 패드에 맞물리게 함으로써 달성된다. 이 실시예에서, 용융 솔더 유동을 한정하는 기능은 조립 공정 과정에서 솔더 마스크 없이 수행되는데, 이하에 기술된다. 도 7은 도 6의 선(7-7')을 따르는 패키지 기판 표면의 평면에 수직 평면에서 본 도 6에서의 패키지의 부분 단면을 도시하고 있다. 도 9는 도 8의 선(9-9')을 따르는 패키지 기판 표면의 평면에 수직 평면에서 본 도 8에서의 패키지의 부분 단면을 도시하고 있다.
BONP 기판에 대한 이스케이프 라우팅 패턴이 도 6 및 도 8에 도시되었다. 도 6에서, 상호접속 볼에 대한 다이 부착 패드가 다이 주변 근처의 열(row)에 형성된 반도체 다이에 대해 라우팅 패턴들이 배열되어 있다. 범프(120)가, 파선(124)으로 표시된 다이 풋프린트 에지 근처의 열의 이스케이프 트레이스(122)상의 대응 협소 상호접속 패드상에 맞물린다. 도 8에서, 다이 부착 패드들이 다이 주변 근처의 평행한 열 어레이에 위치된 반도체 다이에 대해서 라우팅 패턴들이 배열되어 있다. 범프(126)가, 파선(130)으로 표시된 다이 풋프린트 에지 근처의 보완 어레이의 이스케이프 트레이스(128)상에서 대응 협소 상호접속 패드상에 맞물린다.
도 6 및 도 8에서, BONP 상호접속을 사용하여 달성가능한 라우팅 밀도는 기판 기술에 의해 제공될 수 있는 가장 미세한 트레이스 피치에 버금갈 수 있다. 하나의 실시예에서, 트레이스상의 상호접속 사이트 폭은 트레이스 폭의 1.2배 까지 될 수 있다. 전도성 트레이스는 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 바와 같은 피치를 갖고, 상호접속 사이트의 폭은 전도성 트레이스 폭과 동등한 라우팅 밀도를 제공한다. 라우팅 밀도는 도 1-3에 기술된 바와 같은 통상적인 BOC 배열에서 달성되는 것보다 매우 높다. 통상적인 캡쳐 패드들은 트레이스 또는 리드 폭보다 전형적으로 2-4 배 넓다.
도 6 및 8에 도시된 바와 같이, BONP 상호접속은 매우 높은 신호 트레이스 이스케이프 라우팅 밀도를 제공할 수 있다. 도 6에서, 범프(120)는 기판의 가장 미세한 피치에 버금갈 수 있는 미세한 피치로 위치된다. 상기 배열은 조립 공정에 대한 전도을 제시하는데, 범핑 및 결합 피치가 매우 미세해야 하기 때문이다. 도 8에서, 범프(126)가 보다 큰 범핑 및 결합 피치를 위한 보다 큰 공간을 제공하고 조립 공정에 대한 기술적 전도을 완화시키는 영역 어레이상에 배열된다. 어레이 실시예에서 조차도, 기판상의 라우팅 트레이스는 주변 로우 배열에서와 같은 동일한 효과적 피치를 갖고, 이것은 미세 이스케이프 라우팅 피치 특징의 희생없이도 미세 피치 범핑 및 결합에 대한 부담을 완화시킨다.
도 6 및 도 7은 기판 절연층(132)의 다이 부착 표면상에 금속층을 패턴닝화함으로써 형성된 트레이스 또는 리드(122)와 협소 상호접속 패드(131)를 도시하고 있다. 협소 패드(131)는 상호접속 사이트에서 트레이스(122)의 와이드닝(widening)으로서 형성될 수 있다. 상호접속 패드의 폭(Wp)은 상호접속 사이트에서 트레이스의 넓어진 부분을 횡단하는 명목상 또는 디자인 치수이다. 기판상의 협소 상호접속 패드 폭은 기판에 접속될 반도체 다이상의 범프 베이스 폭 또는 범프 베이스 직경에 따라서 설정된다. 범프 베이스 폭(Wb)은 범프(120) 및 다이 패드(133) 사이의 일반적으로 둥근 또는 원형의 접촉 인터페이스의 명목상 또는 디자인 직경이다. 범프-패드 인터페이스에 평행한 평면에서 본 범프의 직경은 도 7 및 도 9에 도시된 바와 같이, Wb 보다 클 수 있다. 상호접속 패드의 폭(Wp)은 범프 베이스 폭(Wb) 보다 작은데, 즉, Wp 는 Wb 의 20% 정도로 작을 수 있다. 다른 실시에서, Wp 는 Wb의 약 20% 에서 약 80% 범위 또는, Wp 는 Wb 보다 작고 Wb의 약 20% 보다 크거나, 또는 Wp 는 Wb 의 약 60% 미만이 된다.
반도체 다이(134)의 전기적 상호접속은 범프(120)를 리드(122)상의 협소 상호접속 패드(131)상에 조인시키는 것에 의해 이루어진다. 협소 상호접속 패드는 명목상 또는 트레이스 디자인 룰 폭의 약 120%의 명목 또는 디자인 폭을 갖고, 범프-온-협소-리드(BONL) 상호접속체는, 명목 또는 트레이스 디자인 룰 폭의 약 120% 보다 크고 범프 베이스 직경보다 작은 트레이스의 넓어진 부분에 연결된 범프를 포함한다. 명목상 또는 트레이스 디자인 룰 폭의 약 120% 미만인 리드 부분들에 결합된 범프로 이루어진 상호접속체가 범프-온-리드(BOL) 상호접속체로 참조된다.
도 8 및 도 9는 신호 이스케이프 트레이스 또는 리드(128)와, 기판 절연층(137)의 다이 부착 표면상의 금속층을 패턴닝화함으로써 형성된 협소 상호접속 패드(136)를 도시하고 있다. 신호 이스케이프 피치(128)는 파선(130)으로 표시된 바와 같이, 다이 에지 위치를 횡단하여 다이 풋프린트로부터 떨어져서 라우팅된다. 협소 패드(136)는 상호접속 사이트에서 트레이스(128)의 와이드닝으로서 형성될 수 있다. 상호접속 패드의 폭(Wp)은 상호접속 사이트에서 트레이스의 넓어진 부분을 횡단하는 명목상 또는 디자인 치수이다. 기판상의 협소 상호접속 패드 폭은 기판에 접속될 반도체 다이상의 범프 베이스 폭에 따라서 설정된다. 범프 베이스 폭(Wb)은 범프(120) 및 다이 패드(133) 사이의 일반적으로 둥근 또는 원형의 접촉 인터페이스의 명목상 또는 디자인 직경이다. 상호접속 패드의 폭(Wp)은 범프 베이스 폭(Wb) 보다 작고, Wb 의 20% 정도로 작을 수 있다. 다른 실시에서, Wp 는 Wb의 약 20% 에서 약 80% 범위 또는, Wp 는 Wb 보다 작고 Wb의 약 25% 보다 크거나, 또는 Wp 는 Wb 의 약 60% 미만이 된다.
반도체 다이(140)의 전기적 상호접속은 범프(126)를 리드(128)상의 협소 상호접속 패드(126)상에 조인시키는 것에 의해 이루어진다. 열의 상호접속 사이트로부터 다이 풋프린트의 내부를 향하여 다이 에지 위치를 횡단하여 이어지는 이스케이프 트레이스(142)의 일부는 상호접속 사이트의 보다 주변의 열(row)상의 범프(126) 사이를 통과한다. 도 6-9에 도시된 실시예들에서는, 어떤 캡쳐 패드 및 어떤 솔더 마스크도 요구되지 않는다.
도 10 및 도 11은 기판 표면에 평행한 평면의 도식적인 단부에서 본 BOL 플립칩 상호접속체에 대한 두 개의 예들을 도시하고 있다. 일부 특징들이 투명한 것처럼 도시되었다. 이 실시예에서, 솔더 마스크가 제공되는데, 그것은 약 80-90㎛ 범위의 명목상 마스크 개구 직경을 가질 수 있다. 솔더 마스크 재료는 그러한 패치에서 분해가능하고, 특히, 기판들은 90㎛ 개구를 갖고 플러스 또는 마이너스 25㎛의 정렬 오차를 갖는 솔더 마스크를 구비한 상태로 비교적 저렴하게 제조될 수 있다. 일부 실시예들에서, 표준 디자인 룰에 따라서 제조된 4-금속층 적층물과 같은 적층 기판이 사용된다. 트레이스는 약 90㎛ 피치일 수 있고, 협소 패드는 파선(146)으로 표시된 바와 같이, 다이 풋프린트 에지를 횡단하여 약 90㎛의 효과적인 이스케이프 피치를 제공하는 270㎛의 영역 어레이에 배열된다.
도 10에서, 전기적 상호접속은, 기판(149)의 다이 부착면상의 절연층상에 패턴화된 협소 리드 또는 트레이스(148)의 협소 상호접속 패드(147)로 범프를 직접 맞물리게 함으로써 달성된다. 솔더 마스크(150)는 마스크 개구(151)의 경계내에 솔더의 유동을 제한하고, 솔더-습윤성 리드를 따라서 상호접속 사이트로부터 떨어진 솔더의 유동을 방지하는 작용을 한다. 솔더 마스크는 용융 솔더의 유동을 리드 사이에 국한시키고, 이것은 조립 공정 동안에 수행될 수 있다.
도 11에서, 협소 패드(154) 또는 트레이스(152)가 기판(153) 다이 부착면의 절연층상에 패턴화된다. 솔더 페이스트가 리드(152)의 상호접속 사이트(154)에 제공되어 상호접속을 위한 가용성 매질을 제공한다. 솔더 마스크(156)의 개구(155)는 페이스트를 한정하는 작용을 한다. 상기 페이스트는 필요한 경우에, 분배, 재유동 및 코인되어 범프와 만나는 균일한 표면을 제공한다. 솔더 페이스트는 도 10을 참조하여 전술한 바와 같은 기판을 사용하여 조립 공정 과정에서 인가될 수 있다. 또한, 기판이 조립 전에 적절히 패턴화된 페이스트를 구비할 수 있다. 전해 도금 및 무전해 도금 기술을 포함하는 솔더를 상호접속 사이트에 선택적으로 인가하기 위한 다른 접근법이 사용될 수 있다. 솔더-온-협소-패드 구성은 상호접속을 위한 추가적인 솔더 볼륨을 제공하고 따라서 보다 높은 제품 수율을 제공하고 또한 보다 높은 다이 스탠드 오프를 제공한다. 모세관 언더필이 사용될 수 있다.
따라서, 일부 실시예에서, 솔더-온-협소-패드 구성이, 세라믹 기판과의 상호접속을 위해 사용된 고-리드 솔더와 같은 고 융점 범프를 갖는 다이의 유기물 기판에의 상호접속을 위해 사용된다. 솔더 페이스트가 리플로우 동안에 유기물 기판이 손상되지 않을 정도의 낮은 용융 온도를 갖도록 선택될 수 있다. 그러한 실시예에서 상호접속을 형성하기 위해서, 고-융점 상호접속 범프가 솔더-온-협소 패드(solder-on-narrow-pad) 사이트와 접촉하고, 재용융물은 솔더-온-협소-패드를 녹여서 범프까지 유동시킨다. 솔더-온-협소-패드 공정과 함께 비-붕괴성 범프가 사용되는 경우에, 어떤 예비인가된 부착재도 요구되지 않는고, 솔더의 변위 또는 유동이 단지 적은 양의 솔더가 각 상호접속에 존재하는 사실에 의해 제한된다. 비-붕괴성 범프는 조립체의 붕괴를 방지한다. 다른 실시예에서, 솔더-온-협소-패드 구성이 공정 솔더 범프를 갖는 반도체 다이 상호접속을 위해 사용된다.
플립칩 상호접속이, 다이 부착 표면에 형성된 협소 상호접속 패드를 갖는 기판과 액티브 표면상의 상호접속 패드에 부착된 범프를 갖는 반도체 다이를 제공하고, 기판 및 다이를 지지하고, 협소 상호접속 패드를 커버하는 기판상에 또는 다이의 액티브 사이드상에 다량의 경화성 부착재를 분배하고, 다이의 액티브 사이드가 기판의 다이 부착 표면을 향하게 다이를 위치시키고, 다이 및 기판을 정렬하고 범프가 기판상의 대응하는 협소 상호접속 패드에 접촉하도록 기판 및 다이를 서로 이동시키며, 범프를 맞물리는 협소 패드상으로 가압하고 범프 및 맞물리는 협소 패드사이드로부터 부착재를 변위시키기에 충분한 힘을 인가하는 것에 의해 형성될 수 있다. 부착재는 부분적으로 경화된다. 솔더가 용융되어 재-응고되어 범프 및 협소 패드 사이에 금속학적 상호접속을 형성한다.
BONP 상호접속을 이루기 위한 하나의 실시예가 도 12a-12c에 도식적으로 도시되었다. 도 12a에서, 기판(112)은 다이 부착면(159)상에 적어도 하나의 절연층 및 금속층을 갖는다. 금속층은 패턴화되어 다이 부착면상에 회로, 특히 트레이스 또는 리드상에 협소 상호접속 패드(160)를 제공한다. 기판(158)은 다이 부착 표면(159)에 대향인 기판 표면이 지지부에 접하는 상태로 캐리어 또는 스태이지(162)상에 지지된다. 다량의 봉지화(encapsulating) 수지(163)가 기판(158)의 다이 부착 표면(159) 위에 분배되어, 리드상의 협소 상호접속 패드(160)를 커버한다. 반도체(164)는 액티브 사이드(167)상의 다이 패드에 부착된 범프(166)를 갖는다. 범프(166)는 협소 패드의 맞물림면과 접촉하는 가용성 재료를 포함한다. 척(169)을 포함하는 픽-앤드-플래이스 툴(168)이 척과 다이 백사이드(170)와의 접촉에 의해 반도체 다이(164)를 픽업한다. 픽-앤드-플래이스 툴(pick-and-place tool, 168)을 이용하여 반도체 다이(164)는 다이의 액티브 사이드(167)가 기판(158)의 다이 부착 표면을 향하는 상태로 기판(158)과 접하게 위치된다. 반도체 다이(164) 및 기판(158)은 화살표(M)로 표시된 바와 같이, 나란해지고 서로 각각을 향해 이동하여 범프(166)가 기판의 트레이스 또는 리드상의 대응하는 협소 상호접속 패드(160)와 접촉한다. 힘(F)이 인가되어, 도 12b에 도시된 바와 같이, 리드상의 협소 패드(160)의 맞물림면(171)상으로 범프(166)를 가압한다. 상기 힘(F)은 범프(166) 및 협소 상호접속 패드(160)의 맞물림면(171) 사이로부터 어드헤시브(adhesive, 163)를 변위시키는데 충분하여야 한다. 범프(166)는 힘(F)에 의해 변형될 수 있어서, 범프의 접촉면 및/또는 협소 패드(160)의 맞물림면상의 산화막을 파손시킨다. 범프(166)의 변형은 범프의 가용성 재료가 협소 패드(160)의 정상부 및 위로 가압되도록 한다. 어드헤시브(163)는 선택된 온도까지의 가열에 의해 부분적으로 경화된다. 이 스테이지에서, 어드헤시브(163)는 단지 부분적 경화만을 필요로 하는데, 즉, 어드헤시브와 전도성 트레이스 사이의 인터페이스를 따르는 용융 솔더 유동을 방지하는데 충분할 정도로 경화된다. 범프(166)의 가용성 재료는 용융되고 재-응고되어 범프(166) 및 협소 패드(160) 사이의 금속학적 상호접속을 형성한다. 어드헤시브(163)는 완전하게 경화되어 다이 장착을 완성하고, 도 12c에서 일반적으로 172로 표시된 바와 같이, 전기적 상호접속을 맞물림면(171)에 고정시킨다. 전기적 상호접속이 따라서 도 8에 도시된 구성에서, 범프(166) 및 리드상의 대응하는 협소 상호접속 패드(160)사이에 형성된다. 다른 리드(173)가 대응하는 협소 상호접속 패드의 다른 위치에서 상호접속되는데, 이것은 다른 단면도들에서 볼 수 있다. 어드헤시브(163)의 경화는 솔더의 용융 전에, 또는 동시에, 또는 그 후에 완성될 수 있다. 전형적으로, 어드헤시브(163)는 열적 경화성 어드헤시브이고, 공정의 어떤 페이스에서 경화정도는 온도 조절에 의해 제어된다. 부품들이 픽-앤-플래이스 공구(168)상의 척(169) 온도를 올리거나 또는 기판 지지체의 온도를 올림으로써 가열되고 경화될 수 있다.
공정의 다른 상세한 사항이 도 13a-13d에 도시되었다. 도 13a에서, 기판(176)이 어드헤시브(179)로 커버된 전도성 트레이스상의 상호접속 사이트에 전도성 트레이스 및 협소 상호접속 패드를 구비한 다이 부착면상에 제공된다. 반도체 다이(180)는 기판(176)과의 관계에서, 다이의 액티브 사이드가 기판의 다이 부착 사이드에 접하도록 위치되고, 화살표(A)에 의해 다이상의 범프(182)가 협소 패드(178)상의 대응 맞물림면과 나란해진다. 반도체 다이(180) 및 기판(176)은 서로 각각을 향해 이동되어 범프(182)가 협소 패드(178)상의 각 맞물림면과 접촉하게 된다. 도 13b에서, 힘이 인가되어 범프(182) 및 협소 패드(178)를 서로 각각에 대해 이동시키어 어드헤시브(179)를 변위시키고, 범프를 맞물림면(183)상으로 그리고 협소 패드 에지 위로 변형시킨다. 협소 패드(178)상의 범프(182)의 변형은 범프의 접촉면과 트레이스의 맞물림면상의 산화막을 파손시키고, 양호한 전기적 상호접속을 이루게 한다. 협소 패드 에지 위의 범프의 변형은 양호한 임시의 기계적 접속을 만드는 것을 도와 준다. 트레이스(183)의 협소 상호접속 패드는 도 13b의 평면으로부터 벗어나 있다. 도 13c에 도시된 바와 같이, 열이 인가되어 어드헤시브(179)를 부분적으로 경화시킨다. 부가적인 열이 인가되어, 도 13d에 도시된 바와 같이, 범프의 가용성 재료를 용융시키고 어드헤시브(179)의 경화를 완성하기에 충분할 정도로 범프(182)의 온도를 상승시킨다. 금속학적인 상호접속이 따라서 범프(182) 및 맞물림면(183)의 협소 상호접속 패드(178) 사이에 형성된다. 경화된 어드헤시브는 다이 장착을 안정화시킨다.
다른 실시예에서, 어드헤시브가 기판 대신에 다이 표면 또는 적어도 다이상의 범프에 예비-인가될 수 있다. 어드헤시브는 용기에 풀(pool) 처럼 저장될 수 있고, 다이의 액티브 사이드가 풀에 담겨지고 나오면서 어드헤시브의 상당량이 범프상에 운반된다. 픽-앤-플래이스 툴을 이용하여 다이는 다이의 액티브 사이드가 기판의 다이 부착 표면을 향한 상태로 지지된 기판과 접하게 위치된다. 다이 및 기판은 나란하게 되고 서로 각각에 대해 이동하여 범프는 기판상의 대응 트레이스 또는 리드와 접촉하게 된다. 그러한 방법은 이곳에 참조된 미합중국 특허 제 6,780,682호에 기재되어 있다. 가압, 경화 및 용융 공정들이 전술한 바와 같이 수행된다.
또한, 다이 부착면에 형성된 협소 상호접속 패드를 갖는 기판을 제공하고, 협소 패드 위에 개구를 갖는 솔더 마스크와 액티브면의 상호접속 패드에 부착된 범프를 갖는 다이를 제공하고, 기판 및 다이를 지지시키고, 다이 액티브 사이드가 기판의 다이 부착면을 향하는 상태로 다이를 위치시키고, 다이 및 기판을 정렬시키고 서로 각각을 향해 이동시키어 범프가 기판상의 대응 협소 패드와 접촉시키고, 그리고 용융 및 재-응고 시키어 범프 및 협소 패드 사이에 상호접속을 형성시키는 것에 의해 플립칩 상호접속체가 형성된다.
다른 하나의 실시예에서, 다이 부착면에 형성된 협소 상호접속 패드를 갖는 기판을 제공하고, 협소 패드 위에 개구를 갖는 솔더 마스크를 제공하고, 협소 패드상에 솔더 페이스트를 전착시키고, 범프를 갖는 반도체 다이를 액티브 면의 상호접속 패드에 부착시키고, 기판 및 다이를 지지시키고, 다이의 액티브 사이브가 기판의 다이 부착면을 향하는 상태로 다이를 위치시키고, 다이 및 기판을 정렬하고 서로 각각을 향해 이동시키어 범프가 기판상의 대응 협소 패드상의 솔더 페이스트와 접촉하게 하고, 그리고 솔더 페이스트를 용융 및 재-응고시키어 범프 및 협소 패드 사이에 금속학적 상호접속을 형성하는 것에 의해 플립칩 상호접속체가 형성된다.
전술한 공정에 대한 힘 또는 온도 스케줄이 도 14에 도식적으로 도시되어 있다. 시간은 수평축상에서 좌에서 우로 진행한다. 힘 프로화일(200)이 두꺼운 실선으로 도시되었고, 온도 프로화일(210)이 점선으로 도시되었다. 온도 프로화일은 약 80-90℃ 범위의 온도에서 시작한다. 힘 프로화일은 기본적으로 0 힘에서 시작한다. 초기 시간(ti)에서 시작하는 경우에, 힘은 포션(202) 동안에 Fi로부터 변위/변형 힘(Fd)까지 급격하게 증가하고, 아래에 기술되는 바와 같이, 포션(204) 동안의 시간 동안에 그 힘에 유지된다. 힘(Fd)은 범프와 협소 상호접속 패드의 맞물림면 사이로부터 떨어진 어드헤시브를 변형시키기에 충분하다. 힘(Fd)은 범프의 가용성부를 맞물림면상에 변형시키고, 산화막을 판손하여 양호한 금속-금속의 금속학적 접촉을 형성하기에 충분하다. 일부 실시예에서, 범프는 협소 패드 위로 유동하여 범프 및 협소 패드의 기계적 인터로킹을 만드는데, 이것은 크리프 변형으로 참조된다. 요구되는 힘의 전체 양은 범프 재료 및 치수와 범프 숫자에 의존하고 과도한 실험없이 결정될 수 있다.
힘이 상승함에 따라서, 온도도 또한 포션(212) 동안에 초기 온도(Ti)로 부터 겔 온도(Tg)까지 또한 급격하게 증가한다. 겔 온도(Tg)는 어드헤시브를 겔로 부분적으로 경화하여 겔 상태로 하는데 충분한 온도이다. 힘 및 온도 램프가 설치되어, 어드헤시브의 부분 경화가 시작되기 전에 고온의 힘이 어드헤시브의 변형과 범프의 변위를 허용하도록 적어도 충분히 길고, Fd가 도달되고 Tg 에 도달되기 전의 순간 후에 짧은 래그 타임(tdef)이 존재하게 된다. 조립체는 포션(204,214))동안 어드헤시브의 부분 경화에 영향을 주기에 충분한 시간(tgel) 동안 변위/변형 압력(Fd)과 겔 온도(Tg)에 유지된다. 어드헤시브는, 그것이 솔더 재용융 페이스 동안 양호한 범프 프로화일을 유지하도록 충분히 견고, 즉, 범프의 용융 가용성 재료의 원하지 않는 변위 또는 협소 패드 및 리드를 따르는 용융 가용성 재료의 유동을 방지하도록 충분히 견고해야 한다.
한번 어드헤시브가 충분한 정도로 부분적으로 경화되면, 압력이 포션(206) 동안에 아무런 힘도 없는 또는 단지 부품 중량만 있는 상태까지 급격하게 감소할 수 있다. 온도가 이어서 포션(216) 동안 범프의 가용성부를 재용융시킬 수 있는 충분한 온도(Tm)까지 급격하게 또 상승한다. 조립체는 포션(218) 동안에 협소 패드상에서 완전하게 솔더 재용융물을 형성하기에 적어도 충분한, 그리고 양호하게는, 꼭 완전하게는 아니지만 에데시브를 경화시키는데 충분한 시간(tmelt/cure)동안 재용융 온도(Tm)에 유지된다. 온도는 포션(220) 동안 초기 온도(Ti)까지, 궁극적으로는 주위 온도까지 급격하게 감소한다. 도 14에 강조된 공정은 5-10 초의 시간 동안 그것의 코스를 진행할 수 있다.
도 14의 어드헤시브는 비-유동 언더필 재료일 수 있다. 플립칩 상호접속에의 일부 어프로치에서, 금속학적 상호접속이 먼저 형성되고, 이어서 언더필 재료가 다이 및 기판 사이 공간내로 유동한다. 비-유동 언더필 재료는 반도체 다이 및 기판이 함께 모아지기 전에 인가되고, 비-유동 언더필 재료는 범프의 협소 패드상으로의 어프로치와 다이 및 기판의 대향면에 의해 변위된다. 비-유동 언더필 재료의 어드헤시브는 패스트-겔링 어드헤시브, 즉, 1-2초의 시간 동안에 겔 온도에서 충분히 겔화되는 재료이다. 비-유동 언더필 어드헤시브의 전형적인 재료는 비-전도 페이스트를 포함한다.
복합 범프와 같은 선택적인 범프 구조체가 BONP 상호접속체에 사용될 수 있다. 복합 범프는, 리플로우 조건하에서 붕굉성인 하나와 리플로우 조건하에서 비-붕괴성인 다른 하나를 포함하는, 상이한 범프 재료로 이루어진 두 부분을 갖는다. 비-붕괴성부는 다이상의 상호접속 사이트에 부착된다. 비-붕괴성부의 전형적인 재료는 고 리드 함량 또는 Au를 갖는 다양한 솔더들을 포함한다. 붕괴성부는 비-붕괴성부에 조인되고, 붕괴성부는 협소 상호접속 패드를 구비한 상태로 접속을 이룬다. 복합 범프의 붕괴성부의 전형적인 재료는 공정 솔더를 포함한다.
도 15는 복합 범프를 사용하는 BONP 상호접속체를 도시하고 있다. 반도체 다이(222)는 비-붕괴성부(226) 및 붕괴성부(228)를 포함하는 복합범프(224)를 구비한 다이 액티브 사이드상의 다이 패드를 구비한다. 붕괴성부(228)는 공정 솔더 또는 비교적 낮은 융점의 솔더가 될 수 있다. 붕괴성부(228)는 기판(232)상에 형성된 협소 패드(230)의 맞물림면과 접촉하고, 협소 패드 위의 범프의 가용성부의 변형이 요구되는 경우에, 범프의 붕괴성부가 사용된 힘 조건하에서 변형될 수 있다. 비-붕괴성부(226)는 반도체 다이(202)가 공정 동안 압력하에서 기판에 대해서 이동하는 경우에 변형되지 않으며, 공정의 리플로우 페이스 동안에 용융되지 않는다. ㄸ따라서 비-붕괴성부(226)는 다이(222)의 액티브면 및 기판(232)의 다이 부착면 사이의 스탠드오프 거리를 제공하도록 크기가 결정될 수 있다.
도 15의 상호접속체는, 또한 고-Pb 또는 Au의 비-복합 또는 비-붕괴성 범프를 공정 솔더 또는 비교적 저융점 솔더 또는 페이스트 솔더와 같은 가용성 재료를 구비한 맞물림면상에 구비된 협소 상호접속 패드와 접촉시킴으써 형성될 수 있다. 또한, 협소 상호접속 패드는 가용성 재료를 구비하여 맞물림면상에 제공될 수 있고, 범프는 복합 범프일 수 있고, 또한 붕괴성 또는 가용성부를 구비할 수 있다. 협소 상호접속 패드가 가용성 재료를 구비하여 맞물림면상에 구비되는 경우에, 공정에서 솔더 마스크가 사용될 수 있고, 모세관 언더필이 이어서 사용될 수 있다.
도 6-11에 도시된 실시예들에서의 범프는, 도 15에 도시된 바와 같이, 복합 범프, 또는, 전술한 바와 같이, 솔더-온-협소-패드 방법의 고-Pb 또는 Au의 비-붕괴성 범프를 사용할 수 있다.
트레이스 형성 기술이 진보함에 따라서, 25㎛ 미만의 명목 또는 디자인 룰 폭을 갖는 트레이스를 신뢰성있게 형성하는 것이 가능하다. 감소된 트레이스 폭이 증가된 라우팅 밀도를 위해 제공될 수 있다. 신뢰성 있는 기계적 접속 및 양호한 전기적 접속이, 크기로 범프 베이스 직경과 관련한 정도로, 그리고 범프 베이스 직경 미만으로 리드를 넓히는 것에 의해 협소 상호접속 패드를 형성함으로써 이루어질 수 있다.
협소 상호접속 패드는 다양한 모양으로 형성될 수 있다. 그러한 모양의 일부는 보다 용이하게 제조가능하고, 그리고 일부는 다른 공정 특성들을 가질 수 있다. 협소 패드는 일반적으로 사각형, 즉, 도 16a에서 트레이스(242) 단부상에 협소 패드(240)로 도시된 정사각형, 또는 도 16b에서 트레이스(242) 단부상에 협소 패드(244)로 도시된 신장된 직사각형이거나, 또는 일반적으로 둥근, 즉, 도 16c에서 트레이스(250) 단부상에 협소 패드(248)로 도시된 원형, 또는 도 16d에서 트레이스(242)의 단부상에 협소 패드(252)로 도시된 타원형일 수 있다. 트레이스(258) 단부상에 정사각형 또는 직사각형부(257)에 의해 길이방향으로 분리된 반원형 단부(256)를 구비하는 도 16e에 도시된 것과 같은 다른 모양들이 사용될 수 있다. 협소 패드는, 도 17a에서 트레이스(262) 단부상에 일반적으로 직사각형 패드(260)로 도시된 바와 같은, 그리고 도 17b에서 트레이스(266) 단부상에 협소 패드(264)로 도시된 바와 같이, 리드 또는 트레이스가 넓어지는 대칭 또는 비대칭으로서 형성될 수 있다. 또한, 협소 패드는 리드 또는 트레이스에, 또는 그 근처에, 또는 단부에 위치될 필요는 없고, 일반적으로 직사각형 패드(268)가 트레이스(270)를 따라서 형성되는 도 17c에 도시된 것과 같이, 상호접속이 특정되는 어떤 포인트에 형성될 수 있다. 패드를 너비 보다 길게 형성하는 것은 평면 및 측부의 노출된 부분의 성질에 의해 협소 패드의 습윤성 맞물림면을 증가시키고, 상호접속체의 기계적 강도를 개선시킨다. 패드가 너비 보다 긴 경우에, 솔더 마스크 개구 또는 범프의 오정렬 오차가 증가하고, 특히 패드가 트레이스 단부에 있는 경우에, 신장된 패드는 솔더 마스크 개구 또는 범프가 패드 단부에서 멀어져 위치되는 가능성을 감소시킬 수 있다.
도 81a-18b는 정사각형 또는 신장된 사각형의 일반적으로 직사각형 솔더 마스크 개구를 구비한 실시예를 도시하고 있다. 주어진 폭의 정사각형 또는 직사각형은 단축을 따라서 동일한 폭 또는 직경을 갖는 원형 또는 타원형 보다 큰 면적을 갖는다. 도 18a에서, 정사각형 마스크 개구(272)는 보다 큰 양의 솔더 페이스트 또는 다른 가용성 재료를 유지할 수 있는 능력을 갖고, 솔더 페이스트와 같은 가용성 재료가 범프와의 맞물림 전에, 트레이스(274) 상에 형성된 바와 같은 협소 패드(273)상의 맞물림면에 인가되는 경우의 특징을 제공할 수 있다. 도 18b는 솔더 페이스트 또는 다른 가용성 재료의 보다 큰 양을 유지하는 비슷한 능력을 구비한 트레이스(278)상에 형성된 협소 패드(276) 위의 직사각형 마스크 개구(275)를 도시하고 있다. 또한, 가용성 재료를 원형 또는 타원형 마스크 개구내로 프린팅 하는 것 보다 정사각형 또는 직사각형 마스크 개구내로 프린팅하는 것이 용이한데, 프린팅 공정에서 오정렬에 대한 보다 큰 오차가 존재하기 때문이다. 마스크 개구에 대한 폭 한계가 주어진 경우에, 정사각형 또는 직사각형 마스크 개구는 상호접속 공정 동안에 패드(273 또는 276)상에 큰 범프의 장착을 위한 보다 큰 개방 면적을 제공한다.
솔더 마스크(282)의 원형 마스크 개구(280)와 관련된 다양한 협소 패드 구성들이 도 19에 도시되었다. 각 예에서의 마스크 개구는 약 90㎛의 폭 또는 직경(Wm)을 갖는다. BOL 구성(284)이 약 30㎛의 명목 디자인 폭(WL)을 갖는 리드 또는 트레이스(286)를 구비하는 것으로 도시되었다. 약 30㎛의 명목 디자인 폭(WL')을 갖는 리드 또는 트레이스(290)를 구비한 직사각형 모양을 갖는 협소 패드가 288로 도시되었다. 약 45㎛의 폭(WP)을 갖는 협소 패드(288)가 도시되었다. 약 50㎛의 명목 디자인 폭(WL")을 갖는 보다 넓은 리드 또는 트레이스(294)에 형성된 타원형 모양을 갖는 협소 패드가 292로 도시되었다. 협소 패드(292)의 타원형부는 약 55㎛의 폭(WP')을 갖는다. 타원 모양으로 팽창된 직사각형 모양을 갖는 협소 패드가 296으로 도시되었다. 협소 패드(296)가 형성된 협소 리드 또는 트레이스(298)는 약 30㎛의 명목 디자인 폭(WL''')을 갖는다. 협소 패드(296)의 직사각형부는 약 45㎛의 폭(WP")을 갖고, 타원의 팽창부는 약 50㎛의 폭(WPE)을 갖는다.
다양한 솔더 마스크 개구 구성이 리드 또는 트레이스 또는 협소 패드(304)와 관련하여 도 20에 도시되었다. 이들 예들에서, 상호접속 사이트의 리드 또는 협소 패드는 약 40㎛의 폭(WL)을 갖는다. 첫 번째 예에서, 약 90㎛의 폭 또는 직경(Wm)을 갖는 원형 솔더 마스크 개구(302)가 상호접속 사이트부(304)를 노출시킨다. 두 번째 예에서, 약 80㎛의 리드 또는 협소 패드를 횡단하는 폭(Wm')과 약 120㎛의 길이(Lm')를 갖는 직사각형 솔더 마스크 개구(306)가 상호접속 사이트부(308)를 노출시킨다. 세 번째 예에서, 약 80㎛의 리드 또는 협소 패드를 횡단하는 폭(Wm")과 약 120㎛의 길이(Lm")를 갖는 타원형 솔더 마스크 개구(310)가 상호접속 사이트(312)를 노출시킨다. 직사각형 개구(306) 및 타원형 개구(310) 양자는, 비록 원형 개구가 보다 큰 직경을 갖지만, 원형 솔더 마스크 개구(302)가 노출시키는 것보다 리드 또는 패드(312)의 보다 큰 길이 또는 면적을 노출시키는데, 이것은 상호접속 공정 동안에 솔더 리플로우를 위한 보다 큰 면적을 제공하고 보다 강건한 상호접속을 초래할 수 있다. 직사각형 개구(306)에 의해 노출된 면적은 동일한 폭 및 길이를 갖는 타원형 개구(310)에 의해 제공되는 것보다 약간 크다. 더욱이, 타원형 개구의 약간의 오정렬이 존재하면 면적이 감소될 수 있지만, 직사각형 개구의 약간의 오정렬에 의해서는 감소되지 않는다. 그러나, 실제적인 문제로서, 디자인 직사각형 개구는 솔더 마스크 절연물질의 개구 패터닝에 대한 공정에서 분해 한계 때문에 보다 더 둥근 또는 덜 둥근 코너를 가질 수 있다.
다이상의 범프 베이스의 직경은 약 90㎛일 수 있으며, 협소 상호접속 패드가 기판상에 약 25㎛ 범위의 폭으로 형성되며, 트레이스 폭이 약 25㎛ 미만인 경우에는, 약 50㎛ 폭으로 형성된다. 전형적으로 트레이스 폭의 2-4 배 크기의 매우 큰 직경을 갖는 통상적인 캡쳐 패드를 갖는 기판을 구비한 것과 비교하여, 협소 상호접속 패드는 라우팅 밀도에서 주목할 만한 개선을 제공한다.
도 6-20에 도시된 BOL, BONL 및 BONP 상호접속 구조체는 솔더 마스크를 구비한 상태 또는 없는 상태에서 여러 방법 중의 몇 가지 방법에 의해 제조될 수 있다. 일반적으로, 상호접속 범프가 다이 액티브 사이드상의 상호접속 패드상에 고정된다. 기판의 상부 다이 부착면은, 특별한 다이상의 범프 배열과 상호접속에 적절한 것으로서 상호접속 사이트에 트레이스 또는 협소 패드를 제공하도록 패턴화된 상부 금속층을 갖는다. 봉지화 수지 부착재가 상호접속 공정의 용융 페이스 동안 솔더 유동을 국한시키기 위해 사용된다. BOL, BONL 및 BONP 상호접속체는 매우 높은 신호 트레이스 이스케이프 라우팅 밀도를 제공할 수 있다. 전도성 트레이스는 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상호접속 사이트 폭은 전도성 트레이스 피치와 동등한 라우팅 밀도를 제공한다.
도 21-26은, 도 6-20에 도시된 바와 같이, BOL, BONL, 또는 BONP에 사용될 수 있는 다양한 상호접속 구조체를 구비한 다른 실시예들을 도시하고 있다. 도 21a는 실리콘, 게르마늄, 비화 갈늄, 인화 인듐 또는 탄화 실리콘과 같은 구조적 지지를 위한 베이스 기판 재료(322)를 구비한 반도체 웨이퍼(320)를 도시하고 있다. 전술한 바와 같은 쏘우 스트리트(326)에 의해 분리된 다수 반도체 다이 또는 부품들(324)이 웨이퍼(320)상에 형성된다.
도 21b는 반도체 웨이퍼(320) 일부의 단면을 도시하고 있다. 각 반도체 다이(324)는 후방 표면(328)과, 다이의 전기적 디자인 또는 기능에 따라서 전기적으로 상호 접속되고 다이내에 형성된 액티브 소자, 패시브 소자, 전도층 및 절연층으로 구현된 아날로그 및 디지털 회로들을 포함하는 액티브 표면(330)을 갖는다. 상기 회로는, 디지털 신호 처리기(DSP), ASIC, 메모리 또는 다른 신호 처리 회로와 같은 아날로그 또는 디지털 신호들을 구현하기 위해서 액티브 표면(330)내에 형성된 하나 이상의 트랜지스터, 다이오드 및 다른 회로 부재들을 포함할 수 있다. 반도체 다이(324)는 또한, RF 신호 처리용으로 인덕터, 캐패시터 및 레지스터와 같은 집적된 패시브 소자(IPD)를 포함할 수 있다. 하나의 실시예에서, 반도체 다이(324)는 플립칩 형태 반도체 다이이다.
전기 전도 층(332)이 PVD, CVD, 전해 도금, 무전해 도금 공정 또는 다른 적절한 금속 전착 공정을 이용하여 액티브 표면(330) 위에 형성된다. 전도층(332)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 전도 재료의 하나 이상의 층일 수 있다. 전도 층(332)은 액티브 표면(330)상의 회로에 전기적으로 접속된 접촉 패드로서 작용한다.
도 21c는 접촉 패드(332) 위에 형성된 상호 접속 구조체를 구비한 반도체 웨이퍼(320)의 일부를 도시하고 있다. 전기적 전도 범프 재료(334)가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 접촉 패드(332) 위에 전착된다. 상기 범프 재료(334)는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료(334)는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료(334)는 일반적으로 유순하고 약 200g의 수직 부하와 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(334)는 적절한 부착 또는 결합 공정을 이용하여 접촉 패드(332)에 결합 된다. 범프 재료(334)는 접촉 패드(332)에 압착 결합될 수 있다. 범프 재료(334)는 또한 도 21d에 도시된 바와 같이, 구형 볼 또는 범프(336)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하여 리플로우시킬 수 있다. 일부 응용에서, 범프(336)는 두 번 리플로우되어 접촉 패드(332)에의 전기적 접촉을 개선시킨다. 범프(336)는 접촉 패드(332) 위에 형성될 수 있는 상호 접속 구조체의 한 형태를 나타낸다. 상기 상호 접속 구조체는 스터드 범프, 마이크로 범프 또는 다른 전기적 접속체를 사용할 수 있다.
도 21e는 비-가용성 또는 비-붕괴성부(340) 및 가용성 또는 붕괴성부(342)를 포함하는 복합 범프(338)로서 접촉 패드(332) 위에 형성된 상호 접속 구조체의 다른 하나의 실시예를 도시하고 있다. 가용성 또는 붕괴성 및 비-가용성 또는 비-붕괴성 속성은 리플로우 조건에 대한 범프(338)에 대해 정의 된다. 비-가용성부(340)는 Au, Cu, Ni, 고-리드 솔더(high-lead solder) 또는 리드-주석 합금일 수 있다. 가용성부(342)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-인듐(In) 합금, 공정 솔더(eutectice solder), Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 하나의 실시예에서, 100㎛의 접촉 패드(332) 폭 또는 직경이 주어지는 경우에, 비-가용성부(340)는 높이 약 45㎛, 그리고 가용성부(342)는 높이 약 35㎛가 된다.
도 21f는 전도성 필라(346) 위의 범프(344)로서 접촉 패드(332) 위에 형성된 상호 접속 구조체에 대한 다른 하나의 실시예를 도시하고 있다. 범프(344)는 가용성 또는 붕괴성이고 전도성 필라(346)는 비-가용성 또는 비-붕괴성이다. 가용성 또는 붕괴성 및 비-가용성 또는 비-붕괴성 속성은 리플로우 조건에 대하여 정의 된다. 범프(344)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-In 합금, 공정 솔더, Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 전도성 필라(346)는 Au, Cu, Ni, 고-리드 솔더 또는 리드-주석 합금일 수 있다. 하나의 실시예에서, 전도성 필라(346)는 Cu 필라이고 범프(344)는 솔더 캡이다. 접촉 패드(332)의 폭 또는 직경이 100㎛로 주어진 경우에, 전도성 필라(346) 높이는 약 45㎛이고 범프(344) 높이는 약 35㎛이다.
도 21g는 돌기(350)를 구비한 범프 재료(348)로서 접촉 패드(332)위에 형성된 상호 접속 구조체의 다른 실시예를 도시하고 있다. 범프 재료(348)는 범프 재료(334)와 비슷하게, 낮은 인장 강도와 파손에 대한 높은 신장율을 구비하고, 연성이고 리플로우 조건하에서 변형가능하다. 돌기(350)는 도금 마무리 표면으로 형성되고 도시의 목적으로 도면에서 확대되어 있다. 돌기(350)의 크기는 또한 일반적으로 약 1-25㎛이다. 돌기는 또한 범프(336), 복합 범프(338) 및 범프(344)상에 형성될 수 있다.
도 21h에서, 반도체 웨이퍼(320)는 쏘우 블래이드 또는 레이저 컷팅 공구(352)를 이용하여 쏘우 스트리트(326)를 따라서 개별적인 반도체 다이(324)로 싱귤래이트된다.
도 22a는 전도성 트레이스(356)를 구비한 기판 또는 PCB(354)를 도시하고 있다. 기판(354)은 싱글 사이드 FR5 라미네이트 또는 2-사이드 BT-수지 라미네이트일 수 있다. 반도체 다이(324)는 범프 재료(334)가 전도성 트레이스(356)의 상호 접속 사이트와 나란하게 정렬되도록 위치되는데, 도 30a-30g를 참조하라. 또한, 범프 재료(334)는 기판(354)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란하게 배열될 수 있다. 범프 재료(334)는 전도성 트레이스(356) 보다 넓다. 하나의 실시예에서, 범프 재료(334)는 100㎛ 미만의 폭을 갖고 전도성 트레이스 또는 패드(356)는 150㎛의 범프 피치에 대해서 35㎛의 폭을 갖는다. 전도성 트레이스는 도 6-20에 도시된 BOL, BONL, 또는 BONP의 부분이 될 수 있다.
압력 또는 힘(F)이 반도체 다이(324)의 후방 표면(328)에 인가되어 범프 재료(334)를 전도성 트레이스(356)로 압착한다. 힘(F)은 고온 상태에서 인가될 수 있다. 범프 재료(334)의 유순한 성질로 인해서 범프 재료는 범프-온-리드(BOL)로 참조되는 바와 같이, 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히 압력의 인가는 범프 재료(334)가 약 200g의 수직 하중에 해당하는 힘(F) 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪게 하고, 도 22b에 도시된 바와 같이, 전도성 트레이스의 정상면 또는 측면을 커버하게 한다. 범프 재료(334)는 또한 범프 재료를 전도성 트레이스와 물리적으로 접촉시키고 범프 재료를 리플로우 온도하에서 리플로우시키는 것에 의해 전도성 트레이스(356)와 금속학적으로 연결될 수 있다.
전도성 트레이스(356)를 범프 재료(334)보다 협소하게 만드는 것에 의해 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 협소해진 전도성 트레이스(356)는 전도성 트레이스 주변의 범프 재료(334)를 변형시키는데 필요한 힘(F)를 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료 보다 넓은 전도성 트레이스 또는 패드에 대해서 범프 재료를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차를 갖는 동일 평면성을 유지하고 균일한 z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호 접속과 작은 다이에 대해서 유용하다. 추가하여, 전도성 트레이스(356) 주위의 범프 재료(334)를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 동안에 다이의 시프팅 또는 다이의 플로팅을 방지한다.
도 22c는 반도체 다이(324)의 접촉 패드(332)위에 형성된 범프(336)를 도시하고 있다. 반도체 다이(324)는 범프(336)가 전도성 트레이스(356)상의 상호 접속 사이트와 나란하게 되도록 위치된다. 또한, 범프(336)는 기판(354)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프(336)는 전도성 트레이스(356)보다 넓다. 전도성 트레이스(356)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프(336)를 전도성 트레이스(356)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프(336)의 유순한 성질로 인해서, 범프는 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프(336)가 플라스틱 변형을 겪게 하고 전도성 트레이스(356)의 정상면 및 측면을 커버하게 한다. 범프(336)는 또한 리플로우 온도하에서 범프를 전도성 트레이스와 물리적으로 접촉시키는 것에 의해 전도성 트레이스(356)와 금속학적으로 연결된다.
전도성 트레이스(356)를 범프(336)보다 협소하게 만드는 것에 의해, 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 협소해진 전도성 트레이스(356)는 전도성 트레이스 주변의 범프 재료(334)를 변형시키는데 필요한 힘(F)을 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료보다 넓은 전도성 트레이스 또는 패드에 대해서 범프 재료를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차 범위내의 동일 평면성을 유지하고 군일한 z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호접속과 작은 다이에 대해서 유용하다. 게다가, 전도성 트레이스(356) 주위의 범프 재료(334)를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 동안에 다이의 시프팅 또는 다이의 플로팅을 방지한다.
도 22d는 반도체 다이(324)의 접촉 패드(332)위에 형성된 복합 범프(338)를 도시하고 있다. 반도체 다이(324)는 복합 범프(338)가 전도성 트레이스(356)상의 상호 접속 사이트와 나란하게 되도록 위치된다. 또한, 복합 범프(338)는 기판(354)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 복합 범프(338)는 전도성 트레이스(356)보다 넓다. 전도성 트레이스(356)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 가용성부(342)를 전도성 트레이스(356)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 가용성부(342)의 유순한 성질로 인해서, 가용성부는 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 가용성부(342)가 플라스틱 변형을 겪게 하고 전도성 트레이스(356)의 정상면 및 측면을 커버하게 한다. 복합 범프(338)는 또한 가용성부(342)를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키는 것에 의해 전도성 트레이스(356)와 금속학적으로 연결될 수 있다. 비-가용성부(340)는 압력 또는 온도의 인가 동안에 용융 또는 변형되지 않으며, 반도체 다이(324) 및 기판(354) 사이에서 그것의 높이와 수직 스탠드오프로서 모양을 유지한다. 반도체 다이(324) 및 기판(354) 사이의 추가적인 변위는 맞물림면 사이에서 보다 큰 동일 평면성 오차를 제공한다.
리플로우 공정 동안에, 반도체 다이(324)상의 큰 수(예를 들면, 수천)의 복합 범프(338)가 기판(354)의 전도성 트레이스(356)상의 상호 접속 사이트에 부착된다. 범프(338)의 일부는 특히 다이(324)가 뒤틀어진 경우에 전도성 트레이스(356)에의 적절한 접속에 실패한다. 복합 범프(338)가 전도성 트레이스(356)보다 넓은 것을 상기하라. 인가되는 적절한 힘을 가지고 가용성부(342)는 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출되고 복합 범프(338)를 전도성 트레이스에 기계적으로 로킹시킨다. 전도성 트레이스(356)보다 연성이고 유순한 가용성부(342)의 성질, 그리고 따라서 보다 큰 접촉 표면적에 대한 전도성 트레이스의 정상면 위 및 측면 주위에서의 변형에 의해 기계적 인터로킹이 형성된다. 복합 범프(338) 및 전도성 트레이스(356) 사이의 기계적 인터로킹은 리플로우 동안 전도성 트레이스를 유지, 즉, 범프 및 전도성 트레이스가 접촉을 잃지 않게 한다. 따라서, 전도성 트레이스(356)와 맞물리는 복합 범프(338)는 범프 상호 접속 불량을 감소시킨다.
도 22e는 반도체 다이(324)의 접촉 패드(332)위에 형성된 전도성 필라(346) 및 범프(344)를 도시하고 있다. 반도체 다이(324)는 범프(344)가 전도성 트레이스(356)의 상호 접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프(344)는 기판(354)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프(344)는 전도성 트레이스(356) 보다 넓다. 전도성 트레이스(356)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프(344)를 전도성 트레이스(356)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프(344)의 유순한 성질로 인해서, 범프는 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프(344)가 플라스틱 변형을 겪게 하고 전도성 트레이스(356)의 정상면 및 측면을 커버하게 한다. 전도성 필라(346) 및 범프(344)는 또한 범프를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키는 것에 의해 전도성 트레이스(356)와 금속학적으로 연결될 수 있다. 전도성 필라(346)는 압력 또는 온도의 인가 동안에 용융 또는 변형되지 않으며, 반도체 다이(324) 및 기판(354) 사이에서 그것의 높이와 수직 스탠드오프(standoff)로서 모양을 유지한다. 반도체 다이(324) 및 기판(354) 사이의 추가적인 변위는 맞물림면 사이에서 보다 큰 동일 평면성 오차를 제공한다. 보다 넓은 범프(344) 및 보다 협소 전도성 트레이스(356)는 범프 재료(334) 및 범프(336)에 대해 전술한 것과 비슷한 낮은 필수적 압착력, 기계적 로킹 특징 및 장점을 갖는다.
도 22f는 반도체 다이(324)의 접촉 패드(332) 위에 형성된 돌기(350)를 구비한 범프 재료(348)를 도시하고 있다. 반도체 다이(324)는 범프 재료(348)가 전도성 트레이스(356)의 상호 접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프 재료(348)는 기판(354)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프 재료(348)는 전도성 트레이스(356)보다 넓다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프 재료(348)를 전도성 트레이스(356)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(348)의 유순한 성질로 인해서, 범프는 전도성 트레이스(356)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(348)가 플라스틱 변형을 겪게 하고 전도성 트레이스(356)의 정상면 및 측면을 커버하게 한다. 또한, 돌기(350)는 전도성 트레이스(356)와 금속학적으로 연결된다. 돌기(350)는 약 1-25㎛크기이다.
도 22g는 각진 또는 경사진 측부를 갖는 사다리꼴 전도성 트레이스(360)를 구비한 PCB(358)를 도시하고 있다. 범프 재료(361)가 반도체 다이(324)의 접촉 패드(332)위에 형성된다. 반도체 다이(324)는 범프 재료(361)가 전도성 트레이스(360)의 상호 접속 사이트와 나란하게 정렬되도록 위치된다. 또한, 범프 재료(361)는 기판(354)상에 형성된 전도 패드 또는 다른 상호 접속 사이트와 나란해질 수 있다. 범프 재료(361)는 전도성 트레이스(360)보다 넓다. 전도성 트레이스(360)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프 재료(361)를 전도성 트레이스(360)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(361)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(360)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(361)가 힘(F) 아래서 플라스틱 변형을 겪게 하고 전도성 트레이스(360)의 정상면 및 각진 측면을 커버하게 한다. 범프 재료(361)는 또한 범프 재료를 리플로우 온도하에서 전도성 트레이스와 물리적으로 접촉시키고 그 후에 리플로우 시키는 것에 의해 전도성 트레이스(360)와 금속학적으로 연결될 수 있다.
도 23a-23d는 반도체 다이(324)와, 비-가용성 또는 비-붕괴성부(364) 그리고 가용성 또는 붕괴성부(366)를 갖는 신장된 복합 범프(362)의 BOL 실시예를 도시하고 있다. 비-가용성부(364)는 Au, Cu, Ni, 고-리드 솔더 또는 리드-주석 합금일 수 있다. 가용성부(366)는 Sn, 리드-프리 합금, Sn-Ag 합금, Sn-Ag-Cu 합금, Sn-Ag-In 합금, 공정 솔더, Ag, Cu 또는 Pb의 주석 합금 또는 다른 비교적 저온 용융 솔더일 수 있다. 비-가용성부(364)는 가용성부(366) 보다 복합 범프(362)의 더 큰 부분을 이루고 있다. 비-가용성부(364)는 반도체 다이(324)의 접촉 패드(332)에 고정된다.
반도체 다이(324)는 도 23a에 도시된 바와 같이, 복합 범프(362)가 기판(370)에 형성된 전도성 트레이스(368)상의 상호 접속 사이트와 나란하게 되도록 위치된다. 복합 범프(362)는 전도성 트레이스(368)를 따라 테이퍼되는데, 즉, 복합 범프는 웨지 모양을 갖는데, 전도성 트레이스(368)의 길이를 따라서 보다 길고 전도성 트레이스를 횡단하면서 보다 좁아진다. 복합 범프(362)의 테이퍼된 양상은 전도성 트레이스(368)의 길이를 따라서 발생한다. 도 23a는 보다 짧은 양상 또는 전도성 트레이스(368)와 동일 선상의 협소해진 테이퍼를 도시하고 있다. 도 23a에 수직인 도 23b는 웨지-모양 복합 범프(362)의 보다 긴 양상을 도시하고 있다. 복합 범프(362)의 보다 짧아진 양상은 전도성 트레이스(368)보다 넓다. 가용성부(366)는 도 23c 및 도 23d에 도시된 바와 같이, 압력의 인가 및/또는 열로 리플로우시킴에 따라서 전도성 트레이스(368) 주위에서 붕괴된다. 비-가용성부(364)는 리플로우 동안에 용융 또는 변형되지 않고 그것의 형태와 모양을 유지한다. 비-가용성부(364)는 반도체 다이(324) 및 기판(370) 사이에 스탠드오프 거리를 제공하도록 크기가 결정된다. Cu OSP와 같은 마무리재가 기판(370)에 인가될 수 있다. 전도성 트레이스(368)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
리플로우 공정 동안에, 반도체 다이(324)상의 큰 수(예를 들면, 수천)의 복합 범프(362)가 기판(370)의 전도성 트레이스(368)상의 상호 접속 사이트에 부착된다. 범프(362)의 일부는 특히 반도체 다이(324)가 뒤틀어진 경우에 전도성 트레이스(368)에의 적절한 접속에 실패한다. 복합 범프(362)가 전도성 트레이스(368)보다 넓은 것을 상기하라. 인가되는 적절한 힘을 가지고 가용성부(366)는 전도성 트레이스(368)의 정상면 및 측면 주위에서 변형 또는 압출되고 복합 범프(362)를 전도성 트레이스에 기계적으로 로킹시킨다. 전도성 트레이스(368)보다 연성이고 유순한 가용성부(366)의 성질, 그리고 따라서 보다 큰 접촉 표면적에 대한 전도성 트레이스의 정상면 위 및 측면 주위에서의 변형에 의해 기계적 인터로킹이 형성된다. 복합 범프(362)의 웨지-모양은 범프 및 전도성 트레이스 사이, 즉, 도 23b 및 도 23d의 보다 긴 양상을 따르는 피치의 희생 없이도, 도 23a 및 도 23c의 보다 짧은 양상을 따라서 접촉 면적을 증가시킨다. 복합 범프(362) 및 전도성 트레이스(368) 사이의 기계적 인터로킹은 리플로우 동안 전도성 트레이스를 유지, 즉, 범프 및 전도성 트레이스가 접촉을 잃지 않게 한다. 따라서, 전도성 트레이스(368)와 맞물리는 복합 범프(362)는 범프 상호 접속 불량을 감소시킨다.
도 24a-24d는 도 21c와 비슷하게, 접촉 패드(332)위에 형성된 범프 재료(374)를 구비한 반도체 다이(324)의 BOL 실시예를 도시하고 있다. 도 24a에서, 범프 재료(374)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(374)는 기판(378)상의 전도성 트레이스(376) 보다 넓다. 다수 돌기(380)가 약 1-25㎛의 높이로 전도성 트레이스(376)상에 형성된다.
반도체 다이(324)가, 범프 재료(374)가 전도성 트레이스(376)상의 상호접속 사이트와 나란하게 되도록 위치된다. 또한, 범프 재료(374)는 기판(378)에 형성된 전도 패드 또는 상호접속 사이트와 나란하게 될 수 있다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어, 도 24b에 도시된 바와 같이, 범프 재료(374)를 전도성 트레이스(376) 및 돌기(380)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(374)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면 주위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(374)가 플라스틱 변형을 겪게 하고 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면을 커버하게 한다. 범프 재료(374)의 플라스틱 유동은 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면과 측면 사이에 거시적인 기계적 인터로킹 포인트를 만든다. 범프 재료(374)의 플라스틱 유동은 전도성 트레이스(376) 및 돌기(380)의 정상면과 측면 주위에서 발생하지만, 전기적 단락 및 다른 결점을 유발시킬 수 있는 기판(378)까지 과도하게 연장되지는 않는다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면과 측면 사이의 기계적 인터로킹은 결합 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 강고한 연결을 만든다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면 사이의 기계적 인터로킹은 또한 봉지 과정(encapsulation)과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 24c는 전도성 트레이스(376)보다 협소한 범프 재료(374)를 구비한 다른 BOL 실시예를 도시하고 있다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프 재료(374)를 전도성 트레이스(376) 및 돌기(380)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(374)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(376) 및 돌기(380)의 정상면 위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(374)가 플라스틱 변형을 겪게 하고 전도성 트레이스(376) 및 돌기(380)의 정상면을 커버하게 한다. 범프 재료(374)의 플라스틱 유동은 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면 사이에 거시적인 기계적 인터로킹 포인트를 만든다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면 사이의 기계적 인터로킹은 결합 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 강고한 연결을 만든다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 24d는 전도성 트레이스(376)의 에지 위에 형성된 범프 재료(374), 즉, 범프 재료의 일부가 전도성 트레이스 위에 있고 범프 재료의 일부는 전도성 트레이스 위에 있지 않는 범프 재료를 구비한 다른 BOL 실시예를 도시하고 있다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프 재료(374)를 전도성 트레이스(376) 및 돌기(380)로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(374)의 유순한 성질로 인해서, 범프 재료는 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면 위에서 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(374)가 플라스틱 변형을 겪게 하고 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면을 커버하게 한다. 범프 재료(374)의 플라스틱 유동은 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면과 측면 사이에 거시적인 기계적 인터로킹을 만든다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면과 측면 사이의 기계적 인터로킹은 결합 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 강고한 연결을 만든다. 범프 재료와 전도성 트레이스(376) 및 돌기(380)의 정상면 및 측면 사이의 기계적 인터로킹은 또한 캡슐화 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다.
도 25a-25c는 도 21c와 비슷하게, 접촉 패드(332)위에 형성된 범프 재료(384)를 구비한 반도체 다이(324)의 BOL 실시예를 도시하고 있다. 도 25a에 도시된 바와 같이, 범프 재료(384)의 몸체 보다 협소한 팁(386)을 구비한 계단형 범프로서 범프 재료(384)의 몸체로부터 팁(386)이 연장된다. 반도체 다이(324)는, 범프 재료(384)가 기판(390)의 전도성 트레이스(388)상의 상호접속 사이트와 나란하도록 위치된다. 특히, 팁(386)은 전도성 트레이스(388)의 상호접속 사이트 위에 중심이 맞추어진다. 또한, 범프 재료(384)와 팁(386)은 기판(390)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프 재료(384)는 기판(390)상의 전도성 트레이스(388)보다 넓다.
전도성 트레이스(388)는 일반적으로 유순하고(compliant) 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 팁(384)을 전도성 트레이스(388)로 가압한다. 힘(F)은 고온으로 인가될 수 있다. 전도성 트레이스(388)의 유순한 성질로 인해서 전도성 트레이스는, 도 25b에 도시된 바와 같이, 팁(386) 주위에서 변형된다. 특히, 압력의 인가는 전도성 트레이스(388)가 플라스틱 변형을 겪게 하고 팁(386)의 정상면 및 측면을 커버하게 한다.
도 25c는 접촉 패드(332)위에 형성된 둥근 범프 재료(394)를 구비한 다른 BOL 실시예를 도시하고 있다. 범프 재료(394)의 몸체 보다 협소한 팁을 구비한 스터드 범프를 형성하도록 범프 재료(394)의 몸체로부터 팁(396)이 연장된다. 반도체 다이(324)는, 범프 재료(394)가 기판(400)의 전도성 트레이스(398)상의 상호접속 사이트와 나란하도록 위치된다. 특히, 팁(396)은 전도성 트레이스(398)의 상호접속 사이트 위에 중심이 맞추어진다. 또한, 범프 재료(394)와 팁(396)은 기판(400)상에 형성된 전도 패드 또는 다른 상호접속 사이트와 나란해질 수 있다. 범프 재료(394)는 기판(400)상의 전도성 트레이스(398)보다 넓다.
전도성 트레이스(398)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 팁(396)을 전도성 트레이스(398)로 가압한다. 힘(F)은 고온으로 인가될 수 있다. 전도성 트레이스(398)의 유순한 성질로 인해서 전도성 트레이스는 팁(396) 주위에서 변형된다. 특히, 압력의 인가는 전도성 트레이스(398)가 플라스틱 변형을 겪게 하고 팁(396)의 정상면 및 측면을 커버하게 한다.
도 22a-22g, 23a-23d 및 도 24a-24d에 기술된 전도성 트레이스 또한 도 25a-25c에 기술된 것과 같이 유순한 재료일 수 있다.
도 26a-26b는 도 21c와 비슷하게, 접촉 패드(332)위에 형성된 범프 재료(404)를 구비한 반도체 다이(324)의 BOL 실시예를 도시하고 있다. 범프 재료(404)는 일반적으로 유순하고 약 200g의 수직 하중과 동등한 힘 아래서 약 25㎛ 보다 큰 플라스틱 변형을 겪는다. 범프 재료(404)는 기판(408)상의 전도성 트레이스(406) 보다 넓다. 전도 비아(410)가, 도 26a에 도시된 바와 같이, 개구(412) 및 전도 측벽(414)을 구비한 상태로 전도성 트레이스(406)를 관통하여 형성된다. 전도성 트레이스(406)는 도 6-20의 BOL, BONL, 또는 BONP 상호접속의 부분일 수 있다.
반도체 다이(324)가, 범프 재료(404)가 전도성 트레이스(406)상의 상호접속 사이트와 나란하게 되도록 위치되는데, 도 30-30g를 참조하라. 또한, 범프 재료(404)는 기판(408)상에 형성된 전도 패드 또는 상호접속 사이트와 나란하게 될 수 있다. 압력 또는 힘(F)이 반도체 다이(324)의 후방면(328)에 인가되어 범프 재료(404)를 전도성 트레이스(406) 및 전도 비아(410)의 개구(412)안으로 가압한다. 힘(F)은 고온 상태로 인가될 수 있다. 범프 재료(404)의 유순한 성질로 인해서, 도 26b에 도시된 바와 같이, 범프 재료는 전도성 트레이스(406)의 정상면 및 측면 주위에서 그리고 전도 비아(410)의 개구(412)안으로 변형 또는 압출된다. 특히, 압력의 인가는 범프 재료(404)가 플라스틱 변형을 겪게 하고 전도성 트레이스(406)의 정상면 및 측면과 전도 비아(410)의 개구(412)안을 커버하게 한다. 범프 재료(404)는 따라서 기판(408)을 관통하는 z 방향 수직 상호접속을 위해 전도성 트레이스(406) 및 전도 측벽(414)에 전기적으로 연결된다. 범프 재료(404)의 플라스틱 유동은 범프 재료와 전도성 트레이스(406)의 정상면과 측면 및 전도 비아(410)의 개구(412) 사이에 기계적 인터로킹을 만든다. 범프 재료와 전도성 트레이스(406)의 정상면과 측면 및 전도 비아(410)의 개구(412) 사이의 기계적 인터로킹은 결합 힘을 크게 증가시키지 않고도 각 표면 사이에 큰 접촉 면적을 통해서 강고한 연결을 만든다. 범프 재료와 전도성 트레이스(406)의 정상면과 측면 및 전도 비아(410)의 개구(412) 사이의 기계적 인터로킹은 또한 봉지 과정과 같은 후속 제조 공정 동안에 측방향 다이 시프팅을 감소시킨다. 전도 비아(410)가 범프 재료(404)를 구비한 상호접속 사이트내에 형성되기 때문에, 전체 기판 상호접속 면적이 감소된다.
도 22a-22g, 도 23a-23d, 도 24a-24d, 도 25a-25c 및 도 26a-26b의 실시예에서, 전도성 트레이스를 상호 접속 구조체 보다 협소하게 만드는 것에 의해 전도성 트레이스 피치가 감소되어 라우팅(routing) 밀도 및 I/O 카운트를 증가시킬 수 있다. 보다 협소해진 전도성 트레이스는 전도성 트레이스 주변의 상호접속 구조체를 변형시키는데 필요한 힘(F)를 감소시킨다. 예를 들면, 필수적인 힘(F)은 범프 재료보다 넓은 전도성 트레이스 또는 패드에 대해서 범프를 변형시키는데 필요한 힘의 30-50%일 수 있다. 보다 낮은 압축력(F)이, 특수한 오차 범위내의 동일 평면성을 유지하고 균일한 z 방향 변형과 높은 신뢰성의 상호 접속 유니온을 달성하기 위해서 미세 피치 상호 접속과 작은 다이에 대해서 유용하다. 게다가, 전도성 트레이스 주위의 상호접속 구조체를 변형시키는 것은 기계적으로 범프를 트레이스에 로킹시키어 리플로우 동안에 다이의 시프팅 또는 다이의 플로팅을 방지한다.
도 27a-27c는 봉지재를 반도체 다이와 기판 사이의 범프 주위에 전착시키기 위한 몰드 언더필(MUF)공정을 도시하고 있다. 도 27a는 도 22b로부터의 범프 재료(334)를 이용하여 기판(354)에 장착되고 체이스 몰드(420)의 상부 몰드 지지체(416)와 하부 몰드 지지체(418) 사이에 위치된 반도체 다이(324)를 도시하고 있다. 도 22a-22g, 도 23a-23d, 도 24a-24d, 도 25a-25c 및 도 26a-26b로부터의 다른 반도체 다이 및 기판 조합이 체이스 몰드(420)의 상부 몰드 지지체(416) 및 하부 몰드 지지체(418) 사이에 위치될 수 있다. 상부 몰드 지지체(416)는 압축성 해제 필름(422)을 포함한다.
도 27b에서, 상부 몰드 지지체(416) 및 하부 몰드 지지체(418)가 기판 위와 반도체 다이 및 기판 사이에 오픈 스페이스를 구비하는 상태로 반도체 다이(324) 및 기판(354)을 감싸도록 함께 모아진다. 압축성 해제 필름(422)이 반도체 다이(324)의 후방면(328) 및 측면에 일치되게 배열되어 이들 표면에 봉지재의 형성을 차단한다. 액체 상태의 봉지재(424)가 노즐(426)을 이용하여 체이스 몰드(420)의 한 사이드안으로 주입되는 동안 선택적인 진공 어시스트(428)가 맞은편으로부터 압력을 유인하여 기판(354) 위의 오픈 스페이스 및 반도체 다이(324) 및 기판(354) 사이의 오픈 스페이스를 봉지재로 균일하게 충진시킨다. 봉지재(424)는 에폭시 수지 필러, 에폭시 아크릴래이트 필러 또는 적절한 폴리머 필러와 같은 폴리머 복합재일 수 있다. 봉지재(424)는 비-전도성이고 외부 요소 및 오염물로부터 반도체 소자를 환경적으로 보호한다. 압축성 재료(422)는 봉지재(424)가 반도체 다이(324)의 후방면(328) 위에 그리고 측면 주위에 유동하는 것을 방지한다. 봉지재(424)는 경화된다. 반도체 다이(324)의 후방면 및 측면은 봉지재(424)로부터 노출된 상태로 남는다.
도 27c는 MUF 및 몰드 오버필(MOF), 즉, 압축성 재료(422)가 없는 것의 실시예를 도시하고 있다. 반도체 다이(324) 및 기판(354)은 체이스 몰드(420)의 상부 몰드 지지체(416) 및 하부 몰드 지지체(418) 사이에 위치된다. 상부 몰드 지지체(416) 및 하부 몰드 지지체(418)가 기판 위, 반도체 다이 주변 그리고 반도체 다이 및 기판 사이에 오픈 스페이스를 구비하는 상태로 반도체 다이(324) 및 기판(354)을 감싸도록 함께 모아진다. 액체 상태의 봉지재(424)가 노즐(426)을 이용하여 체이스 몰드(420)의 한 사이드안으로 주입되는 동안 선택적인 진공 어시스트(428)가 맞은편으로부터 압력을 유인하여 반도체 다이(324) 주변 및 기판(354)위의 오픈 스페이스와 반도체 다이(324) 및 기판(354) 사이의 오픈 스페이스를 봉지재로 균일하게 충진시킨다. 봉지재(424)는 경화된다.
도 28은 봉지재를 반도체 다이(324) 주변 그리고 반도체 다이(324) 및 기판(354) 사이의 갭에 전착시키는 다른 실시예를 도시하고 있다. 반도체 다이(324) 및 기판(354)은 댐(430)에 의해 감싸진다. 봉지재(432)가 액체 상태로 노즐(434)로부터 댐(430)안으로 분배되어 기판(354) 위의 오픈 스페이스와 반도체 다이(324) 및 기판(354) 사이의 오픈 스페이스로 충진된다. 노즐(434)로부터 분배되는 봉지재(432)의 부피는 반도체 다이(324)의 후방면(328) 또는 측면을 커버하지 않는 상태로 댐(430)을 충진하도록 제어된다. 봉지재(432)는 경화된다.
도 29는 도 27a, 도 27c 및 도 28로부터의 MUF공정 후의 반도체 다이(324) 및 기판(354)을 도시하고 있다. 봉지재(424)는 기판(354) 위와 반도체 다이(324) 및 기판(354) 사이의 범프 재료(334) 주위에 균일하게 분포된다.
도 30a-30g는 기판 또는 PCB(440)상의 다양한 전도성 트레이스 래이아웃의 평면도이다. 도 30a에서, 전도성 트레이스(442)는 기판(440)상에 형성된 집적된 범프 패드 또는 상호접속 사이트(444)를 구비한 스트래이트 콘닥터이다. 기판 범프 패드(444)의 측부는 전도성 트레이스(442)와 동일 선상에 있을 수 있다. 종래 기술에서는, 솔더 레지스트레이션 오픈닝(SRO)이 일반적으로 리플로우 동안에 범프 재료를 수용하도록 상호접속 사이트 위에 형성된다. SRO는 상호접속 피치를 증가시키고 I/O 카운트를 감소시킨다. 대조적으로, 마스킹 층(446)이 기판(440)의 일부 위에 형성될 수 있으나, 마스킹 층은 전도성 트레이스(442)의 기판 범프 패드(444) 주변에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(442) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹 층(346)의 어떤 SRO도 결여된다.
반도체 다이(324)는 기판(440) 위에 위치되고 범프 재료는 기판 범프 패드(444)와 나란하게 배열된다. 범프 재료는, 그것을 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우시키는 것에 의해 기판 범프 패드(444)에 전기적 그리고 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기적 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 기판 범프 패드(444)위에 전착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 결합 공정을 이용하여 기판 범프 패드(444)에 결합 된다. 하나의 실시예에서, 범프 재료는 도 30b에 도시된 바와 같이, 범프 또는 상호접속 구조체(448)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(448)는 두 번 리플로우되어 기판 범프 패드(444)에 전기적 접촉을 개선시킨다. 협소 기판 범프 패드(444) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다.
높은 라우팅 밀도 응용에서, 전도성 트레이스(442)의 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(442) 사이의 이스케이프 피치는 리플로우 수용 목적의 마스킹 층을 제거함으로써, 즉, 범프 재료를 마스킹 층 없이 리플로우시킴으로써 감소될 수 있다. 어떤 SRO도 다이 범프 패드(332) 또는 기판 범프 패드(444) 주위에 형성되지 않기 때문에, 전도성 트레이스(442)는 보다 미세한 피치로 형성될 수 있는데, 즉, 전도성 트레이스(442)는 구조체와 근접하게 또는 그 이웃에 놓일 수 있다. 기판 범프 패드(444) 주위에 어떤 SRO도 없는 상태에서, 전도성 트레이스(442) 사이의 피치는 P=D+ PLT + W/2로 주어지는데, 여기서 D는 범프(448)의 베이스 직경, PLT는 다이 위치 오차, 그리고 W는 전도성 트레이스(442)의 폭이다. 하나의 실시예에서, 100㎛의 범프 베이스 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(442)의 최소 이스케이프 피치는 125㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트(ligament) 공간, 솔더 마스크 레지스트레이션 오차(SRT) 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 마스킹 층없이 다이 범프 패드(332)를 금속학적으로 그리고 전기적으로 기판 범프 패드(444)에 연결시키기 위해서 리플로우 되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(332) 및 기판 범프 패드(444) 사이의 공간내와, 범프 패드의 풋프린트내의 전도성 트레이스(442)에 바로 인접한 기판(440) 부분에 보유시킨다.
원하는 셀프-콘파인먼트 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 전도성 트레이스(442)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(332) 또는 기판 범프 패드(444)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 국한되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹 층(440)이 다이 펌프 패드(332) 또는 기판 범프 패드(444) 주위에 필요하지 않다.
도 30c는 기판(450)상에 형성된 집적된 직사각형 범프 패드 또는 상호접속 사이트(454)를 구비한 스트래이트 컨덕터로서 평행한 전도성 트레이스(452)의 다른 실시예를 도시하고 있다. 이 경우에, 기판 범프 패드(454)는 전도성 트레이스(442)보다 넓고 맞물림 범프의 폭 보다 덜하다. 기판 범프 패드(454)의 측부들은 전도성 트레이스(452)와 평행할 수 있다. 마스킹층(456)이 기판(450)의 일부 위에 형성될 수 있으나, 마스킹층은 전도성 트레이스(452)의 기판 범프 패드(454) 주위에 형성되지는 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(452) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹층(456)의 어떤 SRO도 결여된다.
도 30d는 최대 상호접속 밀도 및 용량을 위해 기판(466)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(464)를 구비한 멀티플 로우의 어레이에 배열된 전도성 트레이스(460,462)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(460,462)는 범프 패드(464)로 라우팅하기 위한 엘보우를 포함한다. 각 기판 범프 패드(464)의 측부들은 전도성 트레이스(460,462)와 동일선상에 있다. 마스킹층(468)이 기판(466)의 일부에 형성될 수 있으나, 마스킹층(468)은 전도성 트레이스(460,462)의 기판 범프 패드(464) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(460,462) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(468)의 어떤 SRO도 결여된다.
도 30e는 최대 상호접속 밀도 및 용량을 위해 기판(476)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(474)를 구비한 멀티플 로우의 어레이에 배열된 전도성 트레이스(470,472)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(470,472)는 범프 패드(474)로 라우팅하기 위한 엘보우를 포함한다. 이 경우에, 기판 범프 패드(474)는 라운드되고 전도성 트레이스(470,472)보다 넓지만, 맞물림 상호접속 범프 재료의 폭 보다 덜하다. 마스킹층(478)이 기판(476)의 일부에 형성될 수 있으나, 마스킹층(478)은 전도성 트레이스(470,472)의 기판 범프 패드(474) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(470,472) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(478)의 어떤 SRO도 결여된다.
도 30f는 최대 상호접속 밀도 및 용량을 위해 기판(486)상에 형성된 옵셋 집적 범프 패드 또는 상호접속 사이트(484)를 구비한 멀티플 로우의 어레이에 배열된 전도성 트레이스(480,482)의 다른 하나의 실시예를 도시하고 있다. 교번적인 전도성 트레이스(480,482)는 범프 패드(484)로 라우팅하기 위한 엘보우를 포함한다. 이 경우에, 기판 범프 패드(484)는 직사각형이고 전도성 트레이스(480,482)보다 넓지만, 맞물림 상호접속 범프 재료의 폭 보다 덜하다. 마스킹층(488)이 기판(486)의 일부 위에 형성될 수 있으나, 마스킹층(488)은 전도성 트레이스(480,482)의 기판 범프 패드(484) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(480,482) 부분은 리플로우 동안에 범프 수용을 위해 사용될 수 있는 마스킹층(488)의 어떤 SRO도 결여된다.
상호접속 공정의 한 예로서, 반도체 다이(324)는 기판(466)위에 위치되고 범프 재료(334)는 도 30d로부터의 기판 범프 패드(464)와 나란하게 된다. 범프 재료(334)는, 도 22a-22g, 23a-23d, 24a-24d, 25a-25c 및 26a-26b에서 기술한 바와 같이, 범프 재료를 가압하거나 또는 범프 재료를 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우 시키는 것에 의해 기판 범프 패드(464)에 전기적 및 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 기판 범프 패드(464)위에 전착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정 Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더일 수 있다. 범프 재료는 적절한 부착 또는 결합 공정을 이용하여 기판 범프 패드(464)에 결합 된다. 하나의 실시예에서, 범프 재료는 도 30g에 도시된 바와 같이, 범프 또는 상호접속 구조체(490)를 형성하기 위해 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(490)는 두 번 리플로우되어 기판 범프 패드(464)에 전기적 접촉을 개선 시킨다. 협소 기판 범프 패드(464) 주위의 범프 재료는 리플로우 동안에 다이 위치를 유지시킨다. 범프 재료(334) 또는 범프(490)는 또한 도 30a-30g의 기판 범프 패드 구조상에 형성될 수 있다.
높은 라우팅 밀도 응용에서, 전도성 트레이스(460,462) 또는 도 30a-30g의 다른 전도성 트레이스 구성의 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(460,462) 사이의 이스케이프 피치는 리플로우 수용 목적의 마스킹 층을 제거함으로써, 즉, 범프 재료를 마스킹 층 없이 리플로우시킴으로써 감소될 수 있다. 어떤 SRO도 다이 범프 패드(332) 또는 기판 범프 패드(464) 주위에 형성되지 않기 때문에, 전도성 트레이스(460,462)는 보다 미세한 피치로 형성될 수 있는데, 즉, 전도성 트레이스(460,462)는 구조체와 근접하게 또는 그 이웃에 놓일 수 있다. 기판 범프 패드(464) 주위에 어떤 SRO도 없는 상태에서, 전도성 트레이스(460,462) 사이의 피치는 P=D/2+ PLT + W/2로 주어지는데, 여기서 D는 범프(490)의 베이스 직경, PLT는 다이 위치 오차, 그리고 W는 전도성 트레이스(460,462)의 폭이다. 하나의 실시예에서, 100㎛의 범프 베이스 직경, 10㎛의 PLT, 그리고 30㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(460,462)의 최소 이스케이프 피치는 75㎛가 된다. 마스크-레스(mask-less) 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트 공간, 솔더 마스크 레지스트레이션(SRT) 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
범프 재료가, 마스킹 층없이 다이 범프 패드(332)를 금속학적으로 그리고 전기적으로 기판 범프 패드(464)에 연결시키기 위해서 리플로우 되는 경우에, 웨팅(wetting) 및 표면 장력은 범프 재료를 셀프-콘파인먼트(confinement) 상태로 유지시키고, 다이 펌프 패드(332) 및 기판 범프 패드(464) 사이의 공간내와, 범프 패드 풋프린트내의 전도성 트레이스(460,462)에 바로 인접한 기판(466)부분에 보유시킨다.
원하는 셀프-콘파인먼트(self-confinement) 특성을 달성하기 위해서, 범프 재료는 범프 재료와 접촉하는 영역을 전도성 트레이스(460,462)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(332) 또는 기판 범프 패드(464)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 국한되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹층(468)이 다이 펌프 패드(332) 또는 기판 범프 패드(464) 주위에 필요하지 않다.
도 31a에서, 마스킹층(492)이 전도성 트레이스(494,496)의 일부 위에 전착된다. 그러나 마스킹층(492)은 집적된 범프 패드(498) 위에는 형성되지 않는다. 결과적으로, 기판(500)상의 각 범프 패드(498)에 대해 어떤 SRO도 존재하지 않는다. 비-습윤성 마스킹 패치(502)가 집적 범프 패드(498)의 어레이내에, 즉, 인접한 범프 패드 사이에 침입형으로 기판(500)상에 형성된다. 마스킹 패치(502)는 또한 다이 범프 패드(498)의 어레이내에 침입형으로 반도체 다이(324)상에 형성될 수 있다. 보다 일반적으로, 마스킹 패치는 보다 덜한 습윤성 영역으로의 진행을 막기 위해서 어떤 배열에서의 집적 범프 패드에 근접하여 형성된다.
반도체 다이(324)는 기판(500)위에 위치되고 범프 재료는 기판 범프 패드(498)와 나란하게 된다. 범프 재료는, 도 22a-22g, 23a-23d, 24a-24d, 25a-25c 및 26a-26b에서 기술한 바와 같이, 범프 재료를 가압하거나 또는 범프 재료를 범프 패드와 물리적으로 접촉시키고 이어서 범프 재료를 리플로우 온도하에 리플로우 시키는 것에 의해 기판 범프 패드(498)에 전기적 및 금속학적으로 연결된다.
다른 하나의 실시예에서, 전기 전도 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 이용하여 다이 집적 범프 패드(498)위에 전착된다. 범프 재료는 선택적인 플럭스 용액을 구비한 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 그들의 조합일 수 있다. 예를 들면, 범프 재료는 공정(eutectic) Sn/Pb, 고-리드 솔더 또는 리드-프리 솔더(lead-free solder)일 수 있다. 범프 재료는 적절한 부착 또는 결합 공정을 이용하여 집적 범프 패드(498)에 결합 된다. 하나의 실시예에서, 범프 재료는 구형 볼 또는 범프(504)를 형성하기 위해 범프 재료를 그것의 융점 이상으로 가열하는 것에 의해 리플로우된다. 일부 응용에서, 범프(504)는 두 번 리플로우되어 집적 범프 패드(498)에 전기적 접촉을 개선시킨다. 범프는 또한 집적 범프 패드(498)에 압착 결합될 수 있다. 범프(504)는 집적 범프 패드(498)위에 형성될 수 있는 상호접속 구조체의 한 형태를 나타낸다. 상호접속 구조체는 또한 스터드 범프, 마이크로 범프 또는 다른 전기적 상호접속체일 수 있다.
높은 라우팅 밀도 응용에서, 이스케이프 피치를 최소화하는 것이 바람직하다. 전도성 트레이스(494,496) 사이의 피치를 감소시키기 위해서, 범프 재료는 마스킹 층 없이 집적 범프 패드(498) 주위로 리플로우된다. 전도 트레이스(494,496) 사이의 이스케이프 피치는 리플로우 수용목적을 위한 마스킹층 및 집적 범프 패드 주위의 관련 SRO를 제거함으로써,즉, 마스킹층 없이 범프 재료를 리플로우시킴으로써 감소될 수 있다. 마스킹층(492)은 전도성 트레이스(494,496) 및 집적 범프 패드(498)로부터 떨어진 기판(500)의 일부 위에 형성될 수 있으나, 마스킹층(492)은 집적 범프 패드(498) 주위에는 형성되지 않는다. 즉, 범프 재료와 맞물리도록 설계된 전도성 트레이스(494,496) 부분은 리플로우 동안 범프 수용을 위해 사용될 수 있는 마스킹 층(492)의 어떤 SRO도 결여된다.
또한, 마스킹 패치(502)가 집접 범프 패드(498)의 어레이내에 침입형으로 기판(500)상에 형성된다. 마스킹 패치(502)는 비-습윤성 재료이다. 마스킹 패치(502)는 마스킹 층(492)과 동일한 재료이고 동일한 공정 단계 동안에 인가되거나 또는 상이한 재료이고 상이한 공정 단계 동안에 인가될 수 있다. 마스킹 패치(502)는 집적 범프 패드(498) 어레이내의 트레이스 또는 패드 부분의 선택적인 산화, 도금 또는 다른 처리에 의해 형성될 수 있다. 마스킹 패치(502)는 범프 재료 유동을 집적 범프 패드(498)에 한정하여 전도 범프 재료의 인접 구조체로의 침출을 방지한다.
범프 재료가 집적 범프 패드(498) 어레이내에 침입형으로 위치된 마스킹 패치(502)를 구비한 상태로 리플로우되는 경우에, 습윤 및 표면장력은 다이 범프 패드(332) 및 집적 범프 패드(498) 사이의 공간내와, 그리고 전도성 트레이스(494,496)에 바로 인접하고 집적 범프 패드(498)의 풋프린트내의 기판(500) 부분에 범프 재료를 한정 및 보유시킨다.
원하는 콘파인먼트(confinement) 특성을 달성하기 위해서, 범프 재료가, 범프 재료와 접촉하는 영역을 전도성 트레이스(494,496)의 주위 영역보다 더 습윤적으로 선택적으로 만들기 위해 다이 범프 패드(332) 또는 집적 범프 패드(498)에 위치되기 전에 플럭스 용액에 함침될 수 있다. 용융 범프 재료는 플럭스 용액의 습윤 특성으로 인해 범프 패드에 의해 한정된 영역내에 국한되게 잔류한다. 범프 재료는 덜 습윤 가능한 영역까지 진행되지 않는다. 박막의 산화층 또는 다른 절연층이 범프 재료가 덜 습윤적으로 만들려 의도하지 않았던 영역 위에 형성될 수 있다. 이런 이유로, 마스킹 층(492)이 다이 펌프 패드(332) 또는 집적 범프 패드(498) 주위에 필요하지 않다.
어떤 SRO도 다이 범프 패드(332) 또는 집적 범프 패드(498) 주위에 형성되지 않기 때문에, 전도성 트레이스(494,496)는 보다 미세한 피치로 형성될 수 있는데, 즉, 접촉을 이루고 그리고 전기적 쇼트 형성 없이도 전도성 트레이스는 인접한 구조체에 근접하여 놓일 수 있다. 동일한 솔더 레지스트레이션 디자인 룰을 가정하면, 전도성 트레이스(494,496) 사이의 피치는 P=(1.1D + W)/2로 주어지는데, 여기서 D는 범프(404)의 베이스 직경, 그리고 W는 전도성 트레이스(494,496)의 폭이다. 하나의 실시예에서, 100㎛의 범프 직경, 그리고 20㎛의 트레이스 라인 폭이 주어지면, 전도성 트레이스(494,496)의 최소 이스케이프 피치는 65㎛가 된다. 범프 형성은 종래 기술에서 알 수 있듯이, 인접한 개구들 사이의 마스킹 재료의 리거먼트 공간, 그리고 최소 레졸버블(resolvable) SRO에 대한 설명 필요성을 제거시킨다.
도 32는 다이 부착 어드헤시브(510)를 이용하여 반도체 다이(508)위에 적재된 반도체 다이(506)를 구비한 패키지-온-패키지(PoP)(505)를 도시하고 있다. 반도체 다이(506,508) 각각은, 다이의 전기적 디자인 및 기능에 따라서 다이내에 형성되고 전기적으로 상호접속된 활성 소자, 패시브 소자, 전도층 및 절연층으로서 구현된 아날로그 및 디지털 회로를 포함하는 활성 표면을 갖는다. 예를 들면, 상기 회로는 DSP, ASIC, 메모리 또는 다른 신호 처리 회로와 같은 아날로그 또는 디지털 회로를 구현하기 위한 활성 표면내에 형성된 하나 이상의 트랜지스터, 다이오드 및 다른 회로 소자를 포함할 수 있다. 반도체 다이(506,508)는 또한 RF신호 처리용 인덕터 캐패시터 및 레지스터와 같은 IPD를 포함할 수 있다.
반도체 다이(506)는 도 22a-22g, 23a-23d, 24a-24d, 25a-25c 또는 26a-26b로부터의 어떤 실시예를 사용하여 접촉 패드(518)상에 형성된 범프 재료(516)를 사용하여 기판(514)상에 형성된 전도성 트레이스(512)에 장착된다. 전도성 트레이스(512)는 도 6-20의 BOL 또는 BONP 상호접속의 부분일 수 있다. 반도체 다이(508)는 본드 와이어(522)를 이용하여 기판(514)상에 형성된 접촉 패드(520)에 전기적으로 연결된다. 본드 와이어(522)의 대향 단부는 반도체 다이(506)상의 접촉 패드(524)에 결합된다.
마스킹층(526)이 기판(514) 위에 형성되고 반도체 다이(506)의 풋프린트를 넘어 개방된다. 마스킹층(526)은 리플로우 동안에 범프 재료(516)를 전도성 트레이스(512)에 한정시키지 않지만, 오픈 마스크는 댐으로 작용하여 봉지재(528)가 MUF동안에 접촉 패드(520) 또는 본드 와이어(522)로 이주하는 것을 방지한다. 봉지재(528)는 도 27a-27c와 비슷하게, 반도체 다이(508) 및 기판(514) 사이에 전착된다. 마스킹층(526)은 MUF 봉지재(528)가 접촉 패드(520) 및 본드 와이어(522)에 도달하는 것을 차단하는데, 도달하면 결함을 초래할 수 있다. 마스킹층(526)은 봉지재(528)가 접촉 패드(520)로 빠지는 위험 없이 보다 큰 반도체 다이가 주어진 기판상에 위치되게 한다.
본 발명의 하나 이상의 실시예가 상세하게 기술되었지만, 당업자는 다음의 청구범위에 기재된 본 발명의 범위를 이탈하지 않는 범위에서 그 실시예들에 변형 및 적용이 이루어질 수 있다는 것을 이해할 것이다.

Claims (25)

  1. 반도체 다이 표면상의 접촉 패드 위에 형성된 다수의 범프를 갖는 반도체 다이를 제공하는 단계;
    기판을 제공하는 단계;
    상기 범프와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작은 폭을 갖는 상호접속 사이트를 구비한 다수의 전도성 트레이스를 기판 위에 형성하는 단계;
    상기 범프가 상기 상호접속 사이트의 정상면 및 측면을 커버하도록 상기 상호접속 사이트에 상기 범프를 결합시키는 단계; 및
    봉지재를 반도체 다이와 기판의 사이의 범프 주위에 전착시키는 단계;를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 전도성 트레이스는 상기 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상기 상호접속 사이트의 폭은 상기 전도성 트레이스의 피치와 동등한 라우팅 밀도를 제공하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 상호접속 사이트의 폭은 상기 전도성 트레이스들의 폭의 120 %인 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 상호접속 사이트는 직사각형, 가늘고 길거나, 또는 라운드진 형상을 갖는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 기판 위에 마스킹 층을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 범프는 가용성부 및 비가용성부를 포함하는 반도체 소자의 제조 방법.
  7. 다수의 접촉 패드를 갖는 반도체 다이를 제공하는 단계;
    기판을 제공하는 단계;
    상호접속 사이트를 구비한 다수의 전도성 트레이스를 기판 위에 형성하는 단계;
    상호접속 구조체가 상기 상호접속 사이트의 정상면 및 측면을 커버하도록 상기 반도체 다이상의 접촉 패드와 상기 기판상의 상호접속 사이트의 사이에 다수의 상호접속 구조체를 형성하는 단계; 및
    봉지재를 상기 반도체 다이 및 기판 사이에 전착시키는 단계;를 포함하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 전도성 트레이스는 상기 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상기 상호접속 사이트의 폭은 상기 전도성 트레이스의 피치와 동등한 라우팅 밀도를 제공하는 반도체 소자의 제조 방법.
  9. 제7항에 있어서,
    상기 상호접속 사이트의 폭은 상기 상호접속 구조체와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작은 반도체 소자의 제조 방법.
  10. 제7항에 있어서,
    상기 상호접속 사이트의 폭은 상기 전도성 트레이스 폭과 동일한 반도체 소자의 제조 방법.
  11. 제7항에 있어서,
    상기 상호접속 사이트는 직사각형, 가늘고 길거나, 또는 라운드진 형상을 갖는 반도체 소자의 제조 방법.
  12. 제7항에 있어서,
    상기 상호접속 구조체는 가용성부 및 비가용성부를 포함하는 반도체 소자의 제조 방법.
  13. 제7항에 있어서,
    상기 상호접속 구조체는 전도성 필라 및 상기 전도성 필라 위에 형성된 범프를 포함하는 반도체 소자의 제조 방법.
  14. 반도체 다이를 제공하는 단계;
    기판을 제공하는 단계;
    상호접속 사이트를 구비한 다수의 전도성 트레이스를 상기 기판 위에 형성하는 단계; 및
    상기 반도체 다이를 상기 기판상의 상호접속 사이트에 결합시키기 위한 다수 의 상호접속 구조체를 형성하는 단계;를 포함하되,
    상기 전도성 트레이스는 상기 기판상에 위치될 수 있는 인접한 전도성 트레이스들 사이의 최소 공간에 의해 결정되는 피치를 갖고, 상기 상호접속 사이트의 폭이 상기 전도성 트레이스의 피치와 동일한 라우팅 밀도를 제공하는 반도체 소자 의 제조 방법.
  15. 제14항에 있어서,
    봉지재를 상기 반도체 다이 및 기판 사이에 전착시키는 단계를 더 포함하는 반도체 소자의 제조 방법.
  16. 제14항에 있어서,
    상기 상호접속 사이트의 폭은 상기 상호접속 구조체와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작은 반도체 소자의 제조 방법.
  17. 제14항에 있어서,
    상기 상호접속 사이트는 직사각형, 가늘고 길거나, 또는 라운드진 형상을 갖는 반도체 소자의 제조 방법.
  18. 제14항에 있어서,
    상기 상호접속 구조체는 상호접속 사이트의 정상면 및 측면을 커버하는 반도체 소자의 제조 방법.
  19. 제14항에 있어서,
    상기 상호접속 구조체는 가용성부 및 비가용성부를 포함하는 반도체 소자의 제조 방법.
  20. 제14항에 있어서,
    상호접속 구조체는 전도성 필라 및 상기 전도성 필라 위에 형성된 범프를 포함하는 반도체 소자의 제조 방법.
  21. 다수의 접촉 패드를 갖는 반도체 다이;
    기판;
    상호접속 사이트를 구비하고, 상기 기판 위에 형성된 다수의 전도성 트레이스;
    상기 반도체 다이상의 접촉 패드와 상기 기판상의 상호접속 사이트의 사이에 형성된 다수의 상호접속 구조체;
    상기 반도체 다이와 기판의 사이에 전착된 봉지재;를 포함하되,
    상기 상호접촉 구조체는 상기 상호접속 사이트의 정상면 및 측면을 커버하고, 상기 상호접속 사이트의 폭은 상기 상호접속 구조체와 접촉 패드 사이의 접촉 인터페이스의 폭의 20% 보다는 크고 80% 보다는 작은 반도체 소자.
  22. 제21항에 있어서,
    상기 상호접속 사이트의 폭은 상기 전도성 트레이스의 폭의 120 %인 반도체 소자.
  23. 제21항에 있어서,
    상기 상호접속 사이트는 직사각형, 가늘고 길거나, 또는 라운드진 형상을 갖는 반도체 소자.
  24. 제21항에 있어서,
    상기 상호접속 구조체는 가용성부 및 비가용성부를 포함하는 반도체 소자.
  25. 제21항에 있어서,
    상기 상호접속 구조체는 전도성 필라 및 상기 전도성 필라 위에 형성된 범프를 포함하는 반도체 소자.
KR1020110024252A 2010-12-06 2011-03-18 반도체 소자 및 그 제조 방법 KR101681332B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/961,027 US8841779B2 (en) 2005-03-25 2010-12-06 Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US12/961,027 2010-12-06

Publications (2)

Publication Number Publication Date
KR20120062598A true KR20120062598A (ko) 2012-06-14
KR101681332B1 KR101681332B1 (ko) 2016-11-30

Family

ID=44760338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024252A KR101681332B1 (ko) 2010-12-06 2011-03-18 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8841779B2 (ko)
KR (1) KR101681332B1 (ko)
TW (1) TWI567864B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062661A (ko) * 2013-11-29 2015-06-08 삼성디스플레이 주식회사 표시 장치
US9536850B2 (en) 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9633965B2 (en) 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
TWM413300U (en) * 2011-01-10 2011-10-01 Chunghwa Picture Tubes Ltd Circuit board
JP2012186374A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置、及びその製造方法
US8288871B1 (en) * 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US8853853B2 (en) 2011-07-27 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US8980694B2 (en) * 2011-09-21 2015-03-17 Powertech Technology, Inc. Fabricating method of MPS-C2 package utilized form a flip-chip carrier
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
CN104221480B (zh) 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
US10991669B2 (en) * 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6118652B2 (ja) * 2013-02-22 2017-04-19 ルネサスエレクトロニクス株式会社 半導体チップ及び半導体装置
KR20140124631A (ko) * 2013-04-17 2014-10-27 삼성전자주식회사 플립 칩 반도체 패키지
TWI517318B (zh) * 2013-06-14 2016-01-11 日月光半導體製造股份有限公司 具金屬柱組之基板及具金屬柱組之封裝結構
TWI567902B (zh) * 2013-06-14 2017-01-21 日月光半導體製造股份有限公司 具定位組之基板組
US9941240B2 (en) * 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
US9269688B2 (en) * 2013-11-06 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace design for enlarge bump-to-trace distance
US9184111B2 (en) * 2013-11-09 2015-11-10 Delta Electronics, Inc. Wafer-level chip scale package
US9209149B2 (en) 2013-11-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with high assembly yield
US20150187719A1 (en) * 2013-12-30 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trace Design for Bump-on-Trace (BOT) Assembly
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
WO2015198837A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
TWI587463B (zh) * 2014-11-12 2017-06-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
DE102015105752B4 (de) * 2015-04-15 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung mit Reservoir für Markermaterial
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
TWI607327B (zh) * 2015-12-25 2017-12-01 矽創電子股份有限公司 半導體元件
JP2018531525A (ja) * 2015-12-29 2018-10-25 チャイナ ウェーハ レベル シーエスピー カンパニー リミテッド イメージセンシングチップパッケージ構造およびそのパッケージ方法
US10026691B2 (en) * 2016-06-13 2018-07-17 Intel Corporation Package substrate having noncircular interconnects
US10276382B2 (en) 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) * 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
IT201700055942A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
US10276497B2 (en) 2017-09-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Tapering discrete interconnection for an integrated circuit (IC)
TWI655891B (zh) * 2018-03-08 2019-04-01 綠點高新科技股份有限公司 電子模組及其製造方法及電子裝置的殼體及其製造方法
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US11133244B2 (en) * 2019-06-19 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10736216B1 (en) * 2019-07-17 2020-08-04 Dell Products L.P. Non-rectangular connection pad for improved electrical characteristics on traces
US11404390B2 (en) * 2020-06-30 2022-08-02 Micron Technology, Inc. Semiconductor device assembly with sacrificial pillars and methods of manufacturing sacrificial pillars
KR20220089365A (ko) * 2020-12-21 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
TWI799314B (zh) * 2022-07-08 2023-04-11 頎邦科技股份有限公司 覆晶接合構造及其基板

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2548505B1 (fr) 1983-06-30 1986-01-24 Thomson Csf Camera de television en couleur, a imageur solide a transfert de lignes
JPH023687Y2 (ko) 1985-05-15 1990-01-29
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04355933A (ja) 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
US5186383A (en) 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5383916A (en) 1991-11-12 1995-01-24 Puretan International, Inc. Support member for a tanning bed or comparable device
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5314651A (en) 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
JP3152796B2 (ja) 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5386624A (en) 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5519580A (en) 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3353508B2 (ja) 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
JPH08236654A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5650595A (en) 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
EP0747954A3 (en) 1995-06-07 1997-05-07 Ibm Solder ball comprising a metal cover with low melting point
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US5710071A (en) 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
KR0182073B1 (ko) 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09260552A (ja) 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US5854514A (en) 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US5729896A (en) 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5775569A (en) 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
US5795818A (en) 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6333206B1 (en) 1996-12-24 2001-12-25 Nitto Denko Corporation Process for the production of semiconductor device
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
JP3500032B2 (ja) 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
DE69835747T2 (de) 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
JPH1126919A (ja) 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US5985456A (en) 1997-07-21 1999-11-16 Miguel Albert Capote Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE1025587T1 (de) 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JPH11145176A (ja) 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP3819576B2 (ja) 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JPH11330162A (ja) 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
JP2000031204A (ja) 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
EP1099247B1 (en) 1998-07-15 2004-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for transferring solder to a device and/or testing the device
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
DE19839760A1 (de) 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
JP2000133667A (ja) 1998-10-22 2000-05-12 Citizen Watch Co Ltd 突起電極の形成方法
JP2000133672A (ja) 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6383916B1 (en) 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP3346320B2 (ja) 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
US6556268B1 (en) 1999-03-31 2003-04-29 Industrial Technology Research Institute Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
JP4121665B2 (ja) 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
JP2000349194A (ja) 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6458622B1 (en) 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001068836A (ja) 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6303400B1 (en) * 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6774474B1 (en) 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
JP2001156203A (ja) 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2001230339A (ja) 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
JP2001313314A (ja) 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2001332583A (ja) 2000-05-22 2001-11-30 Fujitsu Ltd 半導体チップの実装方法
US6787918B1 (en) 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6573610B1 (en) 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
JP2001351945A (ja) 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6201305B1 (en) 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP3506233B2 (ja) 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US7103398B2 (en) 2000-11-01 2006-09-05 3M Innovative Properties Company Electrical sensing and/or signal application device
JP2002151532A (ja) 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
DE10163799B4 (de) 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6518678B2 (en) 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7242099B2 (en) 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2002270732A (ja) 2001-03-13 2002-09-20 Sharp Corp アンダーフィル材付き電子部品
ATE458249T1 (de) 2001-03-15 2010-03-15 Halo Inc Doppelbit monos speicherzellgebrauch für breite programbandbreite
US7331502B2 (en) 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US6495397B2 (en) 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
TW498506B (en) 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US6664483B2 (en) 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6510976B2 (en) 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US7294457B2 (en) 2001-08-07 2007-11-13 Boehringer Ingelheim (Canada) Ltd. Direct binding assay for identifying inhibitors of HCV polymerase
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6660560B2 (en) 2001-09-10 2003-12-09 Delphi Technologies, Inc. No-flow underfill material and underfill method for flip chip devices
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
TW507341B (en) 2001-11-01 2002-10-21 Siliconware Precision Industries Co Ltd Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
US7202556B2 (en) 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
AU2002234063A1 (en) 2001-12-26 2003-09-09 Motorola, Inc. Method of mounting a semiconductor die on a substrate without using a solder mask
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TWI268581B (en) 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
TWI239578B (en) 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
JP2003264256A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2003273145A (ja) 2002-03-12 2003-09-26 Sharp Corp 半導体装置
US6767411B2 (en) 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
TW530398B (en) 2002-03-19 2003-05-01 Chipmos Technologies Inc Method for manufacturing bumps of chip scale package (CSP)
TW550800B (en) 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
US6780673B2 (en) 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6659512B1 (en) 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6696644B1 (en) 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
US6811892B2 (en) 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
JP2004095923A (ja) 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
TW561602B (en) 2002-09-09 2003-11-11 Via Tech Inc High density integrated circuit packages and method for the same
JP2004111676A (ja) 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
JP2004165283A (ja) 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
US7173342B2 (en) 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
JP4114483B2 (ja) 2003-01-10 2008-07-09 セイコーエプソン株式会社 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6943058B2 (en) 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor
US6774497B1 (en) 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US20040232560A1 (en) 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US20040232562A1 (en) 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US6849944B2 (en) 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
JP2005028037A (ja) 2003-07-11 2005-02-03 Fuji Photo Film Co Ltd 医用画像処理装置及び医用画像処理方法
TWI227556B (en) 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
TWI241702B (en) 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
KR100523330B1 (ko) 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI241675B (en) 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
KR100541394B1 (ko) 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US7271484B2 (en) 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
US20050082654A1 (en) 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
US7112524B2 (en) 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
JP2005109187A (ja) 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP3877717B2 (ja) 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
TWI245389B (en) 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7736950B2 (en) 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7294451B2 (en) 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
US7294929B2 (en) 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
CN100446205C (zh) 2004-03-29 2008-12-24 日本电气株式会社 半导体装置和其制造方法
JP4024773B2 (ja) 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
KR100597993B1 (ko) 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
TWI240389B (en) 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
US7224073B2 (en) 2004-05-18 2007-05-29 Ultratera Corporation Substrate for solder joint
US7183493B2 (en) 2004-06-30 2007-02-27 Intel Corporation Electronic assembly having multi-material interconnects
US7057284B2 (en) 2004-08-12 2006-06-06 Texas Instruments Incorporated Fine pitch low-cost flip chip substrate
JP2006108313A (ja) 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
DE102004050178B3 (de) 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US7488896B2 (en) 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US20060131758A1 (en) 2004-12-22 2006-06-22 Stmicroelectronics, Inc. Anchored non-solder mask defined ball pad
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4190525B2 (ja) 2005-08-22 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4971769B2 (ja) 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
TWI286830B (en) 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
TWI294682B (en) 2006-02-03 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US20070200234A1 (en) 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US7317245B1 (en) 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
JP2007305881A (ja) 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100764055B1 (ko) 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US20080093749A1 (en) 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design
TWI331388B (en) 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP4618260B2 (ja) 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7521284B2 (en) 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
TWI361482B (en) 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
US8178392B2 (en) 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
US20090057378A1 (en) 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
TWI357137B (en) 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358113B (en) 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
TW200921868A (en) 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7847399B2 (en) 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP5107012B2 (ja) 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
TWI340615B (en) 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
US7670939B2 (en) 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
US7851928B2 (en) 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TWI425896B (zh) 2008-06-11 2014-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
KR100979497B1 (ko) 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7790509B2 (en) 2008-06-27 2010-09-07 Texas Instruments Incorporated Method for fine-pitch, low stress flip-chip interconnect
TWI384600B (zh) 2008-12-09 2013-02-01 Advanced Semiconductor Eng 內埋線路基板及其製造方法
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US20110049703A1 (en) 2009-08-25 2011-03-03 Jun-Chung Hsu Flip-Chip Package Structure
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP6503687B2 (ja) 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536850B2 (en) 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
KR20150062661A (ko) * 2013-11-29 2015-06-08 삼성디스플레이 주식회사 표시 장치
US9633965B2 (en) 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Also Published As

Publication number Publication date
US20110248399A1 (en) 2011-10-13
TWI567864B (zh) 2017-01-21
US10580749B2 (en) 2020-03-03
US20140319692A1 (en) 2014-10-30
US8841779B2 (en) 2014-09-23
TW201225210A (en) 2012-06-16
KR101681332B1 (ko) 2016-11-30
US20120241946A9 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
KR101681332B1 (ko) 반도체 소자 및 그 제조 방법
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
US9899286B2 (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8350384B2 (en) Semiconductor device and method of forming electrical interconnect with stress relief void
KR101921332B1 (ko) 반도체 소자 및 그 제조 방법
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
KR101785729B1 (ko) 반도체 소자 및 그 제조 방법
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20140113446A1 (en) Semiconductor Device and Method of Confining Conductive Bump Material with Solder Mask Patch
KR101979024B1 (ko) 반도체 소자 및 그 제조 방법
KR20120064601A (ko) 반도체 소자 및 그 제조 방법
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
KR101794353B1 (ko) 반도체 소자 및 그 제조 방법
USRE47600E1 (en) Semiconductor device and method of forming electrical interconnect with stress relief void

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 4