JP2018531525A - イメージセンシングチップパッケージ構造およびそのパッケージ方法 - Google Patents
イメージセンシングチップパッケージ構造およびそのパッケージ方法 Download PDFInfo
- Publication number
- JP2018531525A JP2018531525A JP2018540203A JP2018540203A JP2018531525A JP 2018531525 A JP2018531525 A JP 2018531525A JP 2018540203 A JP2018540203 A JP 2018540203A JP 2018540203 A JP2018540203 A JP 2018540203A JP 2018531525 A JP2018531525 A JP 2018531525A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- sensor chip
- substrate
- chip
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 230000001681 protective effect Effects 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 6
- 238000012536 packaging technology Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
イメージセンシングチップパッケージ構造およびそのパッケージ方法。イメージセンシングチップパッケージ構造はイメージセンシングチップと、イメージセンシングチップ制御用の制御チップを備えている。イメージセンシングチップパッケージ構造はさらに、第１の面及び第２の面を互いに反対側に有する基板を備えている。イメージセンシングチップは基板に電気的に接続され、基板の第１の面に設けられている。制御チップは基板に電気的に接続され、基板の第２の面に設けられている。イメージセンシングチップのパッケージングにスタックパッケージング技術を応用することで、イメージセンシングチップのパッケージ構造の小サイズ化、およびイメージセンシングチップの集積度の向上が図れる。
【選択図】図１
【選択図】図１
Description
本願は、２０１５年１２月２９日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造およびイメージセンシングチップパッケージ方法」（IMAGE SENSING CHIP PACKAGING STRUCTURE AND IMAGE SENSING CHIP PACKAGING METHOD）と題する中国特許出願No. 201511008692.5、および２０１５年１２月２９日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造」（IMAGE SENSING CHIP PACKAGING STRUCTURE）と題する中国特許出願No. 201521117238.9の優先権を主張する。
本発明は、半導体チップのパッケージ技術、特にイメージセンサチップのパッケージ技術に関するものである。
画像取得用の機能チップとしてのイメージセンサは、電子機器のカメラに通常用いられている。カメラフォンの急速および継続的な技術革新に伴い、イメージセンサチップに対する市場の需要は今後も増大し続けることが見込まれる。また、スカイプ（Skype）などのリアルタイムのコミュニケーションサービスの流行や、セキュリティ監視市場の成長や、地球規模の自動車エレクトロニクスの急速な技術革新なども、イメージセンサチップの大規模な発展を後押ししている。同時に、イメージセンサチップのパッケージ技術も急速に成長している。
パッケージ・オン・パッケージ（ＰＯＰ）技術は、スマートフォンやタブレットコンピュータなどのモバイル機器のＩＣパッケージ用に開発され、システムインテグレーションに応用可能な、よく用いられている三次元スタッキング技術の一つである。
このパッケージ・オン・パッケージ技術を、イメージセンサチップのパッケージングにどのように応用するかが、当業者の技術的課題となっている。
本発明は、パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、新規なイメージセンサチップパッケージおよび新規なイメージセンサチップのパッケージ方法を提供する。本発明により、イメージセンサチップパッケージの小サイズ化およびイメージセンサチップの集積度の向上が図れる。
本発明に係るイメージセンサチップパッケージは、イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップと、第１の面及び第２の面を互いに反対側に有する基板とを備えている。前記イメージセンサチップは、前記基板に電気的に接続され、前記基板の前記第１の面に設けられており、前記制御チップは前記基板に電気的に接続され、前記基板の前記第２の面に設けられている。
前記イメージセンサチップが第１の面と、第１の面と反対側に第２の面を有し、前記イメージセンサチップの前記第１の面に、感光領域と、前記感光領域以外の部分に接触パッドが設けられており、前記イメージセンサチップの前記第２の面には、前記接触パッドに電気的に接続されたはんだボールが設けられており、前記イメージセンサチップが前記はんだボールを介して前記基板に電気的に接続されている構造を採用することができる。
前記イメージセンサチップの前記第１の面が、保護カバー板で覆われており、密封されたキャビティが前記保護カバー板と前記イメージセンサチップとの間に形成されており、前記感光領域が前記密封されたキャビティ内にある構成を採用することができる。
前記保護カバー板を反射防止ガラス製とすることができる。
前記基板の前記第２の面に、外部回路との電気的接続用のはんだバンプブロックが設けられており、前記はんだバンプブロックの高さが前記制御チップの高さよりも大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に空間が形成される構成とすることができる。
前記制御チップがフリップチップ法により前記基板に電気的に接続されている構成を採用することができる。
前記制御チップが糸はんだを介して前記基板に電気的に接続されている構成を採用することができる。
本発明に係るイメージセンサチップのパッケージ方法は、イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップを準備する工程と、第１の面及び第２の面を互いに反対側となるように有する基板を準備する工程と、前記制御チップを前記基板の前記第２の面に電気的に接続する工程と、前記イメージセンサチップを前記基板の前記第１の面に電気的に接続する工程を含む。
前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、第１の面及び第２の面を互いに反対側となるように有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドが設けられているイメージセンサチップが配列されたウェーハを準備し、前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、各イメージセンサチップと前記保護カバー板の間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、前記貫通シリコンビア内に金属配線層を形成し、この金属配線層を前記接触パッドに電気的に接続し、前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールを前記金属配線層に電気的に接続し、イメージセンサチップ及び保護カバー板を切断して互いに接続しているイメージセンサチップを分離させる構成を採用することができる。
前記保護カバー板は反射防止ガラス製とすることができる。
前記制御チップが、フリップチップ法により前記基板に電気的に接続されている構成を採用することができる。
前記制御チップが、ワイヤボンディング法により前記基板に電気的に接続されている構成を採用することができる。
前記基板の前記第２の面に、外部回路への電気的接続用のはんだバンプブロックを設ける工程をさらに含み、このはんだバンプブロックの高さが前記制御チップの高さより大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に隙間が形成される構成を採用することができる。
パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、本発明の実施例に係る新規なイメージセンサチップパッケージおよびイメージセンサチップのパッケージ方法によれば、イメージセンサチップパッケージの小サイズ化、およびイメージセンサチップの集積度の向上が図れる。
次に、図面を参照しながら本発明の実施例を詳細に説明する。実施例は本発明を限定することを意図したものではなく、実施例に基づき当業者が行うことができる構造上、方法上、機能上の変形はすべて本発明の保護の範囲内と見なされる。
また添付の図面は本発明の実施例を理解しやすくすることのみを目的とするものであり、本発明を不当に限定するものと理解されるべきではない。より明確に発明を理解できるように、図面の縮尺比は実物とは異なっている。例えば部分的に拡大したり、縮小している場合がある。さらに長さ、幅、深さを有する三次元のサイズは、実際の製品のものと理解すべきである。
図１は、本発明の一の実施例のイメージセンサチップパッケージの概略図である。このイメージセンサチップパッケージは、イメージセンサチップ１０と、制御チップ２０と、基板３０を備えている。基板３０は、お互いに反対側にある第１の面３１及び第２の面３２を有する。イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３１上に配置されている。イメージセンサチップ１０と制御チップ２０が基板３０を挟んで反対側に設けられることで、イメージセンサチップはパッケージ・オン・パッケージ構造を有する。
このパッケージ・オン・パッケージ構造により、イメージセンサチップの集積度が向上し、パッケージのサイズを小さくすることができる。
イメージセンサチップ１０は、少なくともイメージセンシングユニットを有する半導体チップである。イメージセンシングユニットとしてはＣＭＯＳセンサやＣＣＤセンサを用いることができる。イメージセンサチップ１０は、イメージセンシングユニットに接続される結合回路（associative circuit）をさらに備えている。
制御チップ２０はイメージセンサチップ１０を制御する。制御チップ２０は、電気信号を制御チップ２０とイメージセンサチップ１０との間で送信可能なものでさえあれば、すなわちここでいう「制御」が可能なものであれば、その機能は限定されない。ここでは基板３０は電気的相互接続構造３４を備え、イメージセンサチップ１０は、この電気的相互接続構造３４を介して制御チップ２０に接続されている。
実施例のイメージセンサチップ１０はＣＭＯＳセンサを備えた半導体チップであり、第１の面１０１と、第１の面１０１と反対側の第２の面１０２を有する。第１の面１０１には、感光領域１０３と、感光領域１０３以外の部分に接触パッド１０４が設けられている。接触パッド１０４は、感光領域１０３に電気的に接続されている（接続部は図１には示されていない）。
イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。イメージセンサチップ１０の第２の面１０２には、接触パッド１０４に電気的に接続されたはんだボール１０５が形成されている。イメージセンサチップ１０は、はんだボール１０５を基板３０に溶接することで基板３０に電気的に接続されている。
イメージセンサチップ１０の保護、および感光領域１０３のほこりなどによる汚染防止の目的で、イメージセンサチップ１０の第１の面１０１は、保護カバー板１０６で覆われている。保護カバー板１０６とイメージセンサチップ１０との間に密封されたキャビティ１０７が形成されており、このキャビティ１０７内に感光領域１０３が収容され、ほこりなどによる感光領域１０３の汚染を防止している。実施例では、支持ユニット１０８が保護カバー板１０６の表面に形成されている。支持ユニット１０８は、保護カバー板１０６とイメージセンサチップ１０の間に位置し、キャビティ１０７は支持ユニット１０８と、保護カバー板１０６と、イメージセンサチップ１０とによって取り囲まれている。
保護カバー板１０６は透光性の素材で形成する。一つの実施形態としては、光が感光領域１０３に届きやすくするために、保護カバー板１０６は、透光性の高い反射防止ガラス製としている。
一つの実施形態としては、支持ユニット１０８はフォトレジスト製であり、保護カバー板１０６の表面に露光現像（exposure developing）法で形成されている。
制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３２に設けられている。制御チップ２０は複数の電気接続パッド２１を備え、はんだバンプスポット２２が各電気接続パッド２１に形成されている。はんだバンプスポット２２は金、スズ鉛合金、あるいは他の鉛フリー金属材料製とすることができる。電気接続パッド２１はフリップチップ（flip-chip）法により、はんだバンプスポット２２を介して基板３０に電気的に接続され、これにより制御チップ２０は基板３０に電気的に接続されている。
別の実施形態としては、制御チップ２０はワイヤボンディングにより、すなわち糸はんだを介して、基板３０に電気的に接続する。糸はんだの素材としては、銅、タングステン、アルミニウム、金、銀などの金属が挙げられる。また制御チップ２０と糸はんだとを保護するために、制御チップ２０と糸はんだとをパッケージすることでパッケージが形成される。
一つの実施形態としては、基板３０はプラスチック材料製である。応力の影響をなくすために、イメージセンサチップ１０と制御チップ２０とは、アンダーフィル法により基盤３０に電気的に接続してもよい。すなわち図１に示すように、アンダーフィル材２３を制御チップ１０と基板３０との間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。
イメージセンサチップパッケージを他の外部回路に電気的に接続するために、基板３０の第２の面３２には、外部回路との電気的接続用のはんだバンプブロック３３が設けられている。はんだバンプブロック３３を外部回路に電気的に接続した際に、制御チップ２０と外部回路の間に隙間ができるように、はんだバンプブロック３３の高さは、制御チップ２０の高さよりも大きくなっている。
電気的相互接続構造３４は基板３０に設けられている。イメージセンサチップ１０と、制御チップ２０と、はんだバンプブロック３３とは、電気的相互接続構造３４を介して互いに電気的に接続されている。
図２（ａ）〜図２（ｆ）は本発明の実施形態に係るイメージセンサチップのパッケージ方法を示す概略図である。
図２（ａ）に示すように、イメージセンサチップ１０と、制御チップ２０と、基板３０とを準備する。制御チップ２０はイメージセンサチップ１０を制御するものであり、基板３０は第１の面３１と、第１の面３１と反対側に第２の面３２を有する。
図２（ｂ）に示すように、制御チップ２０を基板３０の第２の面３２に電気的に接続する。制御チップ２０は複数の電気接続パッド２１を有し、はんだバンプスポット２２が電気接続パッド２１に形成されている。はんだバンプスポット２２は、金、スズ鉛合金、あるいは他の鉛フリー金属材料製とすることができる。電気接続パッド２１はフリップチップ（flip-chip）法により、はんだバンプスポット２２を介して基板３０に電気的に接続され、これにより制御チップ２０は基板３０に電気的に接続される。
図２（ｃ）に示すように、アンダーフィル法を用いて、アンダーフィル材２３を制御チップ１０と基板３０の間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。
別の実施形態としては、制御チップ２０はワイヤボンディングにより、すなわち糸はんだを介して、基板３０に電気的に接続する。糸はんだの素材としては、銅、タングステン、アルミニウム、金、銀などの金属が挙げられる。また制御チップ２０と糸はんだを保護するために、制御チップ２０と糸はんだをパッケージすることでパッケージを形成する。
図２（ｄ）に示すように、制御チップを基板の第２の面に電気的に接続した後で、且つイメージセンサチップを基板の第１の面に接続する前に、外部回路との電気的接続用のはんだバンプブロック３３を、はんだボール（soldering ball）法により、基板３０の第２の面３２に設ける。はんだバンプブロック３３を外部回路に電気的に接続した際に、制御チップ２０と外部回路との間に隙間ができるように、はんだバンプブロック３３の高さは、制御チップ２０の高さよりも大きくする。
図２（ｅ）に示すように、イメージセンサチップ１０を保護カバー板１０６で覆う。
一つの実施形態としては、イメージセンサチップ１０はＣＭＯＳセンサを備える半導体チップであり、第１の面１０１及び第２の面１０２を互いに反対側に有する。第１の面１０１には、感光領域１０３と、感光領域１０３以外の部分に接触パッド１０４とを設ける。接触パッド１０４は、感光領域１０３に電気的に接続する。
具体的には、図２（ｅ）の方法は、以下の工程を含む。
所定の配列の（複数の）イメージセンサチップ１０を含むウェーハを準備する工程。
ウェーハと同一サイズの保護カバー板１０６を準備する工程。保護カバー板の表面に、イメージセンサチップ１０と一対一で対応するように所定の配列で支持ユニット１０８を形成する工程。
保護カバー板１０６とイメージセンサチップ１０との間に支持ユニット１０８を介在させた状態で、保護カバー板１０６をイメージセンサチップ１０の第１の面１０１に位置を合わせて積層する工程。ここで、保護カバー板１０６と個々のイメージセンサチップ１０との間に密封されたキャビティ１０７が形成され、このキャビティ１０７内に感光領域１０３が収容され、ほこりなどによる感光領域１０３の汚染を防止する。
保護カバー板１０６は透光性の素材で形成する。一つの実施形態としては、光が感光領域１０３に届きやすくするために、保護カバー板１０６は、透光性の高い反射防止ガラス製とする。
支持ユニット１０８はフォトレジスト製とすることができる。
図２（ｆ）に示すように、イメージセンサチップ１０の第２の面１０２にはんだボール１０５を形成し、このはんだボール１０５を接触パッド１０４に電気的に接続する。具体的に言うと、イメージセンサチップ１０の第２の面１０２に、貫通シリコンビア（via）法で、複数の貫通シリコンビアを、接触パッド１０４と一対一で対応するように形成し、接触パッド１０４を貫通シリコンビアの底部から露出させる。金属配線層１００を貫通シリコンビア内に形成し、これを接触パッド１０４に電気的に接続する。金属配線層１００はイメージセンサチップ１０の第２の面１０２まで延びている。はんだボール１０５をイメージセンサチップ１０の第２の面１０２に形成し、これを金属配線層１００に電気的に接続する。
ウェーハ及び保護カバー板を切断し、互いに接続している複数のイメージセンサチップ１０を分離する。
図２（ｇ）に示すように、はんだボール１０５を基板３０に溶接することで、イメージセンサチップ１０を基板３０の第１の面３１に電気的に接続し、イメージセンサチップ１０を基板３０に電気的に接続する。イメージセンサチップ１０は制御チップ２０の反対側に位置する。
上記実施形態は、本発明に係る新規なイメージセンサチップパッケージと、新規なイメージセンサチップのパッケージ方法を提供する。ここではイメージセンサチップパッケージングにパッケージ・オン・パッケージ技術を用いており、これによりイメージセンサチップパッケージのサイズの小サイズ化と、イメージセンサチップの集積度の向上が図れる。
ここで開示した各実施形態は一つの独立した技術的課題の解決手段と理解すべきである。上記の説明は発明を明確に開示することが唯一の目的であり、当業者は明細書を全体としてみるべきであり、当業者が本明細書から理解できる他の実施例は、これらの実施例の技術的解決手段を適切に組み合わせることで形成されるかもしれない。
上記の発明の詳細な説明は、本発明の実施形態の説明に過ぎず、本発明の保護の範囲を限定することを意図したものではない。本発明の主旨から外れない均等な実施形態や変更は、本発明の保護の範囲内であると解釈されなければならない。
前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、第１の面及び第２の面を互いに反対側となるように有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドが設けられているイメージセンサチップが配列されたウェーハを準備し、前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、各イメージセンサチップと前記保護カバー板の間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、前記貫通シリコンビア内に金属配線層を形成し、この金属配線層を前記接触パッドに電気的に接続し、前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールを前記金属配線層に電気的に接続し、ウェーハ及び保護カバー板を切断して互いに接続しているイメージセンサチップを分離させる構成を採用することができる。
図１は、本発明の一の実施例のイメージセンサチップパッケージの概略図である。このイメージセンサチップパッケージは、イメージセンサチップ１０と、制御チップ２０と、基板３０を備えている。基板３０は、お互いに反対側にある第１の面３１及び第２の面３２を有する。イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３２上に配置されている。イメージセンサチップ１０と制御チップ２０が基板３０を挟んで反対側に設けられることで、イメージセンサチップはパッケージ・オン・パッケージ構造を有する。
一つの実施形態としては、基板３０はプラスチック材料製である。応力の影響をなくすために、イメージセンサチップ１０と制御チップ２０とは、アンダーフィル法により基盤３０に電気的に接続してもよい。すなわち図１に示すように、アンダーフィル材２３を制御チップ２０と基板３０との間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。
Claims (13)
- イメージセンサチップと、
前記イメージセンサチップを制御するように構成されている制御チップと、
第１の面及び第２の面を互いに反対側に有する基板を備え、
前記イメージセンサチップは、前記基板に電気的に接続され、前記基板の前記第１の面に設けられており、
前記制御チップは前記基板に電気的に接続され、前記基板の前記第２の面に設けられているイメージセンサチップパッケージ。 - 前記イメージセンサチップが第１の面及び第２の面を互いに反対側に有し、前記イメージセンサチップの前記第１の面に、感光領域と、前記感光領域以外の部分に接触パッドとが設けられており、前記イメージセンサチップの前記第２の面には、前記接触パッドに電気的に接続されたはんだボールが設けられており、前記イメージセンサチップが前記はんだボールを介して前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。
- 前記イメージセンサチップの前記第１の面が、保護カバー板で覆われており、密封されたキャビティが前記保護カバー板と前記イメージセンサチップとの間に形成されており、前記感光領域が前記密封されたキャビティ内にある、請求項２に記載のイメージセンサチップパッケージ。
- 前記保護カバー板が反射防止ガラス製である、請求項３に記載のイメージセンサチップパッケージ。
- 前記基板の前記第２の面に、外部回路との電気的接続用のはんだバンプブロックが設けられており、前記はんだバンプブロックの高さが前記制御チップの高さよりも大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に空間が形成される、請求項１に記載のイメージセンサチップパッケージ。
- 前記制御チップがフリップチップ法により前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。
- 前記制御チップが糸はんだを介して前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。
- イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップを準備する工程と、
第１の面及び第２の面を互いに反対側に有する基板を準備する工程と、
前記制御チップを前記基板の前記第２の面に電気的に接続する工程と、
前記イメージセンサチップを前記基板の前記第１の面に電気的に接続する工程を含む、イメージセンサチップのパッケージ方法。 - 前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、
それぞれが第１の面及び第２の面を互いに反対側に有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドとが設けられている所定の配列のイメージセンサチップを含むウェーハを準備し、
前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、
各イメージセンサチップと前記保護カバー板との間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、
前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、
前記貫通シリコンビア内に金属配線層を形成し、この金属配線層は前記接触パッドに電気的に接続するものであり、
前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールは前記金属配線層に電気的に接続するものであり、
前記イメージセンサチップ及び前記保護カバー板を切断し、互いに接続しているイメージセンサチップを分離させる、請求項８に記載のイメージセンサチップのパッケージ方法。 - 前記保護カバー板が反射防止ガラス製である、請求項９に記載のイメージセンサチップのパッケージ方法。
- 前記制御チップが、フリップチップ法により前記基板に電気的に接続されている、請求項８に記載のイメージセンサチップのパッケージ方法。
- 前記制御チップが、ワイヤボンディング法により前記基板に電気的に接続されている、請求項８に記載のイメージセンサチップのパッケージ方法。
- 前記基板の前記第２の面に、外部回路への電気的接続用のはんだバンプブロックを設ける工程をさらに含み、このはんだバンプブロックの高さが前記制御チップの高さより大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路との間に隙間が形成される、請求項８に記載のイメージセンサチップのパッケージ方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511008692.5A CN105448944B (zh) | 2015-12-29 | 2015-12-29 | 影像传感芯片封装结构及其封装方法 |
| CN201521117238.9U CN205452287U (zh) | 2015-12-29 | 2015-12-29 | 影像传感芯片封装结构 |
| CN201511008692.5 | 2015-12-29 | ||
| CN201521117238.9 | 2015-12-29 | ||
| PCT/CN2016/112080 WO2017114353A1 (zh) | 2015-12-29 | 2016-12-26 | 影像传感芯片封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018531525A true JP2018531525A (ja) | 2018-10-25 |
| JP2018531525A6 JP2018531525A6 (ja) | 2018-12-13 |
Family
ID=59225861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018540203A Pending JP2018531525A (ja) | 2015-12-29 | 2016-12-26 | イメージセンシングチップパッケージ構造およびそのパッケージ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20180308890A1 (ja) |
| JP (1) | JP2018531525A (ja) |
| KR (1) | KR20180061293A (ja) |
| WO (1) | WO2017114353A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017122449A1 (ja) * | 2016-01-15 | 2017-07-20 | ソニー株式会社 | 半導体装置および撮像装置 |
| JP7364343B2 (ja) * | 2019-02-26 | 2023-10-18 | 浜松ホトニクス株式会社 | 光検出装置の製造方法、及び光検出装置 |
| KR102650997B1 (ko) | 2019-05-20 | 2024-03-25 | 삼성전자주식회사 | 이미지 센서 패키지 |
| KR20210021172A (ko) | 2019-08-14 | 2021-02-25 | 삼성전자주식회사 | 이미지 센서 칩을 포함하는 반도체 패키지 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260996A (ja) * | 1998-03-16 | 1999-09-24 | Matsushita Electron Corp | 光学半導体装置とその製造方法 |
| JP2002158326A (ja) * | 2000-11-08 | 2002-05-31 | Apack Technologies Inc | 半導体装置、及び製造方法 |
| JP2007184680A (ja) * | 2006-01-04 | 2007-07-19 | Fujifilm Corp | 固体撮像装置及びその製造方法 |
| JP2015084378A (ja) * | 2013-10-25 | 2015-04-30 | キヤノン株式会社 | 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559539B2 (en) * | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
| TWI231606B (en) * | 2003-11-10 | 2005-04-21 | Shih-Hsien Tseng | Image pickup device and a manufacturing method thereof |
| US8841779B2 (en) * | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| KR100738653B1 (ko) * | 2005-09-02 | 2007-07-11 | 한국과학기술원 | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 |
| CN100552941C (zh) * | 2006-12-27 | 2009-10-21 | 日月光半导体制造股份有限公司 | 影像感测模块 |
| US9196571B2 (en) * | 2010-01-13 | 2015-11-24 | Xintec Inc. | Chip device packages and fabrication methods thereof |
| CN102623477A (zh) * | 2012-04-20 | 2012-08-01 | 苏州晶方半导体股份有限公司 | 影像传感模组、封装结构及其封装方法 |
| JP6693068B2 (ja) * | 2015-03-12 | 2020-05-13 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
| CN205452287U (zh) * | 2015-12-29 | 2016-08-10 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构 |
| CN105448944B (zh) * | 2015-12-29 | 2019-09-17 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构及其封装方法 |
-
2016
- 2016-12-26 WO PCT/CN2016/112080 patent/WO2017114353A1/zh active Application Filing
- 2016-12-26 KR KR1020187011950A patent/KR20180061293A/ko not_active Application Discontinuation
- 2016-12-26 JP JP2018540203A patent/JP2018531525A/ja active Pending
- 2016-12-26 US US15/767,623 patent/US20180308890A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260996A (ja) * | 1998-03-16 | 1999-09-24 | Matsushita Electron Corp | 光学半導体装置とその製造方法 |
| JP2002158326A (ja) * | 2000-11-08 | 2002-05-31 | Apack Technologies Inc | 半導体装置、及び製造方法 |
| JP2007184680A (ja) * | 2006-01-04 | 2007-07-19 | Fujifilm Corp | 固体撮像装置及びその製造方法 |
| JP2015084378A (ja) * | 2013-10-25 | 2015-04-30 | キヤノン株式会社 | 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180061293A (ko) | 2018-06-07 |
| WO2017114353A1 (zh) | 2017-07-06 |
| US20180308890A1 (en) | 2018-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6102941B2 (ja) | 光学装置及びその製造方法 | |
| US9129873B2 (en) | Package of finger print sensor and fabricating method thereof | |
| KR101683688B1 (ko) | 집적 회로 패키지 및 집적 회로 패키지 제조 방법 | |
| US7675131B2 (en) | Flip-chip image sensor packages and methods of fabricating the same | |
| KR101401708B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TW201803056A (zh) | 半導體封裝及其製造方法 | |
| TWI446466B (zh) | 在引線鍵合的晶片上疊置倒裝晶片的方法 | |
| US20170047294A1 (en) | Semiconductor package and manufacturing method thereof | |
| KR102084540B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20140081858A (ko) | 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리 | |
| KR20150055894A (ko) | 반도체 장치 및 이의 제조 방법 | |
| WO2018054315A1 (zh) | 封装结构以及封装方法 | |
| JP2018531525A6 (ja) | イメージセンシングチップパッケージ構造およびそのパッケージ方法 | |
| JP2018531525A (ja) | イメージセンシングチップパッケージ構造およびそのパッケージ方法 | |
| TWI566340B (zh) | 半導體封裝及製造其之方法 | |
| CN105448944B (zh) | 影像传感芯片封装结构及其封装方法 | |
| KR20210051536A (ko) | 반도체 칩, 및 이를 가지는 반도체 패키지 | |
| US20230207414A1 (en) | Semiconductor package having improved heat dissipation characteristics | |
| KR20210068891A (ko) | 인터포저, 및 이를 가지는 반도체 패키지 | |
| KR20210146165A (ko) | 반도체 패키지 | |
| KR101301838B1 (ko) | 반도체 디바이스 | |
| JP2018534782A (ja) | イメージセンシングチップパッケージ構造および方法 | |
| KR101537390B1 (ko) | 인터포저를 이용한 적층형 반도체 패키지 | |
| KR20230087821A (ko) | 반도체 패키지 | |
| KR101624850B1 (ko) | 적층형 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20180517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200303 |