KR20180061293A - 이미지 감지 칩 패키징 구조 및 이의 패키징 방법 - Google Patents

이미지 감지 칩 패키징 구조 및 이의 패키징 방법 Download PDF

Info

Publication number
KR20180061293A
KR20180061293A KR1020187011950A KR20187011950A KR20180061293A KR 20180061293 A KR20180061293 A KR 20180061293A KR 1020187011950 A KR1020187011950 A KR 1020187011950A KR 20187011950 A KR20187011950 A KR 20187011950A KR 20180061293 A KR20180061293 A KR 20180061293A
Authority
KR
South Korea
Prior art keywords
image sensor
sensor chip
substrate
chip
electrically connected
Prior art date
Application number
KR1020187011950A
Other languages
English (en)
Inventor
지치 왕
즈지에 션
지아웨이 첸
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201521117238.9U external-priority patent/CN205452287U/zh
Priority claimed from CN201511008692.5A external-priority patent/CN105448944B/zh
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20180061293A publication Critical patent/KR20180061293A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 감지 칩 패키징 구조 및 이의 패키징 방법. 이미지 감지 칩 및 이미지 감지 칩을 제어하기 위해 사용되는 제어 칩을 갖는 이미지 감지 칩 패키징 구조가 제공된다. 이미지 감지 칩 패키징 구조는 또한, 서로 대향하는 제1 표면 및 제2 표면이 제공되는 기판을 포함한다. 이미지 감지 칩은 기판에 전기적으로 연결되고, 기판의 제1 표면 상에 위치된다. 제어 칩은 기판에 전기적으로 연결되고, 기판의 제2 표면 상에 위치된다. 이미지 감지 칩의 패키징에 적층된 패키징 기술을 적용함으로써, 이미지 감지 칩의 패키징 구조의 크기가 감소되어, 이미지 감지 칩의 집적도를 개선한다.

Description

이미지 감지 칩 패키징 구조 및 이의 패키징 방법
본 출원은 2015년 12월 29일 화요일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSING CHIP PACKAGING STRUCTURE AND IMAGE SENSING CHIP PACKAGING METHOD"인 중국 특허 출원 제201511008692.5호에 대한 우선권, 및 2015년 12월 29일 화요일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSING CHIP PACKAGING STRUCTURE"인 중국 특허 출원 제201521117238.9호에 대한 우선권을 주장하며, 상기 출원 둘 모두는 그 전체가 참조로 본원에 통합되어 있다.
본 개시는 반도체 칩에 대한 패키징 기술에 관한 것이고, 특히 이미지 센서 칩에 대한 패키징 기술에 관한 것이다.
이미지 포착을 위한 기능 칩으로서 작용하는 이미지 센서 칩은 통상적으로 전자 제품의 카메라에서 사용된다. 카메라 폰들의 지속적이고 활발한 개발로부터 이익을 얻는, 이미지 센서 칩에 대한 시장 수요들은 장래에 계속 증가한다. 또한, 스카이프(Skype), 보안 모니터링 시장의 부상 및 전세계 자동차 일렉트로닉스들의 급속한 개발과 같은 보편적인 네트워크 실시간 통신에 의해, 상당한 적용 규모의 이미지 센서 칩들이 또한 도출된다. 한편, 이미지 센서 칩에 대한 패키징 기술이 또한 급격히 개발되고 있다.
패키지-온-패키지(POP) 기술은 스마트 폰 및 태블릿 컴퓨터와 같은 모바일 디바이스의 IC 패키지를 위해 개발되고 시스템 통합에 적용될 수 있는 대중적인 3차원 적층 기술들 중 하나이다.
패키지-온-패키지 기술을 이미지 센서 칩 패키징 분야에 적용하는 방법은 당업자들에 의해 해결되도록 소망되는 기술적 문제가 된다.
본 개시에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 센서 칩의 집적도가 개선된다.
본 개시에 따른 이미지 센서 칩 패키지가 제공된다. 이미지 센서 칩 패키지는 이미지 센서 칩 및 이미지 센서 칩을 제어하도록 구성되는 제어 칩을 포함한다. 이미지 센서 칩 패키지는 기판을 더 포함한다. 기판은 서로 대향하는 제1 표면 및 제2 표면을 포함한다. 이미지 센서 칩은 기판에 전기적으로 연결되고, 기판의 제1 표면 상에 배열된다. 제어 칩은 기판에 전기적으로 연결되고, 기판의 제2 표면 상에 배열된다.
선택적으로, 이미지 센서 칩은 서로 대향하는 제1 표면 및 제2 표면을 포함하고, 이미지 센서 칩의 제1 표면은 감광성 영역 및 감광성 영역 이외의 영역 상의 접촉 패드와 배열되고, 이미지 센서 칩의 제2 표면은 접촉 패드에 전기적으로 연결되는 솔더 볼과 배열되고, 이미지 센서 칩은 솔더 볼을 통해 기판에 전기적으로 연결된다.
선택적으로, 이미지 센서 칩의 제1 표면은 보호용 커버 플레이트에 의해 커버되고, 보호용 커버 플레이트와 이미지 센서 칩 사이에 밀봉된 캐비티가 형성되고, 밀봉된 캐비티에 감광성 영역이 위치된다.
선택적으로, 보호용 커버 플레이트 반사방지 유리로 제조된다.
선택적으로, 기판의 제2 표면은 외부 회로와의 전기적 연결을 위해 솔더 범프 블록과 배열되고, 솔더 범프 블록의 높이는 제어 칩의 높이보다 높고, 솔더 범프 블록이 외부 회로와 전기적으로 연결되는 경우 제어 칩과 외부 회로 사이에 공간이 형성된다.
선택적으로, 제어 칩은 플립-칩 프로세스로 기판에 전기적으로 연결된다.
선택적으로, 제어 칩은 솔더 와이어를 통해 기판에 전기적으로 연결된다.
본 개시에 따른 이미지 센서 칩 패키징 방법이 추가로 제공된다. 방법은, 이미지 센서 칩, 및 이미지 센서 칩을 제어하도록 구성되는 제어 칩을 제공하는 단계; 기판을 제공하는 단계 ― 기판은 서로 대향하는 제1 표면 및 제2 표면을 포함함 ―; 제어 칩을 기판의 제2 표면에 전기적으로 연결시키는 단계; 및 이미지 센서 칩을 기판의 제1 표면에 전기적으로 연결시키는 단계를 포함한다.
선택적으로, 이미지 센서 칩을 기판에 전기적으로 연결시키기 전에, 방법은, 웨이퍼를 제공하는 단계 ― 웨이퍼는 어레이로 배열되는 이미지 센서 칩들을 포함하고, 이미지 센서 칩들 각각은 서로 대향하는 제1 표면 및 제2 표면을 포함하고, 이미지 센서 칩의 제1 표면은 감광성 영역 및 감광성 영역 이외의 영역 상의 접촉 패드와 배열됨 ―; 웨이퍼와 동일한 크기를 갖는 보호용 커버 플레이트를 제공하는 단계 ― 보호용 커버 플레이트의 표면은 어레이로 배열되는 지지 유닛들과 배열되고, 지지 유닛들은 일대일 방식으로 이미지 센서 칩들에 대응함 ―; 이미지 센서 칩들 각각과 보호용 커버 플레이트 사이에 밀봉된 캐비티를 형성하기 위해, 웨이퍼를 보호용 커버 플레이트와 정렬 및 라미네이팅하는 단계 ― 감광성 영역은 캐비티에 위치됨 ―; 스루 실리콘 비아 프로세스로 이미지 센서 칩의 제2 표면 상에 다수의 스루 실리콘 비아들을 형성하는 단계 ― 스루 실리콘 비아들은 일대일 방식으로 접촉 패드들에 대응하고, 접촉 패드는 스루 실리콘 비아의 바닥으로부터 노출됨 ―; 스루 실리콘 비아에 금속 배선 층을 형성하는 단계 ― 금속 배선 층은 접촉 패드에 전기적으로 연결됨 ―; 이미지 센서 칩의 제2 표면 상에 솔더 볼을 형성하는 단계 ― 솔더 볼은 금속 배선 층에 전기적으로 연결됨 ―; 및 서로 연결된 이미지 센서 칩들을 분리시키기 위해 이미지 센서 칩 및 보호용 커버 플레이트를 커팅하는 단계를 더 포함한다.
선택적으로, 보호용 커버 플레이트 반사방지 유리로 제조된다.
선택적으로, 제어 칩은 플립-칩 프로세스로 기판에 전기적으로 연결된다.
선택적으로, 제어 칩은 솔더 본딩 프로세스로 기판에 전기적으로 연결된다.
선택적으로, 외부 회로와 전기적 연결을 위한 솔더 범프 블록은 기판의 제2 표면 상에 배열되고, 솔더 범프 블록의 높이는 제어 칩의 높이보다 높고, 솔더 범프 블록이 외부 회로와 전기적으로 연결되는 경우 제어 칩과 외부 회로 사이에 공간이 형성된다.
본 개시의 실시예들에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 전송 칩의 집적도가 개선된다.
도 1은 본 개시의 실시예에 따른 이미지 센서 칩 패키지의 개략도이다.
도 2a 내지 도 2g는 본 개시의 실시예에 따른 이미지 센서 칩을 패키징하는 프로세스를 도시하는 개략도들이다.
이하, 본 개시의 실시예들은 도면들과 관련하여 상세히 설명된다. 실시예들은 본 개시를 제한하도록 의도되지 않으며, 이러한 실시예들에 기초하여 구조, 방법 또는 기능에서 당업자들에 의해 행해지는 변환들 모두는 본 개시의 보호 범위 내에 속한다.
제공된 도면들은 오직 본 개시의 실시예들을 이해하는 것을 돕기 위한 것이며, 본 개시를 부적절하게 제한하는 것으로 설명되어서는 안됨을 주목해야 한다. 명확화를 위해, 도면들에 도시된 크기는 축척대로 도시되지 않으며, 줌 인, 줌 아웃 및 다른 방식들로 변경될 수 있다. 또한, 길이, 폭 및 깊이를 포함하는 3차원 크기는 실제 제조에 포함되어야 한다.
도 1을 참조하면, 도 1은 본 개시내용의 실시예에 따른 이미지 센서 칩 패키지의 개략도이다. 이미지 센서 칩 패키지는 이미지 센서 칩(10), 제어 칩(20) 및 기판(30)을 포함한다. 기판(30)은 서로 대향하는 제1 표면(31) 및 제2 표면(32)을 포함한다. 이미지 센서 칩(10)은 기판(30)에 전기적으로 연결되고, 기판(30)의 제1 표면(31) 상에 배열된다. 제어 칩(20)은 기판(30)에 전기적으로 연결되고, 기판(30)의 제2 표면(31) 상에 배열된다. 이미지 센서 칩(10)은 제어 칩(20)에 대향한다. 이러한 방식으로, 이미지 센서 칩에 대한 패키지-온-패키지 구조가 형성된다.
패키지-온-패키지 구조에 있어서, 이미지 센서 칩은 개선된 집적도 및 감소된 패키지 크기를 갖는다.
이미지 센서 칩(10)은 적어도 이미지 감지 유닛을 갖는 반도체 칩이다. 이미지 감지 유닛은 CMOS 센서 또는 CCD 센서일 수 있다. 이미지 센서 칩(10)은 이미지 감지 유닛에 연결된 연관 회로를 더 포함할 수 있다.
제어 칩(20)은 이미지 센서 칩(10)을 제어하도록 구성된다. 전기 신호가 제어 칩(20)과 이미지 센서 칩(10) 사이에서 송신되지 않는 한, 제어 칩(20)의 기능은 본원에서 제한되지 않으며, 즉, 본원의 "제어"가 달성될 수 있다. 구현에서, 기판(30)은 전기적 상호연결 구조(34)와 배열되고, 이미지 센서 칩(10)은 전기적 상호연결 구조(34)를 통해 제어 칩(20)에 전기적으로 연결된다.
실시예의 이미지 센서 칩(10)은 CMOS 센서를 갖는 반도체 칩이다. 이미지 센서 칩(10)은 서로 대향하는 제1 표면(101) 및 제2 표면(102)을 포함한다. 감광성 영역(103) 및 감광성 영역(103) 이외의 영역 상의 접촉 패드(104)는 제1 표면(101) 상에 배열된다. 접촉 패드(104)는 감광성 영역(103)(도 1에는 미도시)에 전기적으로 연결된다.
이미지 센서 칩(10)은 기판(30)에 전기적으로 연결되고, 기판(30)의 제1 표면(31) 상에 배열된다. 솔더 볼(105)은 이미지 센서 칩(10)의 제2 표면(102) 상에 형성되고, 솔더 볼(105)은 접촉 패드(104)에 전기적으로 연결된다. 이미지 센서 칩(10)은 솔더 볼(105)을 기판(30)에 납땜함으로써 기판(30)에 전기적으로 연결된다.
이미지 센서 칩(10)을 보호하고 감광성 영역(103)이 먼지 등에 의해 오염되는 것을 방지하기 위해, 이미지 센서 칩(10)의 제1 표면(101)은 보호용 커버 플레이트(106)에 의해 커버된다. 이러한 경우, 보호용 커버 플레이트(106)와 이미지 센서 칩(10) 사이에 밀봉된 캐비티(107)가 형성되고, 감광성 영역(103)은 캐비티(107)에 위치되고 먼지 등에 의해 오염되는 것으로부터 방지된다. 실시예에서, 보호용 커버 플레이트(106)의 표면 상에 지지 유닛(108)이 형성된다. 지지 유닛(108)은 보호용 커버 플레이트(106)와 이미지 센서 칩(10) 사이에 위치되고, 캐비티(107)는 지지 유닛(108), 보호용 커버 플레이트(106) 및 이미지 센서 칩(10)에 의해 둘러싸인다.
보호용 커버 플레이트(106)는 광 투과 재료로 제조된다. 구현에서, 보호용 커버 플레이트(106)는 양호한 광 투과를 갖는 반사방지 유리로 제조되어, 감광성 영역(103)으로의 광의 투영을 용이하게 한다.
구현에서, 지지 유닛(108)은 포토레지스트로 제조되고, 노출 현상 프로세스로 보호용 커버 플레이트(106)의 표면 상에 형성된다.
제어 칩(20)은 기판(30)에 전기적으로 연결되고, 기판(30)의 제2 표면(32) 상에 배열된다. 제어 칩(20)은 다수의 전기적 연결 패드들(21)과 배열되고, 전기적 연결 패드(21) 상에 솔더 범프 스팟(22)이 형성된다. 솔더 범프 스팟(22)은 금, 주석-납 또는 다른 무연 금속 재료로 제조될 수 있다. 전기적 연결 패드(21)는 플립-플롭 프로세스로 솔더 범프 스팟(22)을 통해 기판(30)에 전기적으로 연결되어, 제어 칩(20)을 기판(30)과 전기적으로 연결한다.
다른 실시예에서, 제어 칩(20)은 와이어 본딩 방식으로 기판(30)에 전기적으로 연결되는데, 즉, 제어 칩(20)은 솔더 와이어를 통해 기판(30)에 전기적으로 연결된다. 솔더 와이어는 구리, 텅스텐, 알루미늄, 금, 은 등을 포함하는 금속 재료로 제조될 수 있다. 또한, 제어 칩(20) 및 솔더 와이어를 보호하기 위해 제어 칩(20) 및 솔더 와이어를 패키징함으로써 패키지가 형성된다.
구현에서, 기판(30)은 플라스틱 재료로 제조된다. 이미지 센서 칩(10) 및 제어 칩(20)을 기판(30)에 전기적으로 연결하는 프로세스에서 언더필 프로세스가 도입되어 응력으로부터의 영향을 제거할 수 있다. 도 1에 도시된 바와 같이, 제어 칩(10)과 기판(30) 사이의 공간에 언더필 접착제(23)가 채워지고, 제어 칩(20)은 또한 언더필 접착제(23)에 의해 인클로징된다.
이미지 센서 칩 패키지와 다른 외부 회로들 사이의 전기적 연결을 위해, 기판(30)의 제2 표면(32)은 외부 회로와의 전기적 연결을 위한 솔더 범프 블록(33)과 배열된다. 솔더 범프 블록(33)의 높이는 제어 칩(20)의 높이보다 높아서, 솔더 범프(33)가 외부 회로와 전기적으로 연결되는 경우 제어 칩(20)과 외부 회로 사이에 공간이 형성된다.
전기적 상호연결 구조(34)는 기판(30) 상에 배열된다. 이미지 센서 칩(10), 제어 칩(20) 및 솔더 범프 블록(33)은 전기적 상호연결 구조(34)를 통해 서로 전기적으로 연결된다.
도 2a 내지 도 2f는 본 개시의 실시예에 따른 이미지 센서 칩을 패키징하는 프로세스를 도시하는 개략도들이다.
도 2a를 참조하면, 이미지 센서 칩(10), 제어 칩(20) 및 기판(30)이 제공된다. 제어 칩(20)은 이미지 센서 칩(10)을 제어하도록 구성되고, 기판(30)은 서로 대향하는 제1 표면(31) 및 제2 표면(32)을 갖는다.
도 2b를 참조하면, 제어 칩(20)은 기판(30)의 제2 표면(32)에 전기적으로 연결된다. 제어 칩(20)은 다수의 전기적 연결 패드들(21)을 포함하고, 전기적 연결 패드들(21) 상에 솔더 범프 스팟(22)이 형성된다. 솔더 범프 스팟(22)은 금, 주석-납 또는 다른 무연 금속 재료로 제조될 수 있다. 전기적 연결 패드(21)는 플립-플롭 프로세스로 솔더 범프 스팟(22)을 통해 기판(30)에 전기적으로 연결되어, 제어 칩(20)을 기판(30)과 전기적으로 연결한다.
도 2c를 참조하면, 언더필 접착제(23)로 제어 칩(10)과 기판(30) 사이의 공간을 채우고, 언더필 접착제(23)로 제어 칩(20)을 인클로징하도록 언더필 프로세스가 채택된다.
다른 실시예에서, 제어 칩(20)은 와이어 본딩 방식으로 기판(30)에 전기적으로 연결되는데, 즉, 제어 칩(20)은 솔더 와이어를 통해 기판(30)에 전기적으로 연결된다. 솔더 와이어는 구리, 텅스텐, 알루미늄, 금, 은 등을 포함하는 금속 재료로 제조될 수 있다. 또한, 제어 칩(20) 및 솔더 와이어를 보호하기 위해 제어 칩(20) 및 솔더 와이어를 패키징함으로써 패키지가 형성된다.
도 2d를 참조하면, 제어 칩이 기판의 제2 표면에 전기적으로 연결된 후 이미지 센서 칩이 기판의 제1 표면에 전기적으로 연결되기 전에, 외부 회로와 전기적 연결을 위한 솔더 범프 블록(33)이 솔더링 볼 프로세스로 기판(30)의 제2 표면 상(32)에 배열된다. 솔더 범프 블록(33)의 높이는 제어 칩(20)의 높이보다 높아서, 솔더 범프 블록(33)이 외부 회로와 전기적으로 연결되는 경우 제어 칩(20)과 외부 회로 사이에 공간이 형성된다.
도 2e를 참조하면, 이미지 센서 칩(10)은 보호용 커버 플레이트(106)에 의해 커버된다.
실시예의 이미지 센서 칩(10)은 CMOS 센서를 갖는 반도체 칩이다. 이미지 센서 칩(10)은 서로 대향하는 제1 표면(101) 및 제2 표면(102)을 포함한다. 제1 표면(101)은 감광성 영역(103) 및 감광성 영역(103) 이외의 영역 상의 접촉 패드(104)와 배열된다. 접촉 패드(104)는 감광성 영역(103)에 전기적으로 연결된다.
구체적으로, 도 2e의 프로세스는 하기 단계들을 포함한다.
어레이로 배열되는 이미지 센서 칩들(10)을 포함하는 웨이퍼가 제공된다.
웨이퍼와 동일한 크기를 갖는 보호용 커버 플레이트(106)가 제공된다. 보호용 커버 플레이트의 표면 상에, 지지 유닛들(108)이 형성되고 어레이로 배열된다. 지지 유닛들(108)은 일대일 방식으로 이미지 센서 칩들(10)에 대응한다.
보호용 커버 플레이트(106)는 이미지 센서 칩(10)의 제1 표면(101)과 정렬되고 그 상에 라미네이트되고, 지지 유닛(108)은 보호용 커버 플레이트(106)와 이미지 센서 칩(10) 사이에 위치된다. 이러한 경우, 보호용 커버 플레이트(106)와 이미지 센서 칩들(10) 각각 사이에 밀봉된 캐비티(107)가 형성된다. 이러한 경우, 감광성 영역(103)은 캐비티(107)에 위치되고, 먼지 등에 의해 오염되는 것으로부터 방지된다.
보호용 커버 플레이트(106)는 광 투과 재료로 제조된다. 구현에서, 보호용 커버 플레이트(106)는 양호한 광 투과를 갖는 반사방지 유리로 제조되어, 감광성 영역(103)으로의 광의 투영을 용이하게 한다.
지지 유닛(108)은 포토레지스트로 제조될 수 있다.
도 2f를 참조하면, 솔더 볼(105)은 이미지 센서 칩(10)의 제2 표면(102) 상에 형성되고, 솔더 볼(105)은 접촉 패드(104)에 전기적으로 연결된다. 구체적으로, 스루 실리콘 비아 프로세스로 이미지 센서 칩(10)의 제2 표면(102) 상에 다수의 스루 실리콘 비아들이 형성된다. 스루 실리콘 비아들은 일대일 방식으로 접촉 패드들(104)에 대응한다. 접촉 패드(104)는 스루 실리콘 비아의 바닥으로부터 노출된다. 금속 배선 층(100)이 스루 실리콘 비아에 형성되고, 접촉 패드(104)에 전기적으로 연결된다. 금속 배선 층(100)은 이미지 센서 칩(10)의 제2 표면(102)으로 연장된다. 솔더 볼(105)은 이미지 센서 칩(10)의 제2 표면(102) 상에 형성되고, 금속 배선 층(100)에 전기적으로 연결된다.
서로 연결된 다수의 이미지 센서 칩들(10)을 분리시키기 위해, 웨이퍼 및 보호용 커버 플레이트가 커팅된다.
도 2g를 참조하면, 이미지 센서 칩(10)은, 이미지 센서 칩(10)을 기판(30)에 전기적으로 연결하기 위해, 솔더 볼(105)을 기판(30)과 납땜함으로써 기판(30)의 제1 표면(31)에 전기적으로 연결된다. 이미지 센서 칩(10)은 제어 칩(20)에 대향한다.
실시예에서, 본 개시에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 전송 칩의 집적도가 개선된다.
본 개시는 실시예들로 설명되지만, 각각의 실시예가 오직 하나의 독립적인 기술적 솔루션만을 포함하는 것을 표시하지 않음을 이해해야 한다. 본 명세서는 오직 명확화를 위해 상기 방식으로 설명된다. 당업자들은 명세서를 전체적으로 취해야 하며, 당업자들에게 이해가능한 다른 실시예들은 이러한 실시예들의 기술적 솔루션들을 적절히 조합함으로써 형성될 수 있다.
상기 일련의 상세한 설명들은 본 개시의 실시가능한 실시예들의 단지 설명들일 뿐이며, 본 개시의 보호 범위를 제한하려 의도되지 않는다. 본 개시의 범위를 벗어나지 않는 임의의 등가의 실시예 또는 변경은 본 개시의 보호 범위 내에 속할 것이다.

Claims (13)

  1. 이미지 센서 칩 패키지로서,
    이미지 센서 칩;
    상기 이미지 센서 칩을 제어하도록 구성되는 제어 칩; 및
    서로 대향하는 제1 표면 및 제2 표면을 포함하는 기판을 포함하고,
    상기 이미지 센서 칩은 상기 기판에 전기적으로 연결되고, 상기 기판의 상기 제1 표면 상에 배열되고;
    상기 제어 칩은 상기 기판에 전기적으로 연결되고, 상기 기판의 상기 제2 표면 상에 배열되는,
    이미지 센서 칩 패키지.
  2. 제1항에 있어서,
    상기 이미지 센서 칩은 서로 대향하는 제1 표면 및 제2 표면을 포함하고, 상기 이미지 센서 칩의 상기 제1 표면은 감광성 영역 및 상기 감광성 영역 이외의 영역 상의 접촉 패드와 배열되고, 상기 이미지 센서 칩의 상기 제2 표면은 상기 접촉 패드에 전기적으로 연결되는 솔더 볼과 배열되고, 상기 이미지 센서 칩은 상기 솔더 볼을 통해 상기 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  3. 제2항에 있어서,
    상기 이미지 센서 칩의 상기 제1 표면은 보호용 커버 플레이트에 의해 커버되고, 상기 보호용 커버 플레이트와 상기 이미지 센서 칩 사이에 밀봉된 캐비티가 형성되고, 상기 밀봉된 캐비티에 상기 감광성 영역이 위치되는,
    이미지 센서 칩 패키지.
  4. 제3항에 있어서,
    상기 보호용 커버 플레이트는 반사방지 유리로 제조되는,
    이미지 센서 칩 패키지.
  5. 제1항에 있어서,
    상기 기판의 상기 제2 표면은 외부 회로와의 전기적 연결을 위해 솔더 범프 블록과 배열되고, 상기 솔더 범프 블록의 높이는 상기 제어 칩의 높이보다 높고, 상기 솔더 범프 블록이 상기 외부 회로와 전기적으로 연결되는 경우 상기 제어 칩과 상기 외부 회로 사이에 공간이 형성되는,
    이미지 센서 칩 패키지.
  6. 제1항에 있어서,
    상기 제어 칩은 플립-칩 프로세스로 상기 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  7. 제1항에 있어서,
    상기 제어 칩은 솔더 와이어를 통해 상기 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  8. 이미지 센서 칩 패키징 방법으로서,
    이미지 센서 칩, 및 상기 이미지 센서 칩을 제어하도록 구성되는 제어 칩을 제공하는 단계;
    기판을 제공하는 단계 ― 상기 기판은 서로 대향하는 제1 표면 및 제2 표면을 포함함 ―;
    상기 제어 칩을 상기 기판의 상기 제2 표면에 전기적으로 연결시키는 단계; 및
    상기 이미지 센서 칩을 상기 기판의 상기 제1 표면에 전기적으로 연결시키는 단계를 포함하는,
    이미지 센서 칩 패키징 방법.
  9. 제8항에 있어서,
    상기 이미지 센서 칩을 상기 기판에 전기적으로 연결하는 단계 전에, 상기 방법은,
    웨이퍼를 제공하는 단계 ― 상기 웨이퍼는 어레이로 배열되는 이미지 센서 칩들을 포함하고, 상기 이미지 센서 칩들 각각은 서로 대향하는 제1 표면 및 제2 표면을 포함하고, 상기 이미지 센서 칩의 상기 제1 표면은 감광성 영역 및 상기 감광성 영역 이외의 영역 상의 접촉 패드와 배열됨 ―;
    상기 웨이퍼와 동일한 크기를 갖는 보호용 커버 플레이트를 제공하는 단계 ― 상기 보호용 커버 플레이트의 표면은 어레이로 배열되는 지지 유닛들과 배열되고, 상기 지지 유닛들은 일대일 방식으로 상기 이미지 센서 칩들에 대응함 ―;
    상기 이미지 센서 칩들 각각과 상기 보호용 커버 플레이트 사이에 밀봉된 캐비티를 형성하기 위해, 상기 웨이퍼를 상기 보호용 커버 플레이트와 정렬 및 라미네이팅하는 단계 ― 상기 감광성 영역은 상기 캐비티에 위치됨 ―;
    스루 실리콘 비아 프로세스로 상기 이미지 센서 칩의 상기 제2 표면 상에 복수의 스루 실리콘 비아들을 형성하는 단계 ― 상기 스루 실리콘 비아들은 일대일 방식으로 접촉 패드들에 대응하고, 상기 접촉 패드는 상기 스루 실리콘 비아의 바닥으로부터 노출됨 ―;
    상기 스루 실리콘 비아에 금속 배선 층을 형성하는 단계 ― 상기 금속 배선 층은 상기 접촉 패드에 전기적으로 연결됨 ―;
    상기 이미지 센서 칩의 상기 제2 표면 상에 솔더 볼을 형성하는 단계 ― 상기 솔더 볼은 상기 금속 배선 층에 전기적으로 연결됨 ―; 및
    서로 연결된 상기 이미지 센서 칩들을 분리시키기 위해 상기 이미지 센서 칩 및 상기 보호용 커버 플레이트를 커팅하는 단계를 더 포함하는,
    이미지 센서 칩 패키징 방법.
  10. 제9항에 있어서,
    상기 보호용 커버 플레이트는 반사방지 유리로 제조되는,
    이미지 센서 칩 패키징 방법.
  11. 제8항에 있어서,
    상기 제어 칩은 플립-칩 프로세스로 상기 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
  12. 제8항에 있어서,
    상기 제어 칩은 와이어 본딩 프로세스로 상기 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
  13. 제8항에 있어서,
    상기 기판의 상기 제2 표면 상에서 외부 회로와의 전기적 연결을 위해 솔더 범프 블록을 배열하는 단계를 더 포함하고, 상기 솔더 범프 블록의 높이는 상기 제어 칩의 높이보다 높고, 상기 솔더 범프 블록이 상기 외부 회로와 전기적으로 연결되는 경우 상기 제어 칩과 상기 외부 회로 사이에 공간이 형성되는,
    이미지 센서 칩 패키징 방법.
KR1020187011950A 2015-12-29 2016-12-26 이미지 감지 칩 패키징 구조 및 이의 패키징 방법 KR20180061293A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201511008692.5 2015-12-29
CN201521117238.9U CN205452287U (zh) 2015-12-29 2015-12-29 影像传感芯片封装结构
CN201511008692.5A CN105448944B (zh) 2015-12-29 2015-12-29 影像传感芯片封装结构及其封装方法
CN201521117238.9 2015-12-29
PCT/CN2016/112080 WO2017114353A1 (zh) 2015-12-29 2016-12-26 影像传感芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
KR20180061293A true KR20180061293A (ko) 2018-06-07

Family

ID=59225861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011950A KR20180061293A (ko) 2015-12-29 2016-12-26 이미지 감지 칩 패키징 구조 및 이의 패키징 방법

Country Status (4)

Country Link
US (1) US20180308890A1 (ko)
JP (1) JP2018531525A (ko)
KR (1) KR20180061293A (ko)
WO (1) WO2017114353A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
JP7364343B2 (ja) * 2019-02-26 2023-10-18 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置
KR102650997B1 (ko) 2019-05-20 2024-03-25 삼성전자주식회사 이미지 센서 패키지
KR20210021172A (ko) 2019-08-14 2021-02-25 삼성전자주식회사 이미지 센서 칩을 포함하는 반도체 패키지
CN113345843B (zh) * 2021-06-22 2024-09-24 无锡中微高科电子有限公司 图像传感器封装加固结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260996A (ja) * 1998-03-16 1999-09-24 Matsushita Electron Corp 光学半導体装置とその製造方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
US6559539B2 (en) * 2001-01-24 2003-05-06 Hsiu Wen Tu Stacked package structure of image sensor
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法
CN100552941C (zh) * 2006-12-27 2009-10-21 日月光半导体制造股份有限公司 影像感测模块
US9196571B2 (en) * 2010-01-13 2015-11-24 Xintec Inc. Chip device packages and fabrication methods thereof
CN102623477A (zh) * 2012-04-20 2012-08-01 苏州晶方半导体股份有限公司 影像传感模组、封装结构及其封装方法
JP2015084378A (ja) * 2013-10-25 2015-04-30 キヤノン株式会社 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN205452287U (zh) * 2015-12-29 2016-08-10 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构
CN105448944B (zh) * 2015-12-29 2019-09-17 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法

Also Published As

Publication number Publication date
US20180308890A1 (en) 2018-10-25
WO2017114353A1 (zh) 2017-07-06
JP2018531525A (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
KR20180061293A (ko) 이미지 감지 칩 패키징 구조 및 이의 패키징 방법
JP6422508B2 (ja) 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法
US8791536B2 (en) Stacked sensor packaging structure and method
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
US9899337B2 (en) Semiconductor package and manufacturing method thereof
CN205248278U (zh) 图像传感器封装
CN109196646A (zh) 图像传感器半导体封装及相关方法
KR102084540B1 (ko) 반도체 패키지 및 그 제조방법
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
JP2018531525A6 (ja) イメージセンシングチップパッケージ構造およびそのパッケージ方法
JP2005197717A (ja) 画像センサパッケージの構造およびその形成方法、並びに光学素子パッケージの構造およびその形成方法
KR20150055894A (ko) 반도체 장치 및 이의 제조 방법
CN105448944B (zh) 影像传感芯片封装结构及其封装方法
KR20140119374A (ko) 적층형 반도체 패키지
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
CN205452287U (zh) 影像传感芯片封装结构
KR20180054799A (ko) 이미지 감지 칩 패키징 구조 및 방법
KR102041635B1 (ko) 반도체 패키지
KR101624850B1 (ko) 적층형 반도체 패키지
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
US10622270B2 (en) Integrated circuit package with stress directing material
KR102396490B1 (ko) 반도체 칩을 포함하는 카메라 패키징 장치
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application