JP7364343B2 - 光検出装置の製造方法、及び光検出装置 - Google Patents

光検出装置の製造方法、及び光検出装置 Download PDF

Info

Publication number
JP7364343B2
JP7364343B2 JP2019032873A JP2019032873A JP7364343B2 JP 7364343 B2 JP7364343 B2 JP 7364343B2 JP 2019032873 A JP2019032873 A JP 2019032873A JP 2019032873 A JP2019032873 A JP 2019032873A JP 7364343 B2 JP7364343 B2 JP 7364343B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
main surface
support substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019032873A
Other languages
English (en)
Other versions
JP2020136645A (ja
Inventor
亮介 奥村
侑生 吉田
祥賀 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2019032873A priority Critical patent/JP7364343B2/ja
Priority to US17/310,780 priority patent/US20220085095A1/en
Priority to CN202080016667.4A priority patent/CN113474899A/zh
Priority to PCT/JP2020/007509 priority patent/WO2020175483A1/ja
Publication of JP2020136645A publication Critical patent/JP2020136645A/ja
Priority to JP2023173747A priority patent/JP2023181216A/ja
Application granted granted Critical
Publication of JP7364343B2 publication Critical patent/JP7364343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、光検出装置の製造方法、及び光検出装置に関する。
非特許文献１には、フォトダイオードアレイウェハにサポートテープを貼り付ける工程と、フォトダイオードアレイウェハをサポートテープと共にダイシングし、フォトダイオードアレイチップからサポートテープを剥離する工程と、サポートテープが剥離された状態のフォトダイオードアレイチップをＣＭＯＳ読出回路チップに実装する工程と、を備える、ＣＭＯＳイメージセンサの製造方法が記載されている。
Naoya Watanabe、他４名、"Fabrication of Back-SideIlluminated Complementary Metal Oxide Semiconductor Image Sensor Using CompliantBump"、Japanese Journal of Applied Physics 49 (2010)、The Japan Society of Applied Physics、April 20，2010
非特許文献１に記載されたＣＭＯＳイメージセンサの製造方法では、フォトダイオードアレイチップ等の受光素子が薄化されるほど、受光素子のハンドリングが困難となり、その結果、受光素子と、ＣＭＯＳ読出回路チップ等である回路構造体との接続に不具合が生じるおそれがある。また、フォトダイオードアレイチップ等の受光素子が薄化されるほど、製造されたＣＭＯＳイメージセンサ等の光検出装置において、応力、静電気等の影響によって受光素子が変形し易くなり、その結果、受光素子が回路構造体に接触して受光素子が損傷するおそれがある。
本発明は、受光素子が薄化されたとしても、受光素子と回路構造体との接続を確実に実施することができる光検出装置の製造方法、及び、受光素子が薄化されたとしても、変形に起因して受光素子が損傷するのを防止することができる光検出装置を提供することを目的とする。
本発明の光検出装置の製造方法は、第１主面及び第１主面とは反対側の第２主面を有し、２次元に配置された複数の受光領域が形成された半導体ウェハを用意する第１工程と、第１工程の後に、第１主面に第１支持基板を設ける第２工程と、第２工程の後に、第１主面に第１支持基板が設けられた状態で、複数の受光領域のそれぞれごとに半導体ウェハ及び第１支持基板を切断し、切断された第１主面の一部に対応する第１表面に、切断された第１支持基板の一部に対応する支持部材が設けられた状態で、切断された半導体ウェハの一部に対応する受光素子を得る第３工程と、第３工程の後に、切断された第２主面の一部に対応する第２表面と回路構造体の実装面との間に配置された複数の接続部材を用いて、第１表面に支持部材が設けられた状態で、受光素子と回路構造体とを電気的且つ物理的に接続する第４工程と、第４工程の後に、第１表面から支持部材を除去する第５工程と、を備える。
この光検出装置の製造方法では、半導体ウェハの第１主面に第１支持基板が設けられた状態で、複数の受光領域のそれぞれごとに半導体ウェハ及び第１支持基板を切断し、受光素子の第１表面に支持部材が設けられた状態で、受光素子と回路構造体とを電気的且つ物理的に接続し、その後に、受光素子の第１表面から支持部材を除去する。このように、受光素子と回路構造体との接続の際には、受光素子の第１表面に支持部材が設けられている。そのため、受光素子が薄化されたとしても、受光素子のハンドリングが困難となることが防止される。よって、この光検出装置の製造方法によれば、受光素子が薄化されたとしても、受光素子と回路構造体との接続を確実に実施することができる。
本発明の光検出装置の製造方法では、複数の受光領域は、半導体ウェハが含む半導体基板に対して第２主面側において２次元に配置されていてもよい。これにより、受光素子においては、半導体基板に対して回路構造体側に受光領域が配置されることになるため、裏面入射型の受光素子を備える光検出装置を得ることができる。
本発明の光検出装置の製造方法は、第１工程の後且つ第２工程の前に、第２主面に第２支持基板を設ける第６工程と、第６工程の後且つ第２工程の前に、第２主面に第２支持基板が設けられた状態で、半導体ウェハを薄化する第７工程と、を更に備え、第２工程においては、第２主面に第２支持基板が設けられた状態で、第１主面に第１支持基板を設け、第１主面に第１支持基板が設けられた状態で、第２主面から第２支持基板を除去してもよい。これにより、安定した状態で半導体ウェハを薄化することができる。
本発明の光検出装置の製造方法は、第２工程の後且つ第３工程の前に、第２主面に、複数の接続部材として複数のバンプ電極を設ける第８工程を更に備えてもよい。これにより、複数の受光領域のそれぞれごとに複数のバンプ電極を効率良く設けることができる。
本発明の光検出装置の製造方法では、複数の受光領域は、半導体ウェハが含む半導体基板に対して第１主面側において２次元に配置されていてもよい。これにより、受光素子においては、半導体基板に対して回路構造体とは反対側に受光領域が配置されることになるため、表面入射型の受光素子を備える光検出装置を得ることができる。
本発明の光検出装置の製造方法は、第２工程の後且つ第３工程の前に、第１主面に第１支持基板が設けられた状態で、半導体ウェハを薄化する第６工程を更に備えてもよい。これにより、安定した状態で半導体ウェハを薄化することができる。
本発明の光検出装置の製造方法は、第６工程の後且つ第３工程の前に、第２主面に、複数の接続部材として複数のバンプ電極を設ける第７工程を更に備えてもよい。これにより、複数の受光領域のそれぞれごとに複数のバンプ電極を効率良く設けることができる。
本発明の光検出装置は、第１表面及び第１表面とは反対側の第２表面を有し、受光領域が設けられた受光素子と、実装面を有する回路構造体と、第２表面と実装面との間に配置され、受光素子と回路構造体とを電気的且つ物理的に接続する複数の接続部材と、を備え、複数の接続部材のそれぞれの高さは、第１表面に垂直な方向における受光素子の幅よりも大きい。
この光検出装置では、受光素子と回路構造体とを電気的且つ物理的に接続する複数の接続部材のそれぞれの高さが、第１表面に垂直な方向における受光素子の幅よりも大きい。これにより、受光素子が薄化されて、応力、静電気等の影響によって受光素子が変形し易くなったとしても、受光素子が回路構造体に接触することが防止される。よって、この光検出装置によれば、受光素子が薄化されたとしても、変形に起因して受光素子が損傷するのを防止することができる。
本発明の光検出装置では、複数の接続部材のそれぞれの高さは、第１表面に垂直な方向における受光素子の幅の２倍以上であってもよい。これにより、受光素子が薄化されたとしても、受光素子が回路構造体に接触するのをより確実に防止することができる。
本発明の光検出装置では、複数の接続部材のそれぞれの高さは、第１表面に垂直な方向における受光素子の幅の５倍以上であってもよい。これにより、受光素子が薄化されたとしても、受光素子が回路構造体に接触するのをより確実に防止することができる。
本発明の光検出装置では、複数の接続部材は、複数のバンプ電極であってもよい。これにより、受光素子が回路構造体に接触するのを防止しつつ、受光素子と回路構造体と接続を確実に実施することができる。
本発明の光検出装置は、第２表面と実装面との間に配置されたアンダーフィルを更に備えてもよい。これにより、複数のバンプ電極を保護しつつ、受光素子と回路構造体との接続を補強することができる。
本発明の光検出装置では、第１表面に平行な方向における受光素子の幅は、第１表面に垂直な方向における受光素子の幅の１０倍以上であってもよい。このように、受光素子が薄化され且つ大面積化された場合にも、変形に起因して受光素子が損傷するのを防止することができる。
本発明によれば、受光素子が薄化されたとしても、受光素子と回路構造体との接続を確実に実施することができる光検出装置の製造方法、及び、受光素子が薄化されたとしても、変形に起因して受光素子が損傷するのを防止することができる光検出装置を提供することが可能となる。
第１実施形態の光検出装置の平面図である。 図１に示される光検出装置の一部の断面図である。 図１に示される光検出装置の一部の拡大断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 図１に示される光検出装置の製造方法の一工程を示す断面図である。 第２実施形態の光検出装置の平面図である。 図１４に示される光検出装置の一部の断面図である。 図１４に示される光検出装置の一部の拡大断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。 図１４に示される光検出装置の製造方法の一工程を示す断面図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１実施形態］
［光検出装置の構成］
図１及び図２に示されるように、光検出装置１０は、受光素子１１と、回路基板（回路構造体）１２と、を備えている。受光素子１１は、回路基板１２上に実装されている。受光素子１１は、裏面入射型の半導体受光素子である。光検出装置１０は、例えば、ＣＣＤ（Charge-Coupled Device）エリアセンサを構成している。以下の説明では、受光素子１１に対する光の入射方向をＺ軸方向といい、Ｚ軸方向に垂直な一方向をＸ軸方向といい、Ｚ軸方向及びＸ軸方向に垂直な方向をＹ軸方向という。
受光素子１１は、裏面（第１表面）１１ａ及び表面（第２表面）１１ｂを有している。表面１１ｂは、裏面１１ａとは反対側の表面である。受光素子１１は、裏面１１ａを光入射面とする裏面入射型の半導体受光素子である。裏面１１ａには、光入射領域を画定する遮光部材１１７が設けられている。遮光部材１１７は、例えば、金属によって矩形枠状に形成されており、裏面１１ａの外縁部に沿って延在している。
受光素子１１は、例えば、矩形板状に形成されている。裏面１１ａに平行な方向における受光素子１１の幅は、裏面１１ａに垂直なＺ軸方向における受光素子１１の幅（すなわち、受光素子１１の厚さ）の１０倍以上である。なお、裏面１１ａに平行な方向における受光素子１１の幅とは、裏面１１ａに平行な全ての方向における受光素子１１の幅のうち、最小となる幅を意味するものとする。一例として、Ｘ軸方向における受光素子１１の幅は５０ｍｍ程度であり、Ｙ軸方向おける受光素子１１の幅は２０ｍｍ程度であり、受光素子１１の厚さは１５μｍ程度である。この場合、裏面１１ａに平行な方向における受光素子１１の幅は、２０ｍｍ程度（Ｙ軸方向おける受光素子１１の幅）となる。
回路基板１２は、受光素子１１の表面１１ｂと向かい合う実装面１２ａを有している。回路基板１２は、例えば、矩形板状に形成されている。一例として、Ｘ軸方向における回路基板１２の幅は８０ｍｍ程度であり、Ｙ軸方向おける回路基板１２の幅は１００ｍｍ程度であり、Ｚ軸方向における回路基板１２の幅（すなわち、回路基板１２の厚さ）は３ｍｍ程度である。
受光素子１１の表面１１ｂと回路基板１２の実装面１２ａとの間には、複数のバンプ電極（複数の接続部材）１３が配置されている。複数のバンプ電極１３は、受光素子１１と回路基板１２とを電気的且つ物理的に接続している。各バンプ電極１３の高さ（すなわち、受光素子１１の表面１１ｂと回路基板１２の実装面１２ａとの距離）は、受光素子１１の厚さよりも大きい。一例として、各バンプ電極１３の高さは、４０μｍ程度である。受光素子１１の表面１１ｂと回路基板１２の実装面１２ａとの間には、アンダーフィル１４が配置されている。アンダーフィル１４は、受光素子１１の表面１１ｂと回路基板１２の実装面１２ａとの間において各バンプ電極１３を包囲している。
図３に示されるように、受光素子１１は、ｎ＋型の半導体基板１１１と、ｎ－型の半導体層１１２と、ｐ－型の半導体層１１３と、複数のｐ＋型の半導体領域１１４と、を有している。半導体層１１２は、例えばエピタキシャル成長によって、半導体基板１１１上に形成されている。半導体層１１３は、例えばエピタキシャル成長によって、半導体層１１２上に形成されている。複数の半導体領域１１４は、例えば不純物拡散によって、半導体層１１３内に形成されている。複数の半導体領域１１４は、Ｚ軸方向から見た場合に２次元に（例えば、Ｘ軸方向を行方向とし且つＹ軸方向を列方向とするマトリックス状に）配列されている。受光素子１１では、半導体基板１１１が裏面１１ａ側に位置しており、半導体層１１３及び複数の半導体領域１１４が表面１１ｂ側に位置している。半導体基板１１１における裏面１１ａ側の表面には、ＡＲ（Anti Reflection）膜１１８が形成されている。
受光素子１１では、半導体層１１２及び半導体層１１３が、ｐｎ接合をなしており、光電変換領域として機能する受光領域１１Ｒを構成している。受光領域１１Ｒは、半導体基板１１１に対して表面１１ｂ側に位置している。受光領域１１Ｒのうち各半導体領域１１４に対応する部分は、画素を構成している。表面１１ｂには、半導体領域１１４ごとに電極パッド１１６が設けられている。各電極パッド１１６は、対応する半導体領域１１４と電気的に接続されている。バンプ電極１３は、Ｚ軸方向において向かい合う受光素子１１の電極パッド１１６と回路基板１２の電極パッド（図示省略）とを電気的且つ物理的に接続している。なお、受光素子１１におけるｐ型及びｎ型の各導電型は、上述したものとは逆であってもよい。
［光検出装置の製造方法］
まず、図４に示されるように、半導体ウェハ１１０を用意する（第１工程）。半導体ウェハ１１０は、第１主面１１０ａ及び第２主面１１０ｂを有している。第２主面１１０ｂは、第１主面１１０ａとは反対側の表面である。半導体ウェハ１１０には、複数の受光領域１１Ｒが形成されている。複数の受光領域１１Ｒは、半導体ウェハ１１０が含む半導体基板１１０ｓに対して第２主面１１０ｂ側において２次元に配置されている。つまり、半導体ウェハ１１０は、複数の受光領域１１Ｒにそれぞれ対応する複数の受光素子１１を含んでいる。なお、図４には、半導体ウェハ１１０のうち、１つの受光領域１１Ｒに対応する部分が示されている。
続いて、図５に示されるように、半導体ウェハ１１０の第２主面１１０ｂに支持基板（第２支持基板）３００を設ける（第６工程）。支持基板３００は、例えば、ガラス基板である。支持基板３００は、例えば接着剤によって、半導体ウェハ１１０の第２主面１１０ｂに固定される。
続いて、図６に示されるように、第２主面１１０ｂに支持基板３００が設けられた状態で、半導体ウェハ１１０を薄化する（第７工程）。半導体ウェハ１１０は、例えば、第１主面１１０ａが研磨されることにより、薄化される。続いて、ＡＲ膜１１８となる膜を第１主面１１０ａに形成し、遮光部材１１７となる部材を当該膜上に形成する（図示省略）。
続いて、図７及び図８に示されるように、第２主面１１０ｂに支持基板３００が設けられた状態で、第１主面１１０ａに支持基板（第１支持基板）４００を設け、第１主面１１０ａに支持基板４００が設けられた状態で、第２主面１１０ｂから支持基板３００を除去する。このようにして、半導体ウェハ１１０の第１主面１１０ａに支持基板４００を設ける（第２工程）。支持基板４００は、例えば、ガラス基板である。支持基板４００は、例えば接着剤によって、半導体ウェハ１１０の第１主面１１０ａに固定される。支持基板３００は、半導体ウェハ１１０と支持基板３００との間に配置された接着剤の接着強度が、例えば、光照射、加熱、薬液による溶解、ドライプロセス（ガス）による分解等によって低下させられることにより、第２主面１１０ｂから剥離される。なお、半導体ウェハ１１０の第２主面１１０ｂに残存した接着剤は、例えば、薬液による溶解、ドライプロセスによる分解、テープによるピーリング等によって、第２主面１１０ｂから除去される。
続いて、図９に示されるように、半導体ウェハ１１０の第２主面１１０ｂに、複数のバンプ電極１３を設ける（第８工程）。各受光領域１１Ｒにおいて、各バンプ電極１３は、各電極パッド１１６上に形成される（図３参照）。
続いて、図１０に示されるように、複数のバンプ電極１３を覆うように、第２主面１１０ｂ上にアンダーフィル１４を配置する。アンダーフィル１４は、例えば、フィルム状の樹脂膜である。
続いて、図１１に示されるように、第１主面１１０ａに支持基板４００が設けられた状態で、受光領域１１Ｒごとに半導体ウェハ１１０及び支持基板４００を切断し、切断された第１主面１１０ａの一部に対応する裏面１１ａに、切断された支持基板４００の一部に対応する支持部材４００ａが設けられた状態で、切断された半導体ウェハ１１０の一部に対応する受光素子１１を得る（第３工程）。これにより、半導体ウェハ１１０からは、複数の受光素子１１が得られる。
続いて、図１２に示されるように、切断された第２主面１１０ｂの一部に対応する表面１１ｂと回路基板１２の実装面１２ａとの間に配置された複数のバンプ電極１３，１５を用いて、裏面１１ａに支持部材４００ａが設けられた状態で、受光素子１１と回路基板１２とを電気的且つ物理的に接続する（第４工程）。なお、複数のバンプ電極１５は、回路基板１２の実装面１２ａに設けられたものである。Ｚ軸方向において向かい合う一対のバンプ電極１３，１５が加圧及び加熱によって接合されることにより、受光素子１１と回路基板１２とが電気的且つ物理的に接続される。
続いて、図１３に示されるように、裏面１１ａから支持部材４００ａを除去する（第５工程）。支持部材４００ａは、受光素子１１と支持部材４００ａとの間に配置された接着剤の接着強度が、例えば、光照射、加熱、薬液による溶解等によって低下させられることにより、裏面１１ａから剥離される。なお、受光素子１１の裏面１１ａに残存した接着剤は、例えば、薬液による溶解、ドライプロセスによる分解、テープによるピーリング等によって、裏面１１ａから除去される。以上により、光検出装置１０を得る。
［作用及び効果］
光検出装置１０の製造方法では、半導体ウェハ１１０の第１主面１１０ａに支持基板４００が設けられた状態で、複数の受光領域１１Ｒのそれぞれごとに半導体ウェハ１１０及び支持基板４００を切断し、受光素子１１の裏面１１ａに支持部材４００ａが設けられた状態で、受光素子１１と回路基板１２とを電気的且つ物理的に接続し、その後に、受光素子１１の裏面１１ａから支持部材４００ａを除去する。このように、受光素子１１と回路基板１２との接続の際には、受光素子１１の裏面１１ａに支持部材４００ａが設けられている。そのため、受光素子１１が薄化されたとしても、受光素子１１のハンドリングが困難となることが防止される。よって、光検出装置１０の製造方法によれば、受光素子１１が薄化されたとしても、受光素子１１と回路基板１２との接続を確実に実施することができる。
また、光検出装置１０の製造方法では、複数の受光領域１１Ｒが、半導体ウェハ１１０が含む半導体基板１１０ｓに対して第２主面１１０ｂ側において２次元に配置されている。これにより、受光素子１１においては、半導体基板１１０ｓに対して回路基板１２側に受光領域１１Ｒが配置されることになるため、裏面入射型の受光素子１１を備える光検出装置１０を得ることができる。
また、光検出装置１０の製造方法では、半導体ウェハ１１０の第１主面１１０ａに支持基板４００を設ける前に、半導体ウェハ１１０の第２主面１１０ｂに支持基板３００を設け、第２主面１１０ｂに支持基板３００が設けられた状態で、半導体ウェハ１１０を薄化する。そして、半導体ウェハ１１０の第１主面１１０ａに支持基板４００を設ける際には、第２主面１１０ｂに支持基板３００が設けられた状態で、半導体ウェハ１１０の第１主面１１０ａに支持基板４００を設け、第１主面１１０ａに支持基板４００が設けられた状態で、半導体ウェハ１１０の第２主面１１０ｂから支持基板３００を除去する。これにより、安定した状態で半導体ウェハ１１０を薄化することができる。
また、光検出装置１０の製造方法では、第１主面１１０ａに支持基板４００が設けられた状態で、半導体ウェハ１１０の第２主面１１０ｂに、複数のバンプ電極１３を設ける。これにより、複数の受光領域１１Ｒのそれぞれごとに複数のバンプ電極１３を効率良く設けることができる。
また、光検出装置１０では、受光素子１１と回路基板１２とを電気的且つ物理的に接続する複数のバンプ電極１３のそれぞれの高さが、裏面１１ａに垂直な方向における受光素子１１の幅よりも大きい。これにより、受光素子１１が薄化されて、応力、静電気等の影響によって受光素子１１が変形し易くなったとしても、受光素子１１が回路基板１２に接触することが防止される。よって、光検出装置１０によれば、受光素子１１が薄化されたとしても、変形に起因して受光素子１１が損傷するのを防止することができる。
また、光検出装置１０では、受光素子１１と回路基板１２とが複数のバンプ電極１３によって電気的且つ物理的に接続されている。これにより、受光素子１１が回路基板１２に接触するのを防止しつつ、受光素子１１と回路基板１２と接続を確実に実施することができる。
また、光検出装置１０では、受光素子１１の表面１１ｂと回路基板１２の実装面１２ａとの間に、アンダーフィル１４が配置されている。これにより、複数のバンプ電極１３を保護しつつ、受光素子１１と回路基板１２との接続を補強することができる。
また、光検出装置１０では、裏面１１ａに平行な方向における受光素子１１の幅が、裏面１１ａに垂直な方向における受光素子１１の幅の１０倍以上である。このように、受光素子１１が薄化され且つ大面積化された場合にも、変形に起因して受光素子１１が損傷するのを防止することができる。
［第２実施形態］
［光検出装置の構成］
図１４及び図１５に示されるように、光検出装置２０は、受光素子２１と、回路素子（回路構造体）２２と、を備えている。受光素子２１は、回路素子２２上に実装されている。受光素子２１は、表面入射型の半導体受光素子である。回路素子２２は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）等の集積回路素子である。光検出装置２０は、例えば、シリコンフォトダイオードアレイを構成している。以下の説明では、受光素子２１に対する光の入射方向をＺ軸方向といい、Ｚ軸方向に垂直な一方向をＸ軸方向といい、Ｚ軸方向及びＸ軸方向に垂直な方向をＹ軸方向という。
受光素子２１は、表面（第１表面）２１ａ及び裏面（第２表面）２１ｂを有している。裏面２１ｂは、表面２１ａとは反対側の表面である。受光素子２１は、表面２１ａを光入射面とする表面入射型の半導体受光素子である。
受光素子２１は、例えば、矩形板状に形成されている。表面２１ａに平行な方向における受光素子２１の幅は、表面２１ａに垂直なＺ軸方向における受光素子２１の幅（すなわち、受光素子２１の厚さ）の１０倍以上である。なお、表面２１ａに平行な方向における受光素子２１の幅とは、表面２１ａに平行な全ての方向における受光素子２１の幅のうち、最小となる幅を意味するものとする。一例として、Ｘ軸方向における受光素子２１の幅及びＹ軸方向おける受光素子２１の幅はそれぞれ５ｍｍ程度であり、受光素子２１の厚さは１５μｍ程度である。この場合、表面２１ａに平行な方向における受光素子２１の幅は、５ｍｍ程度（Ｘ軸方向における受光素子２１の幅及びＹ軸方向おける受光素子２１の幅のそれぞれ）となる。
回路素子２２は、受光素子２１の裏面２１ｂと向かい合う実装面２２ａを有している。回路素子２２は、例えば、矩形板状に形成されている。一例として、Ｘ軸方向における回路素子２２の幅及びＹ軸方向おける回路素子２２の幅はそれぞれ６ｍｍ程度であり、Ｚ軸方向における回路素子２２の幅（すなわち、回路素子２２の厚さ）は０．７ｍｍ程度である。
受光素子２１の裏面２１ｂと回路素子２２の実装面２２ａとの間には、複数のバンプ電極１３が配置されている。複数のバンプ電極１３は、受光素子２１と回路素子２２とを電気的且つ物理的に接続している。各バンプ電極１３の高さ（すなわち、受光素子２１の裏面２１ｂと回路素子２２の実装面２２ａとの距離）は、受光素子２１の厚さよりも大きい。一例として、各バンプ電極１３の高さは、４０μｍ程度である。受光素子２１の裏面２１ｂと回路素子２２の実装面２２ａとの間には、アンダーフィル１４が配置されている。アンダーフィル１４は、受光素子２１の裏面２１ｂと回路素子２２の実装面２２ａとの間において各バンプ電極１３を包囲している。
図１６に示されるように、受光素子２１は、ｎ＋型の半導体基板２１１と、ｎ－型の半導体層２１２と、ｐ－型の半導体層２１３と、複数のｐ＋型の半導体領域２１４と、を有している。半導体層２１２は、例えばエピタキシャル成長によって、半導体基板２１１上に形成されている。半導体層２１３は、例えばエピタキシャル成長によって、半導体層２１２上に形成されている。複数の半導体領域２１４は、例えば不純物拡散によって、半導体層２１３内に形成されている。複数の半導体領域２１４は、Ｚ軸方向から見た場合に２次元に（例えば、Ｘ軸方向を行方向とし且つＹ軸方向を列方向とするマトリックス状に）配列されている。受光素子２１では、半導体基板２１１が裏面２１ｂ側に位置しており、半導体層２１３及び複数の半導体領域２１４が表面２１ａ側に位置している。
受光素子２１では、半導体層２１２及び半導体層２１３が、ｐｎ接合をなしており、光電変換領域として機能する受光領域２１Ｒを構成している。受光領域２１Ｒは、半導体基板２１１に対して表面２１ａ側に位置している。受光領域２１Ｒのうち各半導体領域２１４に対応する部分は、画素を構成している。半導体基板２１１及び半導体層２１２，２１３には、当該画素を電気的に確定するための絶縁領域２１５が設けられている。裏面２１ｂには、半導体領域２１４ごとに電極パッド２１６が設けられている。各電極パッド２１６は、一部が貫通孔２１８内に形成された配線２１９を介して、対応する半導体領域２１４と電気的に接続されている。配線２１９は、電気的接続部分を除き、絶縁膜２１７ａ，２１７ｂによって覆われている。バンプ電極１３は、Ｚ軸方向において向かい合う受光素子２１の電極パッド２１６と回路素子２２の電極パッド（図示省略）とを電気的且つ物理的に接続している。なお、受光素子２１におけるｐ型及びｎ型の各導電型は、上述したものとは逆であってもよい。
［光検出装置の製造方法］
まず、図１７に示されるように、半導体ウェハ２１０を用意する（第１工程）。半導体ウェハ２１０は、第１主面２１０ａ及び第２主面２１０ｂを有している。第２主面２１０ｂは、第１主面２１０ａとは反対側の表面である。半導体ウェハ２１０には、複数の受光領域２１Ｒが形成されている。複数の受光領域２１Ｒは、半導体ウェハ２１０が含む半導体基板２１０ｓに対して第１主面２１０ａ側において２次元に配置されている。つまり、半導体ウェハ２１０は、複数の受光領域２１Ｒにそれぞれ対応する複数の受光素子２１を含んでいる。
続いて、図１８に示されるように、半導体ウェハ２１０の第１主面２１０ａに支持基板４００を設ける（第２工程）。支持基板４００は、例えば、ガラス基板である。支持基板４００は、例えば接着剤によって、半導体ウェハ２１０の第１主面２１０ａに固定される。
続いて、図１９に示されるように、第１主面２１０ａに支持基板４００が設けられた状態で、半導体ウェハ２１０を薄化する（第６工程）。半導体ウェハ２１０は、例えば、第２主面２１０ｂが研磨されることにより、薄化される。続いて、貫通孔２１８、電極パッド２１６、配線２１９等を形成する（図示省略）。
続いて、図２０に示されるように、半導体ウェハ２１０の第２主面２１０ｂに、複数のバンプ電極１３を設ける（第７工程）。各受光領域２１Ｒにおいて、各バンプ電極１３は、各電極パッド２１６上に形成される（図３参照）。
続いて、図２１に示されるように、第１主面２１０ａに支持基板４００が設けられた状態で、受光領域２１Ｒごとに半導体ウェハ２１０及び支持基板４００を切断し、切断された第１主面２１０ａの一部に対応する表面２１ａに、切断された支持基板４００の一部に対応する支持部材４００ａが設けられた状態で、切断された半導体ウェハ２１０の一部に対応する受光素子２１を得る（第３工程）。これにより、半導体ウェハ２１０からは、複数の受光素子２１が得られる。
続いて、図２２に示されるように、複数のバンプ電極１３を覆うように、裏面２１ｂ上にアンダーフィル１４を配置する。アンダーフィル１４は、例えば、フィルム状の樹脂膜である。
続いて、図２３に示されるように、切断された第２主面２１０ｂの一部に対応する裏面２１ｂと回路素子２２の実装面２２ａとの間に配置された複数のバンプ電極１３，１５を用いて、表面２１ａに支持部材４００ａが設けられた状態で、受光素子２１と回路素子２２とを電気的且つ物理的に接続する（第４工程）。なお、複数のバンプ電極１５は、回路素子２２の実装面２２ａに設けられたものである。Ｚ軸方向において向かい合う一対のバンプ電極１３，１５が加圧及び加熱によって接合されることにより、受光素子２１と回路素子２２とが電気的且つ物理的に接続される。
続いて、図２４に示されるように、表面２１ａから支持部材４００ａを除去する（第５工程）。支持部材４００ａは、受光素子２１と支持部材４００ａとの間に配置された接着剤の接着強度が、例えば、光照射、加熱、薬液による溶解等によって低下させられることにより、表面２１ａから剥離される。なお、受光素子２１の表面２１ａに残存した接着剤は、例えば、薬液による溶解、ドライプロセスによる分解、テープによるピーリング等によって、表面２１ａから除去される。以上により、光検出装置２０を得る。
［作用及び効果］
光検出装置２０の製造方法では、半導体ウェハ２１０の第１主面２１０ａに支持基板４００が設けられた状態で、複数の受光領域２１Ｒのそれぞれごとに半導体ウェハ２１０及び支持基板４００を切断し、受光素子２１の表面２１ａに支持部材４００ａが設けられた状態で、受光素子２１と回路素子２２とを電気的且つ物理的に接続し、その後に、受光素子２１の表面２１ａから支持部材４００ａを除去する。このように、受光素子２１と回路素子２２との接続の際には、受光素子２１の表面２１ａに支持部材４００ａが設けられている。そのため、受光素子２１が薄化されたとしても、受光素子２１のハンドリングが困難となることが防止される。よって、光検出装置２０の製造方法によれば、受光素子２１が薄化されたとしても、受光素子２１と回路素子２２との接続を確実に実施することができる。
また、光検出装置２０の製造方法では、複数の受光領域２１Ｒが、半導体ウェハ２１０が含む半導体基板２１０ｓに対して第１主面２１０ａ側において２次元に配置されている。これにより、受光素子２１においては、半導体基板２１０ｓに対して回路素子２２とは反対側に受光領域２１Ｒが配置されることになるため、表面入射型の受光素子２１を備える光検出装置２０を得ることができる。
また、光検出装置２０の製造方法は、複数の受光領域２１Ｒのそれぞれごとに半導体ウェハ２１０及び支持基板４００を切断する前に、第１主面２１０ａに支持基板４００が設けられた状態で、半導体ウェハ２１０を薄化する。これにより、安定した状態で半導体ウェハ２１０を薄化することができる。
また、光検出装置２０の製造方法は、第１主面２１０ａに支持基板４００が設けられた状態で、半導体ウェハ２１０の第２主面２１０ｂに、複数のバンプ電極１３を設ける。これにより、複数の受光領域２１Ｒのそれぞれごとに複数のバンプ電極１３を効率良く設けることができる。
また、光検出装置２０では、受光素子２１と回路素子２２とを電気的且つ物理的に接続する複数のバンプ電極１３のそれぞれの高さが、表面２１ａに垂直な方向における受光素子２１の幅よりも大きい。これにより、受光素子２１が薄化されて、応力、静電気等の影響によって受光素子２１が変形し易くなったとしても、受光素子２１が回路素子２２に接触することが防止される。よって、光検出装置２０によれば、受光素子２１が薄化されたとしても、変形に起因して受光素子２１が損傷するのを防止することができる。
また、光検出装置２０では、受光素子２１と回路素子２２とが複数のバンプ電極１３によって電気的且つ物理的に接続されている。これにより、受光素子２１が回路素子２２に接触するのを防止しつつ、受光素子２１と回路素子２２と接続を確実に実施することができる。
また、光検出装置２０では、受光素子２１の裏面２１ｂと回路素子２２の実装面２２ａとの間にアンダーフィル１４が配置されている。これにより、複数のバンプ電極１３を保護しつつ、受光素子２１と回路素子２２との接続を補強することができる。
また、光検出装置２０では、表面２１ａに平行な方向における受光素子２１の幅が、表面２１ａに垂直な方向における受光素子２１の幅の１０倍以上である。このように、受光素子２１が薄化され且つ大面積化された場合にも、変形に起因して受光素子２１が損傷するのを防止することができる。
［変形例］
本発明は、上述した実施形態に限定されない。例えば、半導体ウェハ１１０と支持基板３００との接合、半導体ウェハ１１０と支持基板４００との接合、及び、半導体ウェハ２１０と支持基板４００との接合は、接着剤を用いた接合に限定されず、例えば、ダイレクトボンディング等であってもよい。また、各支持基板３００，４００は、ガラス基板に限定されず、例えばシリコン基板等であってもよい。一例として、シリコン基板である支持基板３００がダイレクトボンディングによって半導体ウェハ１１０に接合されている場合には、ドライプロセス（ガス）によって支持基板３００自体を分解することにより、半導体ウェハ１１０から支持基板３００を除去してもよい。このことは、支持基板４００についても同様である。
各光検出装置１０，２０の製造方法において、アンダーフィル１４を配置するタイミングは、適宜選択可能である。すなわち、各半導体ウェハ１１０，２１０を切断する前に、各半導体ウェハ１１０，２１０にフィルム状のアンダーフィル１４を配置してもよいし、回路基板１２又は回路素子２２にフィルム状のアンダーフィル１４を配置してもよい。また、各半導体ウェハ１１０，２１０を切断した前に、各受光素子１１，２１にフィルム状のアンダーフィル１４を配置してもよいし、回路基板１２又は回路素子２２にフィルム状のアンダーフィル１４を配置してもよい。また、受光素子１１を回路基板１２上に実装した後に、受光素子１１と回路基板１２との間に液状のアンダーフィル１４を充填して、当該アンダーフィルを硬化させてもよいし、受光素子２１を回路素子２２上に実装した後に、受光素子２１と回路素子２２との間に液状のアンダーフィル１４を充填して、当該アンダーフィルを硬化させてもよい。これらは、各受光素子１１，２１から支持部材４００ａを除去する前でも除去した後でもよい。
なお、本発明の光検出装置の製造方法は、複数のバンプ電極１３のそれぞれの高さが、裏面１１ａに垂直な方向における受光素子１１の幅よりも大きい光検出装置、及び、複数のバンプ電極１３のそれぞれの高さが、表面２１ａに垂直な方向における受光素子２１の幅よりも大きい光検出装置を製造するものに限定されない。
また、光検出装置１０において、受光領域１１Ｒは、単数又は複数の受光チャンネルを含んでいてもよく、受光素子１１は、例えば、複数のアバランシェフォトダイオードが並列に接続されたＳｉＰＭ（Silicon Photomultiplier）等の受光素子であってもよい。また、光検出装置１０では、複数のバンプ電極１３のそれぞれの高さが、裏面１１ａに垂直な方向における受光素子１１の幅の２倍以上（又は２．５倍以上）であってもよい。これにより、受光素子１１が薄化されたとしても、受光素子１１が回路基板１２に接触するのをより確実に防止することができる。同様に、光検出装置２０では、複数のバンプ電極１３のそれぞれの高さが、表面２１ａに垂直な方向における受光素子２１の幅の５倍以上であってもよい。これにより、受光素子２１が薄化されたとしても、受光素子２１が回路素子２２に接触するのをより確実に防止することができる。また、バンプ電極１３は、例えば、Ａｕバンプ、はんだバンプ、Ｃｕピラー等の突起状の電極であってもよい。また、バンプ電極１３以外の接続部材として、例えば、異方性導電フィルム、異方性導電性ペースト等が用いられてもよい。更に、これらの接続部材の組合せによって、受光素子１１と回路基板１２との電気的且つ物理的な接続、及び受光素子２１と回路素子２２との電気的且つ物理的な接続が実施されてもよい。また、本発明の接続部材は、受光素子１１又は受光素子２１側に設けられたバンプ電極１３のみによって構成される場合、回路基板１２又は回路素子２２側に設けられたバンプ電極１５のみによって構成される場合、互いに接合されたバンプ電極１３及びバンプ電極１５によって構成される場合がある。
１０…光検出装置、１１…受光素子、１１ａ…裏面（第１表面）、１１ｂ…表面（第２表面）、１１Ｒ…受光領域、１２…回路基板（回路構造体）、１２ａ…実装面、１３…バンプ電極（接続部材）、１４…アンダーフィル、２０…光検出装置、２１…受光素子、２１ａ…表面（第１表面）、２１ｂ…裏面（第２表面）、２１Ｒ…受光領域、２２…回路素子（回路構造体）、２２ａ…実装面、１１０…半導体ウェハ、１１０ａ…第１主面、１１０ｂ…第２主面、１１０ｓ…半導体基板、２１０…半導体ウェハ、２１０ａ…第１主面、２１０ｂ…第２主面、２１０ｓ…半導体基板、３００…支持基板（第２支持基板）、４００…支持基板（第１支持基板）、４００ａ…支持部材。

Claims (2)

  1. 第１主面及び前記第１主面とは反対側の第２主面を有し、半導体基板を含み、前記半導体基板に対して前記第２主面側において２次元に配置された複数の受光領域が形成された半導体ウェハを用意する第１工程と、
    前記第１工程の後に、前記第１主面に第１支持基板を設ける第２工程と、
    前記第２工程の後に、前記第１主面に前記第１支持基板が設けられた状態で、前記複数の受光領域のそれぞれごとに前記半導体ウェハ及び前記第１支持基板を切断し、切断された前記第１主面の一部に対応する第１表面に、切断された前記第１支持基板の一部に対応する支持部材が設けられた状態で、切断された半導体ウェハの一部に対応する受光素子を得る第３工程と、
    前記第３工程の後に、切断された前記第２主面の一部に対応する第２表面と回路構造体の実装面との間に配置された複数の接続部材を用いて、前記第１表面に前記支持部材が設けられた状態で、前記受光素子と前記回路構造体とを電気的且つ物理的に接続する第４工程と、
    前記第４工程の後に、前記第１表面から前記支持部材を除去する第５工程と、
    前記第１工程の後且つ前記第２工程の前に、前記第２主面に第２支持基板を設ける第６工程と、
    前記第６工程の後且つ前記第２工程の前に、前記第２主面に前記第２支持基板が設けられた状態で、前記半導体ウェハを薄化する第７工程と、を備え、
    前記第２工程においては、前記第２主面に前記第２支持基板が設けられた状態で、前記第１主面に前記第１支持基板を設け、前記第１主面に前記第１支持基板が設けられた状態で、前記第２主面から前記第２支持基板を除去する、光検出装置の製造方法。
  2. 前記第２工程の後且つ前記第３工程の前に、前記第２主面に、前記複数の接続部材として複数のバンプ電極を設ける第８工程を更に備える、請求項１に記載の光検出装置の製造方法。
JP2019032873A 2019-02-26 2019-02-26 光検出装置の製造方法、及び光検出装置 Active JP7364343B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019032873A JP7364343B2 (ja) 2019-02-26 2019-02-26 光検出装置の製造方法、及び光検出装置
US17/310,780 US20220085095A1 (en) 2019-02-26 2020-02-25 Method for manufacturing photodetector, and photodetector
CN202080016667.4A CN113474899A (zh) 2019-02-26 2020-02-25 光检测装置的制造方法、及光检测装置
PCT/JP2020/007509 WO2020175483A1 (ja) 2019-02-26 2020-02-25 光検出装置の製造方法、及び光検出装置
JP2023173747A JP2023181216A (ja) 2019-02-26 2023-10-05 光検出装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019032873A JP7364343B2 (ja) 2019-02-26 2019-02-26 光検出装置の製造方法、及び光検出装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023173747A Division JP2023181216A (ja) 2019-02-26 2023-10-05 光検出装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020136645A JP2020136645A (ja) 2020-08-31
JP7364343B2 true JP7364343B2 (ja) 2023-10-18

Family

ID=72238585

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019032873A Active JP7364343B2 (ja) 2019-02-26 2019-02-26 光検出装置の製造方法、及び光検出装置
JP2023173747A Pending JP2023181216A (ja) 2019-02-26 2023-10-05 光検出装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023173747A Pending JP2023181216A (ja) 2019-02-26 2023-10-05 光検出装置の製造方法

Country Status (4)

Country Link
US (1) US20220085095A1 (ja)
JP (2) JP7364343B2 (ja)
CN (1) CN113474899A (ja)
WO (1) WO2020175483A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096427A1 (en) 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
JP2008210846A (ja) 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
US20130285185A1 (en) 2012-04-25 2013-10-31 Samsung Electronics Co., Ltd. Image sensor package
JP2014165224A (ja) 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
JP2015508233A (ja) 2012-02-08 2015-03-16 ジーティーエイティー・コーポレーション 裏面照射型センサを作製するための方法
US20150206916A1 (en) 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
JP2018181957A (ja) 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US20180308890A1 (en) * 2015-12-29 2018-10-25 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method therefor
JP6748486B2 (ja) * 2016-06-08 2020-09-02 浜松ホトニクス株式会社 光検出ユニット、光検出装置、及び、光検出ユニットの製造方法
WO2018088479A1 (ja) * 2016-11-11 2018-05-17 浜松ホトニクス株式会社 光検出装置
JP7236807B2 (ja) * 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
US10622324B2 (en) * 2018-02-08 2020-04-14 Sensors Unlimited, Inc. Bump structures for high density flip chip interconnection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096427A1 (en) 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
JP2008210846A (ja) 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2015508233A (ja) 2012-02-08 2015-03-16 ジーティーエイティー・コーポレーション 裏面照射型センサを作製するための方法
US20130285185A1 (en) 2012-04-25 2013-10-31 Samsung Electronics Co., Ltd. Image sensor package
JP2014165224A (ja) 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
US20150206916A1 (en) 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
JP2018181957A (ja) 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WATANABE, N. et al.，"Fabrication of Back-Side Illuminated Complementary Metal Oxide Semiconductor Image Sensor Using Compliant Bump"，Japanese Journal of Applied Physics，2010年，Vol.49，pp.04DB01-1 - 04DB01-8

Also Published As

Publication number Publication date
WO2020175483A1 (ja) 2020-09-03
JP2020136645A (ja) 2020-08-31
CN113474899A (zh) 2021-10-01
US20220085095A1 (en) 2022-03-17
JP2023181216A (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US7420257B2 (en) Backside-illuminated photodetector
US7560790B2 (en) Backside-illuminated photodetector
JP5405512B2 (ja) 半導体光検出素子及び放射線検出装置
TWI312199B (en) A photo electric diodes array and the manufacturing method of the same and a radiation ray detector
EP1653520B1 (en) Backside-illuminated photodetector
US20090302410A1 (en) Photodiode array and production method thereof, and radiation detector
JP2010205858A (ja) 光検出装置および光検出装置の製造方法
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
EP1605514A1 (en) Photodiode array, method for manufacturing same, and radiation detector
JP7364343B2 (ja) 光検出装置の製造方法、及び光検出装置
JP2002319669A (ja) 裏面入射型ホトダイオード及びホトダイオードアレイ
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
US20100068847A1 (en) Method for manufacturing an image sensor
JP2023160001A (ja) 光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231005

R150 Certificate of patent or registration of utility model

Ref document number: 7364343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150