WO2020175483A1 - 光検出装置の製造方法、及び光検出装置 - Google Patents

光検出装置の製造方法、及び光検出装置 Download PDF

Info

Publication number
WO2020175483A1
WO2020175483A1 PCT/JP2020/007509 JP2020007509W WO2020175483A1 WO 2020175483 A1 WO2020175483 A1 WO 2020175483A1 JP 2020007509 W JP2020007509 W JP 2020007509W WO 2020175483 A1 WO2020175483 A1 WO 2020175483A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
receiving element
main surface
photodetector
semiconductor wafer
Prior art date
Application number
PCT/JP2020/007509
Other languages
English (en)
French (fr)
Inventor
亮介 奥村
侑生 吉田
祥賀 塚田
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN202080016667.4A priority Critical patent/CN113474899A/zh
Priority to US17/310,780 priority patent/US20220085095A1/en
Publication of WO2020175483A1 publication Critical patent/WO2020175483A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Definitions

  • the present disclosure relates to a method for manufacturing a photodetector, and a photodetector.
  • Non-Patent Document 1 describes a step of attaching a support tape to a photodiode array wafer, a step of dicing the photodiode array wafer together with the support tape and peeling the support tape from the photodiode array chip, and a support method.
  • a method of manufacturing a CMOS image sensor is described, which comprises a step of mounting a photodiode array chip with a tape peeled off on a CMOS read circuit chip.
  • Non-Patent Document 1 Naoya Watanabe, 4 others, "Fabr i cat i on of Back-Si del L Lumi nated Comp Lementary Meta L Oxide Semiconductor Image Sensor Using Comp lantBump", Japanese Journal of Applied Physics 49 (2010 ), The Japan Society of AppUed Physics, April 20, 2010
  • Non-Patent Document 1 In the method of manufacturing a CMOS image sensor described in Non-Patent Document 1, the thinner the light receiving element such as a photodiode array chip, the more difficult it becomes to handle the light receiving element. Then, there may be a problem in connection with a circuit structure such as a CMOS read circuit chip. Further, as the light receiving element such as the photodiode array chip becomes thinner, the light receiving element in the manufactured photodetection device such as a CMOS image sensor is more likely to be deformed due to the influence of stress, static electricity, etc. The element may come into contact with the circuit structure and damage the light receiving element. ⁇ 0 2020/175 4583 2 (: 170? 2020/007509
  • the present disclosure provides a method for manufacturing a photodetector capable of reliably connecting a light receiving element and a circuit structure even if the light receiving element is thinned, and the light receiving element is thinned. Even if it is, it aims at providing the photon detection apparatus which can prevent that a light receiving element is damaged due to a deformation
  • a method for manufacturing a photodetecting device has a plurality of two-dimensionally arranged light receiving regions having a first main surface and a second main surface opposite to the first main surface.
  • the first step of preparing a semiconductor wafer on which the substrate is formed the second step of providing the first supporting substrate on the first main surface after the first step, and the second step of the first main surface after the second step. 1 With the support substrate provided, cut the semiconductor wafer and the first support substrate for each of the plurality of light receiving regions, and cut the first surface corresponding to a part of the cut first main surface.
  • a supporting member is provided on the first surface, A fourth step of electrically and physically connecting the light receiving element and the circuit structure, and a fifth step of removing the support member from the first surface after the fourth step.
  • the semiconductor wafer and the first supporting substrate are cut for each of the plurality of light receiving regions in a state where the first supporting substrate is provided on the first main surface of the semiconductor wafer,
  • the light receiving element and the circuit structure are electrically and physically connected with the support member provided on the first surface of the light receiving element, and then the support member is removed from the first surface of the light receiving element.
  • the support member is provided on the first surface of the light receiving element. Therefore, even if the light receiving element is thinned, it is possible to prevent the light receiving element from being difficult to handle. Therefore, according to the method for manufacturing the photodetector, even if the light receiving element is thinned, the connection between the light receiving element and the circuit structure can be reliably performed.
  • the plurality of light receiving regions are formed of a semiconductor. ⁇ 0 2020/175483 3 ⁇ (: 170? 2020 /007509
  • the light receiving element may be two-dimensionally arranged on the second main surface side with respect to the semiconductor substrate included in the wafer.
  • the light receiving region is arranged on the side of the circuit structure with respect to the semiconductor substrate, so that it is possible to obtain the photodetector including the back illuminated type light receiving element.
  • a method for manufacturing a photodetector includes a sixth step of providing a second support substrate on a second main surface after the first step and before the second step, and a sixth step.
  • the method further comprises a seventh step of thinning the semiconductor wafer with the second supporting substrate provided on the second main surface, and in the second step, the second main surface is provided.
  • the second supporting board is provided on the first main surface
  • the first supporting board is provided on the first main surface
  • the first supporting board is provided on the first main surface, from the second main surface to the second supporting board. May be removed. Thereby, the semiconductor wafer can be thinned in a stable state.
  • the method for manufacturing a photodetector according to one aspect of the present disclosure is the eighth embodiment in which a plurality of bump electrodes are provided as a plurality of connecting members on the second main surface after the second step and before the third step. You may further provide a degree. This makes it possible to efficiently provide a plurality of bump electrodes for each of the plurality of light receiving regions.
  • the plurality of light receiving regions may be two-dimensionally arranged on the first main surface side with respect to the semiconductor substrate included in the semiconductor wafer.
  • the light receiving region is arranged on the side opposite to the circuit structure with respect to the semiconductor substrate, so that it is possible to obtain the photodetection device including the front-illuminated light receiving element.
  • a method for manufacturing a photodetector according to one aspect of the present disclosure is a method for manufacturing a thin semiconductor wafer with a first supporting substrate provided on a first main surface after a second step and before a third step. You may further provide the 6th process of converting. As a result, the semiconductor wafer can be thinned in a stable state.
  • the method for manufacturing a photodetector according to one aspect of the present disclosure is the method of providing a plurality of bump electrodes as a plurality of connecting members on the second main surface after the sixth step and before the third step. You may further provide a degree. This makes it possible to efficiently provide a plurality of bump electrodes for each of the plurality of light receiving regions. ⁇ 0 2020/175483 ⁇ (: 170? 2020 /007509
  • a photodetector is a circuit structure having a light-receiving element having a first surface and a second surface opposite to the first surface and having a light-receiving region, and a mounting surface. And a plurality of connecting members which are arranged between the second surface and the mounting surface and electrically and physically connect the light receiving element and the circuit structure, and the height of each of the plurality of connecting members is increased.
  • the width is larger than the width of the light receiving element in the direction perpendicular to the first surface.
  • the height of each of the plurality of connecting members that electrically and physically connect the light receiving element and the circuit structure is greater than the width of the light receiving element in the direction perpendicular to the first surface. Is also big. As a result, even if the light receiving element is thinned and the light receiving element is easily deformed due to the influence of stress, static electricity, etc., the light receiving element is prevented from coming into contact with the circuit structure. Therefore, according to this photodetector, even if the light receiving element is thinned, it is possible to prevent the light receiving element from being damaged due to the deformation.
  • the height of each of the plurality of connecting members may be twice or more the width of the light receiving element in the direction perpendicular to the first surface. As a result, even if the light receiving element is thinned, it is possible to more reliably prevent the light receiving element from coming into contact with the circuit structure.
  • the height of each of the plurality of connecting members may be 5 times or more the width of the light receiving element in the direction perpendicular to the first surface.
  • the plurality of connecting members may be a plurality of bump electrodes. This makes it possible to reliably connect the light receiving element and the circuit structure while preventing the light receiving element from contacting the circuit structure.
  • the photodetector according to one aspect of the present disclosure may further include an underfill disposed between the second surface and the mounting surface.
  • the width of the light receiving element in the direction parallel to the first surface is 10 times or more the width of the light receiving element in the direction perpendicular to the first surface. ⁇ 0 2020/175 4583 5 (: 170? 2020/007509
  • the method for manufacturing the photodetector capable of surely connecting the light receiving element and the circuit structure, and the light receiving element are thinned. Even if this happens, it becomes possible to provide a photodetector capable of preventing the light-receiving element from being damaged due to deformation.
  • Fig. 1 is a plan view of a photodetector according to a first embodiment.
  • FIG. 2 is a sectional view of a part of the photodetector shown in FIG.
  • FIG. 3 is an enlarged cross-sectional view of a part of the photodetector shown in FIG.
  • FIG. 4 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 5 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 6 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 7 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG.
  • FIG. 8 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 9 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG.
  • FIG. 10 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 11 is a cross-sectional view showing a step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 12 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG. ⁇ 0 2020/175483 6 ⁇ (: 170? 2020 /007509
  • FIG. 13 is a cross-sectional view showing one step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 14 is a plan view of a photodetector according to a second embodiment.
  • FIG. 15 is a cross-sectional view of part of the photodetector shown in FIG. [FIG. 16]
  • FIG. 16 is an enlarged cross-sectional view of a part of the photodetector shown in FIG. [FIG. 17]
  • FIG. 17 is a cross-sectional view showing a step of the method for manufacturing the photodetector shown in FIG.
  • FIG. 18 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG.
  • FIG. 19 is a cross-sectional view showing a step of a method for manufacturing the photodetector shown in FIG.
  • FIG. 20 is a cross-sectional view showing one step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 21 is a cross-sectional view showing one step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 22 is a cross-sectional view showing one step in a method for manufacturing the photodetector shown in FIG.
  • FIG. 23 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG.
  • FIG. 24 is a cross-sectional view showing one step of a method for manufacturing the photodetector shown in FIG.
  • the photodetector 10 includes a light receiving element 11 and a circuit board (circuit structure) 12.
  • the light receiving element 11 is mounted on the circuit board 12.
  • the light receiving element 11 is a back illuminated semiconductor light receiving element.
  • the light detection device 10 constitutes, for example, a CCD (Charge-Coupled Device) area sensor.
  • the direction of light incident on the light receiving element 11 is called the Z-axis direction
  • one direction perpendicular to the Z-axis direction is called the X-axis direction
  • the direction perpendicular to the Z-axis direction and the X-axis direction is the Y-axis direction. It is called the axial direction.
  • the light receiving element 11 has a back surface (first surface) 11a and a front surface (second surface) 11b.
  • the front surface 11b is a surface opposite to the back surface 11a.
  • the light receiving element 11 is a back illuminated semiconductor light receiving element with the back surface 11 a as a light incident surface.
  • the back surface 11a is provided with a light blocking member 11 7 that defines a light incident area.
  • the light shielding member 117 is formed of, for example, a metal in a rectangular frame shape, and extends along the outer edge of the back surface 11a.
  • the light receiving element 11 is formed in a rectangular plate shape, for example.
  • the width of the light receiving element 11 in the direction parallel to the back surface 1 1 a is at least 10 times the width of the light receiving element 11 in the Z-axis direction perpendicular to the back surface 11 a (that is, the thickness of the light receiving element 11 ). Is. Note that the width of the light receiving element 11 in the direction parallel to the back surface 11a means the minimum width of the widths of the light receiving element 11 in all directions parallel to the back surface 11a. ..
  • the width of the light receiving element 11 in the X-axis direction is about 50 mm
  • the width of the light receiving element 11 in the Y-axis direction is about 2 O mm
  • the thickness of the light receiving element 11 is 15 mm. ⁇ m.
  • the width of the light receiving element 11 in the direction parallel to the back surface 11 a is about 20 mm (width of the light receiving element 11 in the Y-axis direction).
  • the circuit board 12 has a mounting surface 12 a that faces the surface 11 b of the light receiving element 11.
  • the circuit board 12 is formed in a rectangular plate shape, for example.
  • the width of the circuit board 12 in the X-axis direction is about 80 mm
  • the width of the circuit board 12 in the Y-axis direction is about 100 mm
  • the width of the circuit board 1 in the Z-axis direction is 1.
  • the width of 2 (that is, the thickness of the circuit board 12) is about 3 mm. ⁇ 0 2020/175483 8 ⁇ (: 170? 2020 /007509
  • a plurality of bump electrodes (a plurality of connecting members) 13 are arranged between the surface 11 b of the light receiving element 11 and the mounting surface 12 a of the circuit board 12.
  • the plurality of bump electrodes 13 electrically and physically connect the light receiving element 11 and the circuit board 12 together.
  • the height of each bump electrode 13 (that is, the distance between the surface 11 b of the light receiving element 11 and the mounting surface 12 a of the circuit board 12) is larger than the thickness of the light receiving element 11. — As an example, the height of each bump electrode 13 is about 40 Mm.
  • An underfill 14 is arranged between the surface 11 b of the light receiving element 11 and the mounting surface 12 a of the circuit board 12. The underfill 14 surrounds each bump electrode 13 between the surface 11 b of the light receiving element 11 and the mounting surface 12 a of the circuit board 12.
  • the light-receiving element 11 is composed of an n + type semiconductor substrate 11 1, an n ⁇ type semiconductor layer 1 12 and a p ⁇ type semiconductor layer 1 13 It has a plurality of P + type semiconductor regions 1 1 1.
  • the semiconductor layer 11 12 is formed on the semiconductor substrate 1 11 by, for example, epitaxial growth.
  • the semiconductor layer 1 13 is formed on the semiconductor layer 1 12 by, for example, epitaxial growth.
  • the plurality of semiconductor regions 1 14 are formed in the semiconductor layer 1 13 by, for example, impurity diffusion.
  • the plurality of semiconductor regions 114 are arranged two-dimensionally (for example, in a matrix shape in which the X-axis direction is the row direction and the Y-axis direction is the column direction) when viewed from the Z-axis direction.
  • the semiconductor substrate 11 1 is located on the back surface 11 a side
  • the semiconductor layer 1 13 and the plurality of semiconductor regions 1 14 are located on the front surface 11 b side.
  • An AR (Ant i Reflection) film 1 18 is formed on the surface of the semiconductor substrate 1 1 1 on the back surface 1 1 1 a side.
  • the semiconductor layer 1 12 and the semiconductor layer 1 13 form a pn junction, and form a light receiving region 1 1 R that functions as a photoelectric conversion region.
  • the light receiving region 1 1 R is located on the surface 11 b side with respect to the semiconductor substrate 1 1 1.
  • a portion of the light receiving region 1 1 R corresponding to each semiconductor region 1 1 1 4 constitutes a pixel.
  • Electrode pads 1 16 are provided for each semiconductor region 1 14 on the surface 11 c. Each electrode pad 1 16 is electrically connected to the corresponding semiconductor region 1 1 4. ⁇ 0 2020/175483 9 ⁇ (: 170? 2020 /007509
  • the bump electrode 13 electrically and physically connects the electrode pad 1 16 of the light receiving element 11 and the electrode pad (not shown) of the circuit board 12 which face each other in the axial direction.
  • the conductivity type of the light receiving element 11 and the conductivity type of the door may be opposite to those described above.
  • a semiconductor wafer 110 is prepared (first step).
  • the semiconductor wafer 110 has a first main surface 1103 and a second main surface 110.
  • the second main surface 1103 is a surface opposite to the first main surface 1103.
  • a plurality of light receiving regions 11 are formed on the semiconductor wafer 110.
  • Multiple light receiving areas 1 It is two-dimensionally arranged on the second main surface 110 side with respect to the semiconductor substrate 1103 included in the semiconductor wafer 110.
  • the semiconductor wafer 1 10 It includes a plurality of light-receiving elements 1 1 corresponding to each.
  • FIG. 4 shows a portion of the semiconductor wafer 110 corresponding to one light receiving region 1.
  • a supporting substrate (second supporting substrate) 300 is provided on the second main surface 110 of the semiconductor wafer 110 (sixth step).
  • the supporting substrate 300 is, for example, a glass substrate.
  • the support substrate 300 is fixed to the second main surface 110 of the semiconductor wafer 110 by, for example, an adhesive.
  • the semiconductor wafer 110 is thinned with the supporting substrate 300 being provided on the second main surface 110. ..
  • the semiconductor wafer 110 is thinned, for example, by polishing the first main surface 1103.
  • a film to be an eight-layer film 118 is formed on the first main surface 1103, and a member to be the light shielding member 117 is formed on the film (not shown).
  • the supporting substrate 3 is formed on the second main surface 110.
  • a support substrate (first support substrate) 4 0 0 was provided on the first main surface 1 103, and a support substrate 4 0 0 was provided on the first main surface 1 103.
  • the supporting substrate 300 is removed from the second main surface 110.
  • the supporting substrate 400 is provided on the first main surface 1103 of the semiconductor wafer 110 (second step).
  • the substrate 400 is, for example, a glass substrate.
  • the supporting substrate 400 is fixed to the first main surface 1103 of the semiconductor wafer 110 by an adhesive, for example.
  • the supporting substrate 300 has the adhesive strength of the adhesive disposed between the semiconductor wafer 110 and the supporting substrate 300, for example, by light irradiation, heating, dissolution with a chemical solution, and dry process (gas). It is separated from the second main surface 110 by being reduced by decomposition or the like.
  • the adhesive remaining on the second main surface 110 of the semiconductor wafer 110 can be removed from the second main surface 110 by, for example, dissolution by a chemical solution, decomposition by a dry process, peeling with tape, etc. To be removed.
  • each bump electrode 13 is formed on each electrode pad 1 16 (see Fig. 3).
  • an underfill 14 is arranged on the second main surface 110 to cover the plurality of bump electrodes 13.
  • the underfill 14 is, for example, a film-shaped resin film.
  • the support substrate 400 provided on the first main surface 1103, the light receiving region 11 The semiconductor wafer 110 and the supporting substrate 400 are cut for each of them, and one side of the cut supporting substrate 400 is formed on the back surface 1 13 corresponding to a part of the cut first main surface 1103.
  • the light receiving element 11 corresponding to a part of the cut semiconductor wafer 110 is obtained (third step). As a result, a plurality of light receiving elements 11 can be obtained from the semiconductor wafer 110.
  • the light receiving element 11 and the circuit board 12 are electrically and physically connected to each other by joining 13 and 15 by pressing and heating.
  • the supporting member 4003 is removed from the back surface 113 (fifth step).
  • the support member 4 0 0 3 the adhesive strength of the adhesive disposed between the light receiving element 1 1 and the support member 4 0 0 3, for example, light irradiation, heating, it is lowered by the dissolution or the like by chemical Then, it is peeled from the back surface 1 1 3.
  • the adhesive remaining on the back surface 1 13 of the light receiving element 11 is removed from the back surface 1 13 by, for example, dissolution with a chemical solution, decomposition by a dry process, peeling with a tape, or the like. From the above, the photodetector 10 is obtained.
  • a plurality of light-receiving regions 1 1 1 1 3 is provided with the support substrate 4 0 0 provided on the first main surface 1 1 0 3 of the semiconductor wafer 1 1 0.
  • the support member 4 0 0 3 provided on the back surface 1 1 3 of the light receiving elements 1 1, the light receiving element 1 1 and the circuit board 1 and 2 are electrically and physically connected to each other, and thereafter, the supporting member 4 0 3 is removed from the back surface 1 1 3 of the light receiving element 1 1.
  • the support member 4 0 0 3 it is found provided on the back surface 1 1 3 of the light receiving element 1 1. Therefore, even if the light receiving element 11 is thinned, it is possible to prevent the light receiving element 11 from being difficult to handle. Therefore, according to the manufacturing method of the photodetector 10, even if the light receiving element 11 is thinned, the connection between the light receiving element 11 and the circuit board 12 can be reliably performed.
  • the plurality of light receiving regions 1 The semiconductor wafer 110 is arranged two-dimensionally on the second main surface 110 side with respect to the semiconductor substrate 1103 included in the semiconductor wafer 110.
  • the light receiving area 1 is provided on the circuit board 12 side with respect to the semiconductor substrate 1103. Therefore, the photodetector 10 including the back-illuminated light-receiving element 11 can be obtained.
  • the first main surface 1 of the semiconductor wafer 110 is ⁇ 0 2020/175483 12 ⁇ (: 170? 2020 /007509
  • the supporting substrate 300 is provided on the second main surface 110 of the semiconductor wafer 110, and the supporting substrate 300 is provided on the second main surface 110. With 0 provided, the semiconductor wafer 110 is thinned.
  • the semiconductor substrate 1100 is provided with the supporting substrate 300 on the second main surface 1103.
  • the support substrate 400 provided on the first main surface 1103 of the wafer 110 and the support substrate 400 provided on the first main surface 1103, 2 Remove the supporting substrate 300 from the main surface 110. As a result, the semiconductor wafer 110 can be thinned in a stable state.
  • the supporting substrate 40 is formed on the first main surface 1103.
  • a plurality of bump electrodes 13 are provided on the second main surface 110 of the semiconductor wafer 110. This allows multiple light receiving areas 1 1 A plurality of bump electrodes 13 can be efficiently provided for each of the above.
  • the heights of the plurality of bump electrodes 13 electrically and physically connecting the light receiving element 11 and the circuit board 12 are perpendicular to the back surface 1 13 respectively.
  • the width is larger than the width of the light receiving element 11 in different directions.
  • the light receiving element 11 and the circuit board 12 are electrically and physically connected by the plurality of bump electrodes 13. As a result, the light receiving element 11 can be reliably connected to the circuit board 12 while preventing the light receiving element 11 from coming into contact with the circuit board 12.
  • the underfill 14 is arranged between the surface 11 of the light receiving element 11 and the mounting surface 12 3 of the circuit board 12.
  • the connection between the light receiving element 11 and the circuit board 12 can be reinforced while protecting the plurality of bump electrodes 13. ⁇ 02020/175483 13 ⁇ (: 170? 2020 /007509
  • the light receiving element 1 in the direction parallel to the back surface 11a is
  • the width of 1 is 10 times or more the width of the light receiving element 11 in the direction perpendicular to the back surface 11 a. As described above, even when the light receiving element 11 is thin and has a large area, it is possible to prevent the light receiving element 11 from being damaged due to the deformation.
  • the photodetector 20 includes a light-receiving element 21 and a circuit element (circuit structure) 22.
  • the light receiving element 21 is mounted on the circuit element 22.
  • the light receiving element 21 is a front-illuminated semiconductor light receiving element.
  • the circuit element 22 is, for example, an integrated circuit element such as an AS IC (Application Specific Integrated Circuit).
  • the photodetector 20 constitutes, for example, a silicon photodiode array.
  • the direction of light incident on the light receiving element 21 is called the Z-axis direction
  • one direction perpendicular to the Z-axis direction is called the X-axis direction
  • the direction perpendicular to the Z-axis direction and the X-axis direction is the Y-axis direction. Called direction.
  • the light receiving element 21 has a front surface (first surface) 21 a and a back surface (second surface) 21.
  • the back surface 21b is the surface opposite to the front surface 21a.
  • the light receiving element 21 is a front surface incident type semiconductor light receiving element having the surface 21 a as a light incident surface.
  • the light receiving element 21 is formed in a rectangular plate shape, for example.
  • the width of the photo detector 2 1 in the direction parallel to the surface 21 a is at least 10 times the width of the photo detector 2 1 in the Z-axis direction perpendicular to the surface 21 a (that is, the thickness of the photo detector 2 1 ). Is.
  • the width of the light receiving element 21 in the direction parallel to the surface 21a means the minimum width of the widths of the light receiving element 21 in all directions parallel to the surface 21a. ..
  • the width of the light receiving element 21 in the X-axis direction and the width of the light receiving element 21 in the Y-axis direction are each about 5 mm, and the thickness of the light receiving element 21 is about 15 Mm.
  • the width of the light receiving element 21 in the direction parallel to the surface 21 a is about 5 mm (each of the width of the light receiving element 21 in the X axis direction and the width of the light receiving element 21 in the Y axis direction). Become.
  • the circuit element 22 has a mounting surface 22a facing the back surface 21b of the light receiving element 21. ⁇ 0 2020/175483 14 ⁇ (: 170? 2020 /007509
  • the circuit element 22 is formed in a rectangular plate shape, for example.
  • the width of the circuit element 22 in the X axis direction and the width of the circuit element 22 in the vertical axis direction are 6
  • the width of the circuit element 22 in the axial direction (that is, the thickness of the circuit element 22) is ⁇ . It is a degree.
  • a plurality of bump electrodes 13 are arranged between the back surface 21 of the light receiving element 21 and the mounting surface 2 23 of the circuit element 22.
  • the plurality of bump electrodes 13 electrically and physically connect the light receiving element 21 and the circuit element 22.
  • Each bump electrodes 1 3 Height i.e., the distance between the rear surface 2 1 spoon and the circuit element 2 2 of the mounting surface 2 2 3 of the light receiving element 2 1
  • the height of each bump electrode 13 is about 40.
  • An underfill 1 4 is arranged between the mounting surface 2 2 3 of the path element 2 2.
  • the underfill 14 surrounds each bump electrode 13 between the back surface 21 of the light receiving element 21 and the mounting surface 2 23 of the circuit element 22.
  • the light receiving element 21 includes an n + type semiconductor substrate 2 11 and an n ⁇ type semiconductor layer 2 1 2. And a plurality of + type semiconductor regions 2 14 are provided.
  • the semiconductor layer 2 12 is formed on the semiconductor substrate 2 11 by, for example, epitaxial growth.
  • the semiconductor layer 2 13 is formed on the semiconductor layer 2 1 2 by, for example, epitaxial growth.
  • the plurality of semiconductor regions 2 14 are formed in the semiconductor layer 2 13 by, for example, impurity diffusion.
  • the plurality of semiconductor regions 2 14 are arranged in a secondary element when viewed in the axial direction (for example, in a matrix shape in which the X axis direction is the row direction and the vertical axis direction is the column direction).
  • the semiconductor substrate 2 11 is located on the back surface 2 1 side and the semiconductor layer 2 1 3 and the plurality of semiconductor regions 2 1 4 are located on the front surface 2 18 side.
  • the semiconductor layer 2 12 and the semiconductor layer 2 13 form an n- junction, and the light-receiving region 2 1 that functions as a photoelectric conversion region 2 1 Is composed of.
  • Light receiving area It is located on the surface 2 1 3 side with respect to the semiconductor substrate 2 1 1.
  • the portion of the light receiving area 2 1 corresponding to each semiconductor area 2 1 4 constitutes a pixel. ⁇ 0 2020/175483 15 ⁇ (: 170? 2020 /007509
  • the semiconductor substrate 2 11 and the semiconductor layers 2 1 2 and 2 1 3 are provided with an insulating region 2 1 5 for electrically determining the pixel.
  • Electrode pads 2 16 are provided for each semiconductor region 2 14 on the back surface 21. Part of each electrode pad 2 16 is electrically connected to the corresponding semiconductor region 2 1 4 via a wire 2 19 formed in the through hole 2 18 in part.
  • the wiring 21 9 is covered with an insulating film 2 1 7 3 2 1 7 except for the electrical connection part.
  • the bump electrode 13 electrically and physically connects the electrode pad 2 16 of the light receiving element 21 and the electrode pad (not shown) of the circuit element 2 2 that face each other in the axial direction.
  • the conductivity types of the light-receiving element 21 and the n-type may be opposite to those described above.
  • a semiconductor wafer 210 is prepared (first step).
  • the semiconductor wafer 210 has a first main surface 210 and a second main surface 210.
  • the second main surface 210 is the surface opposite to the first main surface 210.
  • a plurality of light receiving regions 2 1 are formed on the semiconductor wafer 210. Multiple light receiving areas
  • the semiconductor wafer 210 is arranged two-dimensionally on the side of the first main surface 210 3 with respect to the semiconductor substrate 210 3.
  • the semiconductor wafer 210 is It includes a plurality of light receiving elements 2 1 respectively corresponding to.
  • the first main surface 210 of the semiconductor wafer 210 is
  • the supporting substrate 400 is, for example, a glass substrate.
  • the supporting substrate 400 is fixed to the first main surface 2103 of the semiconductor wafer 210 by using, for example, an adhesive.
  • the semiconductor wafer 210 is thinned in a state in which the supporting substrate 400 is provided on the first main surface 211. (Sixth step) ..
  • the semiconductor wafer 210 is thinned, for example, by polishing the second main surface 210.
  • through holes 2 18 and electrode pads 2 16 and wirings 2 1 9 are formed (not shown). ⁇ 0 2020/175483 16 ⁇ (: 170? 2020 /007509
  • a plurality of bump electrodes 13 are provided on the second main surface 210 of the semiconductor wafer 210 (seventh step). Each light receiving area Each bump electrode 13 is formed on each electrode pad 2 16 (see Fig. 3).
  • the light receiving region 21 The semiconductor wafer 210 and the supporting substrate 400 are cut for each of them, and one of the cut supporting substrate 400 is cut on the surface 211 corresponding to a part of the cut first main surface 210.
  • the light receiving element 21 corresponding to a part of the cut semiconductor wafer 210 is obtained (third step). As a result, a plurality of light receiving elements 21 are obtained from the semiconductor wafer 210.
  • an underfill 14 is arranged on the back surface 21 so as to cover the plurality of bump electrodes 13.
  • the underfill 14 is, for example, a resin film in the form of a film.
  • the light receiving element 2 1 and the circuit element 2 2 are electrically and physically connected to each other with the support member 400 provided on the surface 2 13. Connection (4th step).
  • the plurality of bump electrodes 15 are provided on the mounting surface 2 23 of the circuit element 22.
  • the light receiving element 2 1 and the circuit element 2 2 are electrically and physically connected by joining the pair of bump electrodes 13 and 15 facing each other in the axial direction by applying pressure and heating.
  • the supporting member 4003 is removed from the surface 2 13 (fifth step).
  • the support member 4 0 0 3 the adhesive strength of the adhesive disposed between the light receiving element 2 1 and the supporting member 4 0 0 3, for example, light irradiation, heating, it is lowered by the dissolution or the like by chemical Is peeled off from the surface 2 13.
  • the adhesive remaining on the surface 2 13 of the light receiving element 21 may be dissolved by a chemical solution, decomposed by a dry process, peeled by a tape, etc. ⁇ 0 2020/175483 17 ⁇ (: 170? 2020 /007509
  • a plurality of light receiving areas 2 1 The semiconductor wafer 210 and the supporting substrate 400 are cut into each of the above, and the light receiving element 21 and the circuit element are provided with the supporting member 400 on the surface 2 13 of the light receiving element 21. electrically and physically connect the 2 2, then, to remove surface 2 1 3 or al supporting member 4 0 0 3 of the light-receiving element 2 1.
  • the support member 400 is provided on the surface 213 of the light receiving element 21. Therefore, even if the light receiving element 21 is thinned, it is possible to prevent the light receiving element 21 from being difficult to handle. Therefore, according to the manufacturing method of the photodetector 20, even if the light receiving element 21 is thinned, the connection between the light receiving element 21 and the circuit element 22 can be surely performed.
  • the plurality of light receiving regions It is two-dimensionally arranged on the side of the first main surface 2103 with respect to the semiconductor substrate 210 included in the semiconductor wafer 210.
  • the circuit element is Therefore, it is possible to obtain the photodetector 20 including the front-illuminated type light receiving element 21.
  • the method for manufacturing the photodetector 20 is such that the plurality of light receiving regions 21 Before cutting the semiconductor wafer 210 and the supporting substrate 400 for each of the above, the semiconductor wafer 210 is thinned with the supporting substrate 400 provided on the first main surface 210. Turn into. As a result, the semiconductor wafer 210 can be thinned in a stable state.
  • the manufacturing method of the photodetection device 20 is such that the second main surface 2 1 0 ⁇ of the semiconductor wafer 2 1 0 is provided with the support substrate 4 0 0 provided on the first main surface 2 10 3.
  • a plurality of bump electrodes 13 are provided. This allows multiple light receiving areas 2 1 A plurality of bump electrodes 13 can be efficiently provided for each of the above. ⁇ 0 2020/1754 83 18 ⁇ (: 170? 2020 /007509
  • each of the heights of the bump electrodes 1 3 to electrically and physically connect the light receiving element 2 1 and the circuit element 2 2 is perpendicular to the surface 2 1 3 Is larger than the width of the light receiving element 21 in the horizontal direction.
  • the light receiving element 21 and the circuit element 22 are electrically and physically connected by the plurality of bump electrodes 13. This makes it possible to reliably connect the light receiving element 21 and the circuit element 22 while preventing the light receiving element 21 from coming into contact with the circuit element 22.
  • an underfill 14 is arranged between the back surface 21 of the light receiving element 21 and the mounting surface 2 2 3 of the circuit element 22.
  • the connection between the light receiving element 21 and the circuit element 22 can be reinforced while protecting the plurality of bump electrodes 13.
  • the light receiving element 2 in the direction parallel to the surface 2 13
  • the width of 1 is 10 times or more the width of the light receiving element 2 1 in the direction perpendicular to the surface 2 13. As described above, even when the light receiving element 21 is thin and has a large area, it is possible to prevent the light receiving element 21 from being damaged due to the deformation.
  • the present disclosure is not limited to the above-described embodiments.
  • the bonding between the semiconductor wafer 110 and the supporting substrate 300, the bonding between the semiconductor wafer 110 and the supporting substrate 400, and the bonding between the semiconductor wafer 210 and the supporting substrate 400 are
  • the bonding is not limited to bonding using an adhesive, and may be, for example, direct bonding.
  • each of the supporting substrates 300 and 400 is not limited to a glass substrate and may be, for example, a silicon substrate or the like.
  • the supporting substrate 300 which is a silicon substrate
  • the supporting substrate 300 itself is decomposed by a dry process (gas). ⁇ 02020/175483 19 ⁇ (: 170? 2020 /007509
  • the supporting substrate 300 may be removed from the semiconductor wafer 110.
  • the timing of arranging the underfill 14 can be appropriately selected. That is, before cutting each semiconductor wafer 110, 210, a film-like underfill 14 may be arranged on each semiconductor wafer 110, 210, or a circuit board 12 or a circuit board.
  • the element 22 may be provided with a film-shaped underfill 14.
  • a film-like underfill 14 may be arranged on each of the light-receiving elements 11 and 21 before cutting the semiconductor wafers 110 and 210, or a circuit board 12 or a circuit element. 22 may be provided with a film-like underfill 14.
  • a liquid underfill 14 may be filled between the light receiving element 21 and the circuit element 22 to cure the underfill. .. These may be before or after removing the supporting member 400a from each of the light receiving elements 11 and 21.
  • the height of each of the plurality of bump electrodes 13 is larger than the width of the light receiving element 11 in the direction perpendicular to the back surface 11 a.
  • the photodetector and the photodetector in which the height of each of the plurality of bump electrodes 13 is larger than the width of the light receiving element 21 in the direction perpendicular to the surface 21a are not limited to those manufactured.
  • the light receiving region 11R may include a single or a plurality of light receiving channels, and the light receiving element 11 may include, for example, a plurality of avalanche photodiodes connected in parallel. It may be a light-receiving element such as an S i PM (Si I icon Photomultiplier). Further, in the photodetector 10, the height of each of the plurality of bump electrodes 13 is at least twice the width of the light receiving element 11 in the direction perpendicular to the back surface 11 a (or at least 2.5 times). May be As a result, even if the light receiving element 11 is thinned, the light receiving element 11 contacts the circuit board 12 ⁇ 0 2020/175483 20 ⁇ (: 170? 2020 /007509
  • the height of each of the plurality of bump electrodes 13 may be 5 times or more the width of the light receiving element 2 1 in the direction perpendicular to the surface 2 13. As a result, even if the light receiving element 21 is thinned, it is possible to more reliably prevent the light receiving element 21 from coming into contact with the circuit element 22.
  • the bump electrode 13 may be, for example, a protrusion electrode such as an eight bump, a bump bump, or a ⁇ lipilla.
  • an anisotropic conductive film, an anisotropic conductive paste or the like may be used as the connecting member other than the bump electrode 13, for example.
  • the connecting member of the present disclosure is configured only by the bump electrode 13 provided on the light receiving element 11 or the light receiving element 21 side, the bump provided on the circuit board 12 or the circuit element 22 side is provided. In the case where it is composed of only the electrode 15, it may be composed of the bump electrode 13 and the bump electrode 15 which are bonded to each other.
  • 2 0 Photodetector 2 1 Light receiving element, 2 1 3 Front surface (1st surface), 2 1 1 ⁇ back surface (2nd surface), 2 2 Circuit element (Circuit structure), 2 2 3 Mounting surface, 1 1 0 Semiconductor wafer, 1 1 0 3 1st main surface, 1 1 0 c 2nd main surface, 1 10 3 Semiconductor substrate, 2 1 0 Semiconductor wafer, 2 1 0 3 to 1st main surface, 2 1 0 1 ⁇ ⁇ 2nd main surface, 2 1 0 ⁇ Semiconductor substrate, 3 0 0 support substrate (2nd support substrate), 4 0 0 support substrate (first supporting substrate), 4 0 0 3 support member.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

光検出装置の製造方法は、第１主面及び第２主面を有する半導体ウェハを用意する第１工程と、第１主面に第１支持基板を設ける第２工程と、第１主面に第１支持基板が設けられた状態で、半導体ウェハ及び第１支持基板を切断し、第１表面に支持部材が設けられた状態で、受光素子を得る第３工程と、第２表面と回路構造体の実装面との間に配置された複数の接続部材を用いて、第１表面に支持部材が設けられた状態で、受光素子と回路構造体とを電気的且つ物理的に接続する第４工程と、第１表面から支持部材を除去する第５工程と、を備える。

Description

\¥02020/175483 1 卩（：17 2020 /007509 明 細 書
発明の名称 ： 光検出装置の製造方法、 及び光検出装置
技術分野
[0001] 本開示は、 光検出装置の製造方法、 及び光検出装置に関する。
背景技術
[0002] 非特許文献 1 には、 フォトダイオードアレイウェハにサボートテープを貼 り付ける工程と、 フォトダイオードアレイウェハをサボートテープと共にダ イシングし、 フォトダイオードアレイチップからサポートテープを剥離する 工程と、 サボートテープが剥離された状態のフォトダイオードアレイチップ を CMOS読出回路チップに実装する工程と、 を備える、 CMOSイメージ センサの製造方法が記載されている。
先行技術文献
非特許文献
[0003] 非特許文献 1 : Naoya Watanabe、 他 4名、 “Fabr i cat i on of Back-Si del L Lumi nated Comp Lementary Meta L Oxide Semiconductor Image Sensor Using Comp lantBump” 、 Japanese Journal of Applied Physics 49 (2010)、 The Japan Society of AppUed Physics、 April 20， 2010
発明の概要
発明が解決しようとする課題
[0004] 非特許文献 1 に記載された CMOSイメージセンサの製造方法では、 フォ トダイオ—ドアレイチップ等の受光素子が薄化されるほど、 受光素子のハン ドリングが困難となり、 その結果、 受光素子と、 CMOS読出回路チップ等 である回路構造体との接続に不具合が生じるおそれがある。 また、 フォトダ イオードアレイチップ等の受光素子が薄化されるほど、 製造された CMOS イメージセンサ等の光検出装置において、 応力、 静電気等の影響によって受 光素子が変形し易くなり、 その結果、 受光素子が回路構造体に接触して受光 素子が損傷するおそれがある。 \¥0 2020/175483 2 卩（：170? 2020 /007509
[0005] 本開示は、 受光素子が薄化されたとしても、 受光素子と回路構造体との接 続を確実に実施することができる光検出装置の製造方法、 及び、 受光素子が 薄化されたとしても、 変形に起因して受光素子が損傷するのを防止すること ができる光検出装置を提供することを目的とする。
課題を解決するための手段
[0006] 本開示の一側面の光検出装置の製造方法は、 第 1主面及び第 1主面とは反 対側の第 2主面を有し、 2次元に配置された複数の受光領域が形成された半 導体ウェハを用意する第 1工程と、 第 1工程の後に、 第 1主面に第 1支持基 板を設ける第 2工程と、 第 2工程の後に、 第 1主面に第 1支持基板が設けら れた状態で、 複数の受光領域のそれぞれごとに半導体ウヱハ及び第 1支持基 板を切断し、 切断された第 1主面の一部に対応する第 1表面に、 切断された 第 1支持基板の一部に対応する支持部材が設けられた状態で、 切断された半 導体ウェハの一部に対応する受光素子を得る第 3工程と、 第 3工程の後に、 切断された第 2主面の一部に対応する第 2表面と回路構造体の実装面との間 に配置された複数の接続部材を用いて、 第 1表面に支持部材が設けられた状 態で、 受光素子と回路構造体とを電気的且つ物理的に接続する第 4工程と、 第 4工程の後に、 第 1表面から支持部材を除去する第 5工程と、 を備える。
[0007] この光検出装置の製造方法では、 半導体ウェハの第 1主面に第 1支持基板 が設けられた状態で、 複数の受光領域のそれぞれごとに半導体ウェハ及び第 1支持基板を切断し、 受光素子の第 1表面に支持部材が設けられた状態で、 受光素子と回路構造体とを電気的且つ物理的に接続し、 その後に、 受光素子 の第 1表面から支持部材を除去する。 このように、 受光素子と回路構造体と の接続の際には、 受光素子の第 1表面に支持部材が設けられている。 そのた め、 受光素子が薄化されたとしても、 受光素子のハンドリングが困難となる ことが防止される。 よって、 この光検出装置の製造方法によれば、 受光素子 が薄化されたとしても、 受光素子と回路構造体との接続を確実に実施するこ とができる。
[0008] 本開示の一側面の光検出装置の製造方法では、 複数の受光領域は、 半導体 \¥0 2020/175483 3 卩（：170? 2020 /007509
ウェハが含む半導体基板に対して第 2主面側において 2次元に配置されてい てもよい。 これにより、 受光素子においては、 半導体基板に対して回路構造 体側に受光領域が配置されることになるため、 裏面入射型の受光素子を備え る光検出装置を得ることができる。
[0009] 本開示の一側面の光検出装置の製造方法は、 第 1工程の後且つ第 2工程の 前に、 第 2主面に第 2支持基板を設ける第 6工程と、 第 6工程の後且つ第 2 工程の前に、 第 2主面に第 2支持基板が設けられた状態で、 半導体ウェハを 薄化する第 7工程と、 を更に備え、 第 2工程においては、 第 2主面に第 2支 持基板が設けられた状態で、 第 1主面に第 1支持基板を設け、 第 1主面に第 1支持基板が設けられた状態で、 第 2主面から第 2支持基板を除去してもよ い。 これにより、 安定した状態で半導体ウェハを薄化することができる。
[0010] 本開示の一側面の光検出装置の製造方法は、 第 2工程の後且つ第 3工程の 前に、 第 2主面に、 複数の接続部材として複数のバンプ電極を設ける第 8エ 程を更に備えてもよい。 これにより、 複数の受光領域のそれぞれごとに複数 のバンプ電極を効率良く設けることができる。
[001 1 ] 本開示の一側面の光検出装置の製造方法では、 複数の受光領域は、 半導体 ウェハが含む半導体基板に対して第 1主面側において 2次元に配置されてい てもよい。 これにより、 受光素子においては、 半導体基板に対して回路構造 体とは反対側に受光領域が配置されることになるため、 表面入射型の受光素 子を備える光検出装置を得ることができる。
[0012] 本開示の一側面の光検出装置の製造方法は、 第 2工程の後且つ第 3工程の 前に、 第 1主面に第 1支持基板が設けられた状態で、 半導体ウェハを薄化す る第 6工程を更に備えてもよい。 これにより、 安定した状態で半導体ウェハ を薄化することができる。
[0013] 本開示の一側面の光検出装置の製造方法は、 第 6工程の後且つ第 3工程の 前に、 第 2主面に、 複数の接続部材として複数のバンプ電極を設ける第 7エ 程を更に備えてもよい。 これにより、 複数の受光領域のそれぞれごとに複数 のバンプ電極を効率良く設けることができる。 \¥0 2020/175483 卩（：170? 2020 /007509
[0014] 本開示の一側面の光検出装置は、 第 1表面及び第 1表面とは反対側の第 2 表面を有し、 受光領域が設けられた受光素子と、 実装面を有する回路構造体 と、 第 2表面と実装面との間に配置され、 受光素子と回路構造体とを電気的 且つ物理的に接続する複数の接続部材と、 を備え、 複数の接続部材のそれぞ れの高さは、 第 1表面に垂直な方向における受光素子の幅よりも大きい。
[0015] この光検出装置では、 受光素子と回路構造体とを電気的且つ物理的に接続 する複数の接続部材のそれぞれの高さが、 第 1表面に垂直な方向における受 光素子の幅よりも大きい。 これにより、 受光素子が薄化されて、 応力、 静電 気等の影響によって受光素子が変形し易くなったとしても、 受光素子が回路 構造体に接触することが防止される。 よって、 この光検出装置によれば、 受 光素子が薄化されたとしても、 変形に起因して受光素子が損傷するのを防止 することができる。
[0016] 本開示の一側面の光検出装置では、 複数の接続部材のそれぞれの高さは、 第 1表面に垂直な方向における受光素子の幅の 2倍以上であってもよい。 こ れにより、 受光素子が薄化されたとしても、 受光素子が回路構造体に接触す るのをより確実に防止することができる。
[0017] 本開示の一側面の光検出装置では、 複数の接続部材のそれぞれの高さは、 第 1表面に垂直な方向における受光素子の幅の 5倍以上であってもよい。 こ れにより、 受光素子が薄化されたとしても、 受光素子が回路構造体に接触す るのをより確実に防止することができる。
[0018] 本開示の一側面の光検出装置では、 複数の接続部材は、 複数のバンプ電極 であってもよい。 これにより、 受光素子が回路構造体に接触するのを防止し つつ、 受光素子と回路構造体と接続を確実に実施することができる。
[0019] 本開示の一側面の光検出装置は、 第 2表面と実装面との間に配置されたァ ンダーフィルを更に備えてもよい。 これにより、 複数のバンプ電極を保護し つつ、 受光素子と回路構造体との接続を補強することができる。
[0020] 本開示の一側面の光検出装置では、 第 1表面に平行な方向における受光素 子の幅は、 第 1表面に垂直な方向における受光素子の幅の 1 0倍以上であっ \¥0 2020/175483 5 卩（：170? 2020 /007509
てもよい。 このように、 受光素子が薄化され且つ大面積化された場合にも、 変形に起因して受光素子が損傷するのを防止することができる。
発明の効果
［0021］ 本開示によれば、 受光素子が薄化されたとしても、 受光素子と回路構造体 との接続を確実に実施することができる光検出装置の製造方法、 及び、 受光 素子が薄化されたとしても、 変形に起因して受光素子が損傷するのを防止す ることができる光検出装置を提供することが可能となる。
図面の簡単な説明
［0022］ ［図 1］図 1は、 第 1実施形態の光検出装置の平面図である。
［図 2］図 2は、 図 1 に示される光検出装置の一部の断面図である。
［図 3］図 3は、 図 1 に示される光検出装置の一部の拡大断面図である。
［図 4］図 4は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 5］図 5は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 6］図 6は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 7］図 7は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 8］図 8は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 9］図 9は、 図 1 に示される光検出装置の製造方法の一工程を示す断面図で ある。
［図 10］図 1 0は、 図 1 に示される光検出装置の製造方法の一工程を示す断面 図である。
［図 1 1］図 1 1は、 図 1 に示される光検出装置の製造方法の一工程を示す断面 図である。
［図 12］図 1 2は、 図 1 に示される光検出装置の製造方法の一工程を示す断面 \¥0 2020/175483 6 卩（：170? 2020 /007509
図である。
［図 13］図 1 3は、 図 1 に示される光検出装置の製造方法の一工程を示す断面 図である。
［図 14］図 1 4は、 第 2実施形態の光検出装置の平面図である。
［図 15］図 1 5は、 図 1 4に示される光検出装置の一部の断面図である。 ［図 16］図 1 6は、 図 1 4に示される光検出装置の一部の拡大断面図である。 ［図 17］図 1 7は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 18］図 1 8は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 19］図 1 9は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 20］図 2 0は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 21］図 2 1は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 22］図 2 2は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 23］図 2 3は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
［図 24］図 2 4は、 図 1 4に示される光検出装置の製造方法の一工程を示す断 面図である。
発明を実施するための形態
［0023］ 以下、 本開示の実施形態について、 図面を参照して詳細に説明する。 なお 、 各図において同一又は相当部分には同一符号を付し、 重複する説明を省略 する。
［第 1実施形態］
［光検出装置の構成］ \¥0 2020/175483 7 卩（：170? 2020 /007509
[0024] 図 1及び図 2に示されるように、 光検出装置 1 0は、 受光素子 1 1 と、 回 路基板 （回路構造体） 1 2と、 を備えている。 受光素子 1 1は、 回路基板 1 2上に実装されている。 受光素子 1 1は、 裏面入射型の半導体受光素子であ る。 光検出装置 1 〇は、 例えば、 C C D （Charge-Coup led Dev i ce） エリア センサを構成している。 以下の説明では、 受光素子 1 1 に対する光の入射方 向を Z軸方向といい、 Z軸方向に垂直な一方向を X軸方向といい、 Z軸方向 及び X軸方向に垂直な方向を Y軸方向という。
[0025] 受光素子 1 1は、 裏面 （第 1表面） 1 1 a及び表面 （第 2表面） 1 1 匕を 有している。 表面 1 1 bは、 裏面 1 1 aとは反対側の表面である。 受光素子 1 1は、 裏面 1 1 aを光入射面とする裏面入射型の半導体受光素子である。 裏面 1 1 aには、 光入射領域を画定する遮光部材 1 1 7が設けられている。 遮光部材 1 1 7は、 例えば、 金属によって矩形枠状に形成されており、 裏面 1 1 aの外縁部に沿って延在している。
[0026] 受光素子 1 1は、 例えば、 矩形板状に形成されている。 裏面 1 1 aに平行 な方向における受光素子 1 1の幅は、 裏面 1 1 aに垂直な Z軸方向における 受光素子 1 1の幅 （すなわち、 受光素子 1 1の厚さ） の 1 0倍以上である。 なお、 裏面 1 1 aに平行な方向における受光素子 1 1の幅とは、 裏面 1 1 a に平行な全ての方向における受光素子 1 1の幅のうち、 最小となる幅を意味 するものとする。 一例として、 X軸方向における受光素子 1 1の幅は 5 0 m m程度であり、 Y軸方向おける受光素子 1 1の幅は 2 O m m程度であり、 受 光素子 1 1の厚さは 1 5 ^ m程度である。 この場合、 裏面 1 1 aに平行な方 向における受光素子 1 1の幅は、 2 0 m m程度 （Y軸方向おける受光素子 1 1の幅） となる。
[0027] 回路基板 1 2は、 受光素子 1 1の表面 1 1 bと向かい合う実装面 1 2 aを 有している。 回路基板 1 2は、 例えば、 矩形板状に形成されている。 一例と して、 X軸方向における回路基板 1 2の幅は 8 0 m m程度であり、 Y軸方向 おける回路基板 1 2の幅は 1 0 0 m m程度であり、 Z軸方向における回路基 板 1 2の幅 （すなわち、 回路基板 1 2の厚さ） は 3 m m程度である。 \¥0 2020/175483 8 卩（：170? 2020 /007509
[0028] 受光素子 1 1の表面 1 1 bと回路基板 1 2の実装面 1 2 aとの間には、 複 数のバンプ電極 （複数の接続部材） 1 3が配置されている。 複数のバンプ電 極 1 3は、 受光素子 1 1 と回路基板 1 2とを電気的且つ物理的に接続してい る。 各バンプ電極 1 3の高さ （すなわち、 受光素子 1 1の表面 1 1 bと回路 基板 1 2の実装面 1 2 aとの距離） は、 受光素子 1 1の厚さよりも大きい。 —例として、 各バンプ電極 1 3の高さは、 4 0 M m程度である。 受光素子 1 1の表面 1 1 bと回路基板 1 2の実装面 1 2 aとの間には、 アンダーフィル 1 4が配置されている。 アンダーフィル 1 4は、 受光素子 1 1の表面 1 1 b と回路基板 1 2の実装面 1 2 aとの間において各バンプ電極 1 3を包囲して いる。
[0029] 図 3に示されるように、 受光素子 1 1は、 n +型の半導体基板 1 1 1 と、 n -型の半導体層 1 1 2と、 p -型の半導体層 1 1 3と、 複数の P +型の半導体領 域 1 1 4と、 を有している。 半導体層 1 1 2は、 例えばエピタキシャル成長 によって、 半導体基板 1 1 1上に形成されている。 半導体層 1 1 3は、 例え ばエピタキシャル成長によって、 半導体層 1 1 2上に形成されている。 複数 の半導体領域 1 1 4は、 例えば不純物拡散によって、 半導体層 1 1 3内に形 成されている。 複数の半導体領域 1 1 4は、 Z軸方向から見た場合に 2次元 に （例えば、 X軸方向を行方向とし且つ Y軸方向を列方向とするマトリック ス状に） 配列されている。 受光素子 1 1では、 半導体基板 1 1 1が裏面 1 1 a側に位置しており、 半導体層 1 1 3及び複数の半導体領域 1 1 4が表面 1 1 b側に位置している。 半導体基板 1 1 1 における裏面 1 1 a側の表面には 、 A R （Ant i Ref lect i on） 膜 1 1 8が形成されている。
[0030] 受光素子 1 1では、 半導体層 1 1 2及び半導体層 1 1 3が、 p n接合をな しており、 光電変換領域として機能する受光領域 1 1 Rを構成している。 受 光領域 1 1 Rは、 半導体基板 1 1 1 に対して表面 1 1 b側に位置している。 受光領域 1 1 Rのうち各半導体領域 1 1 4に対応する部分は、 画素を構成し ている。 表面 1 1 匕には、 半導体領域 1 1 4ごとに電極パッ ド 1 1 6が設け られている。 各電極パッ ド 1 1 6は、 対応する半導体領域 1 1 4と電気的に \¥0 2020/175483 9 卩（：170? 2020 /007509
接続されている。 バンプ電極 1 3は、 軸方向において向かい合う受光素子 1 1の電極パッ ド 1 1 6と回路基板 1 2の電極パッ ド （図示省略） とを電気 的且つ物理的に接続している。 なお、 受光素子 1 1 における 型及び门型の 各導電型は、 上述したものとは逆であってもよい。
［光検出装置の製造方法］
［0031］ まず、 図 4に示されるように、 半導体ウェハ 1 1 0を用意する （第 1工程 ） 。 半導体ウェハ 1 1 〇は、 第 1主面 1 1 0 3及び第 2主面 1 1 0匕を有し ている。 第 2主面 1 1 0匕は、 第 1主面 1 1 0 3とは反対側の表面である。 半導体ウェハ 1 1 0には、 複数の受光領域 1 1 が形成されている。 複数の 受光領域 1
Figure imgf000011_0001
半導体ウヱハ 1 1 0が含む半導体基板 1 1 0 3に対して 第 2主面 1 1 0匕側において 2次元に配置されている。 つまり、 半導体ウェ ハ 1 1 0は、 複数の受光領域 1 1
Figure imgf000011_0002
にそれぞれ対応する複数の受光素子 1 1 を含んでいる。 なお、 図 4には、 半導体ウェハ 1 1 0のうち、 1つの受光領 域 1 に対応する部分が示されている。
［0032］ 続いて、 図 5に示されるように、 半導体ウェハ 1 1 0の第 2主面 1 1 〇匕 に支持基板 （第 2支持基板） 3 0 0を設ける （第 6工程） 。 支持基板 3 0 0 は、 例えば、 ガラス基板である。 支持基板 3 0 0は、 例えば接着剤によって 、 半導体ウェハ 1 1 0の第 2主面 1 1 0匕に固定される。
［0033］ 続いて、 図 6に示されるように、 第 2主面 1 1 0匕に支持基板 3 0 0が設 けられた状態で、 半導体ウェハ 1 1 0を薄化する （第 7工程） 。 半導体ウェ ハ 1 1 0は、 例えば、 第 1主面 1 1 0 3が研磨されることにより、 薄化され る。 続いて、 八［¾膜 1 1 8となる膜を第 1主面 1 1 0 3に形成し、 遮光部材 1 1 7となる部材を当該膜上に形成する （図示省略） 。
［0034］ 続いて、 図 7及び図 8に示されるように、 第 2主面 1 1 0匕に支持基板 3
0 0が設けられた状態で、 第 1主面 1 1 〇 3に支持基板 （第 1支持基板） 4 0 0を設け、 第 1主面 1 1 〇 3に支持基板 4 0 0が設けられた状態で、 第 2 主面 1 1 0匕から支持基板 3 0 0を除去する。 このようにして、 半導体ウェ ハ 1 1 0の第 1主面 1 1 0 3に支持基板 4 0 0を設ける （第 2工程） 。 支持 \¥0 2020/175483 10 卩（：170? 2020 /007509
基板 4 0 0は、 例えば、 ガラス基板である。 支持基板 4 0 0は、 例えば接着 剤によって、 半導体ウェハ 1 1 0の第 1主面 1 1 0 3に固定される。 支持基 板 3 0 0は、 半導体ウェハ 1 1 0と支持基板 3 0 0との間に配置された接着 剤の接着強度が、 例えば、 光照射、 加熱、 薬液による溶解、 ドライプロセス （ガス） による分解等によって低下させられることにより、 第 2主面 1 1 0 匕から剥離される。 なお、 半導体ウェハ 1 1 0の第 2主面 1 1 0匕に残存し た接着剤は、 例えば、 薬液による溶解、 ドライプロセスによる分解、 テープ によるピーリング等によって、 第 2主面 1 1 0匕から除去される。
[0035] 続いて、 図 9に示されるように、 半導体ウェハ 1 1 0の第 2主面 1 1 〇匕 に、 複数のバンプ電極 1 3を設ける （第 8工程） 。 各受光領域 1
Figure imgf000012_0001
におい て、 各バンプ電極 1 3は、 各電極パッ ド 1 1 6上に形成される （図 3参照）
[0036] 続いて、 図 1 0に示されるように、 複数のバンプ電極 1 3を覆うように、 第 2主面 1 1 0匕上にアンダーフィル 1 4を配置する。 アンダーフィル 1 4 は、 例えば、 フィルム状の樹脂膜である。
[0037] 続いて、 図 1 1 に示されるように、 第 1主面 1 1 0 3に支持基板 4 0 0が 設けられた状態で、 受光領域 1 1
Figure imgf000012_0002
ごとに半導体ウェハ 1 1 0及び支持基板 4 0 0を切断し、 切断された第 1主面 1 1 0 3の一部に対応する裏面 1 1 3 に、 切断された支持基板 4 0 0の一部に対応する支持部材 4 0 0 3が設けら れた状態で、 切断された半導体ウェハ 1 1 〇の一部に対応する受光素子 1 1 を得る （第 3工程） 。 これにより、 半導体ウェハ 1 1 〇からは、 複数の受光 素子 1 1が得られる。
[0038] 続いて、 図 1 2に示されるように、 切断された第 2主面 1 1 0 13の一部に 対応する表面 1 1 と回路基板 1 2の実装面 1 2 3との間に配置された複数 のバンプ電極 1 3 , 1 5を用いて、 裏面 1 1 3に支持部材 4 0 0 3が設けら れた状態で、 受光素子 1 1 と回路基板 1 2とを電気的且つ物理的に接続する （第 4工程） 。 なお、 複数のバンプ電極 1 5は、 回路基板 1 2の実装面 1 2 3に設けられたものである。 軸方向において向かい合う一対のバンプ電極 \¥0 2020/175483 1 1 卩（：170? 2020 /007509
1 3 , 1 5が加圧及び加熱によって接合されることにより、 受光素子 1 1 と 回路基板 1 2とが電気的且つ物理的に接続される。
[0039] 続いて、 図 1 3に示されるように、 裏面 1 1 3から支持部材 4 0 0 3を除 去する （第 5工程） 。 支持部材 4 0 0 3は、 受光素子 1 1 と支持部材 4 0 0 3との間に配置された接着剤の接着強度が、 例えば、 光照射、 加熱、 薬液に よる溶解等によって低下させられることにより、 裏面 1 1 3から剥離される 。 なお、 受光素子 1 1の裏面 1 1 3に残存した接着剤は、 例えば、 薬液によ る溶解、 ドライプロセスによる分解、 テープによるピーリング等によって、 裏面 1 1 3から除去される。 以上により、 光検出装置 1 0を得る。
[作用及び効果]
[0040] 光検出装置 1 0の製造方法では、 半導体ウェハ 1 1 0の第 1主面 1 1 〇 3 に支持基板 4 0 0が設けられた状態で、 複数の受光領域 1 1
Figure imgf000013_0001
のそれぞれご とに半導体ウェハ 1 1 0及び支持基板 4 0 0を切断し、 受光素子 1 1の裏面 1 1 3に支持部材 4 0 0 3が設けられた状態で、 受光素子 1 1 と回路基板 1 2とを電気的且つ物理的に接続し、 その後に、 受光素子 1 1の裏面 1 1 3か ら支持部材 4 0 0 3を除去する。 このように、 受光素子 1 1 と回路基板 1 2 との接続の際には、 受光素子 1 1の裏面 1 1 3に支持部材 4 0 0 3が設けら れている。 そのため、 受光素子 1 1が薄化されたとしても、 受光素子 1 1の ハンドリングが困難となることが防止される。 よって、 光検出装置 1 0の製 造方法によれば、 受光素子 1 1が薄化されたとしても、 受光素子 1 1 と回路 基板 1 2との接続を確実に実施することができる。
[0041 ] また、 光検出装置 1 0の製造方法では、 複数の受光領域 1
Figure imgf000013_0002
半導体 ウェハ 1 1 0が含む半導体基板 1 1 0 3に対して第 2主面 1 1 0匕側におい て 2次元に配置されている。 これにより、 受光素子 1 1 においては、 半導体 基板 1 1 0 3に対して回路基板 1 2側に受光領域 1
Figure imgf000013_0003
が配置されることに なるため、 裏面入射型の受光素子 1 1 を備える光検出装置 1 0を得ることが できる。
[0042] また、 光検出装置 1 0の製造方法では、 半導体ウェハ 1 1 0の第 1主面 1 \¥0 2020/175483 12 卩（：170? 2020 /007509
1 〇 3に支持基板 4 0 0を設ける前に、 半導体ウェハ 1 1 0の第 2主面 1 1 0匕に支持基板 3 0 0を設け、 第 2主面 1 1 0匕に支持基板 3 0 0が設けら れた状態で、 半導体ウェハ 1 1 0を薄化する。 そして、 半導体ウェハ 1 1 0 の第 1主面 1 1 0 3に支持基板 4 0 0を設ける際には、 第 2主面 1 1 0匕に 支持基板 3 0 0が設けられた状態で、 半導体ウェハ 1 1 0の第 1主面 1 1 0 3に支持基板 4 0 0を設け、 第 1主面 1 1 0 3に支持基板 4 0 0が設けられ た状態で、 半導体ウェハ 1 1 0の第 2主面 1 1 0匕から支持基板 3 0 0を除 去する。 これにより、 安定した状態で半導体ウェハ 1 1 0を薄化することが できる。
[0043] また、 光検出装置 1 0の製造方法では、 第 1主面 1 1 0 3に支持基板 4 0
0が設けられた状態で、 半導体ウェハ 1 1 0の第 2主面 1 1 〇匕に、 複数の バンプ電極 1 3を設ける。 これにより、 複数の受光領域 1 1
Figure imgf000014_0001
のそれぞれご とに複数のバンプ電極 1 3を効率良く設けることができる。
[0044] また、 光検出装置 1 0では、 受光素子 1 1 と回路基板 1 2とを電気的且つ 物理的に接続する複数のバンプ電極 1 3のそれぞれの高さが、 裏面 1 1 3に 垂直な方向における受光素子 1 1の幅よりも大きい。 これにより、 受光素子 1 1が薄化されて、 応力、 静電気等の影響によって受光素子 1 1が変形し易 くなったとしても、 受光素子 1 1が回路基板 1 2に接触することが防止され る。 よって、 光検出装置 1 0によれば、 受光素子 1 1が薄化されたとしても 、 変形に起因して受光素子 1 1が損傷するのを防止することができる。
[0045] また、 光検出装置 1 0では、 受光素子 1 1 と回路基板 1 2とが複数のバン プ電極 1 3によって電気的且つ物理的に接続されている。 これにより、 受光 素子 1 1が回路基板 1 2に接触するのを防止しつつ、 受光素子 1 1 と回路基 板 1 2と接続を確実に実施することができる。
[0046] また、 光検出装置 1 0では、 受光素子 1 1の表面 1 1 匕と回路基板 1 2の 実装面 1 2 3との間に、 アンダーフィル 1 4が配置されている。 これにより 、 複数のバンプ電極 1 3を保護しつつ、 受光素子 1 1 と回路基板 1 2との接 続を補強することができる。 \¥02020/175483 13 卩（：170? 2020 /007509
［0047］ また、 光検出装置 1 0では、 裏面 1 1 aに平行な方向における受光素子 1
1の幅が、 裏面 1 1 aに垂直な方向における受光素子 1 1の幅の 1 0倍以上 である。 このように、 受光素子 1 1が薄化され且つ大面積化された場合にも 、 変形に起因して受光素子 1 1が損傷するのを防止することができる。
［第 2実施形態］
［光検出装置の構成］
［0048］ 図 1 4及び図 1 5に示されるように、 光検出装置 20は、 受光素子 2 1 と 、 回路素子 （回路構造体） 22と、 を備えている。 受光素子 2 1は、 回路素 子 22上に実装されている。 受光素子 2 1は、 表面入射型の半導体受光素子 である。 回路素子 22は、 例えば、 AS I C （Application Specific Inte grated Circuit） 等の集積回路素子である。 光検出装置 20は、 例えば、 シ リコンフォトダイオードアレイを構成している。 以下の説明では、 受光素子 2 1 に対する光の入射方向を Z軸方向といい、 Z軸方向に垂直な一方向を X 軸方向といい、 Z軸方向及び X軸方向に垂直な方向を Y軸方向という。
［0049］ 受光素子 2 1は、 表面 （第 1表面） 2 1 a及び裏面 （第 2表面） 2 1 匕を 有している。 裏面 2 1 bは、 表面 2 1 aとは反対側の表面である。 受光素子 2 1は、 表面 2 1 aを光入射面とする表面入射型の半導体受光素子である。
［0050］ 受光素子 2 1は、 例えば、 矩形板状に形成されている。 表面 2 1 aに平行 な方向における受光素子 2 1の幅は、 表面 2 1 aに垂直な Z軸方向における 受光素子 2 1の幅 （すなわち、 受光素子 2 1の厚さ） の 1 0倍以上である。 なお、 表面 2 1 aに平行な方向における受光素子 2 1の幅とは、 表面 2 1 a に平行な全ての方向における受光素子 2 1の幅のうち、 最小となる幅を意味 するものとする。 一例として、 X軸方向における受光素子 2 1の幅及び Y軸 方向おける受光素子 2 1の幅はそれぞれ 5 mm程度であり、 受光素子 2 1の 厚さは 1 5 Mm程度である。 この場合、 表面 2 1 aに平行な方向における受 光素子 2 1の幅は、 5 mm程度 （X軸方向における受光素子 2 1の幅及び Y 軸方向おける受光素子 2 1の幅のそれぞれ） となる。
［0051］ 回路素子 22は、 受光素子 2 1の裏面 2 1 bと向かい合う実装面 22 aを \¥0 2020/175483 14 卩（：170? 2020 /007509
有している。 回路素子 2 2は、 例えば、 矩形板状に形成されている。 一例と して、 X軸方向における回路素子 2 2の幅及び丫軸方向おける回路素子 2 2 の幅はそれぞれ 6
Figure imgf000016_0001
程度であり、 軸方向における回路素子 2 2の幅 （す なわち、 回路素子 2 2の厚さ） は〇.
Figure imgf000016_0002
程度である。
[0052] 受光素子 2 1の裏面 2 1 匕と回路素子 2 2の実装面 2 2 3との間には、 複 数のバンプ電極 1 3が配置されている。 複数のバンプ電極 1 3は、 受光素子 2 1 と回路素子 2 2とを電気的且つ物理的に接続している。 各バンプ電極 1 3の高さ （すなわち、 受光素子 2 1の裏面 2 1 匕と回路素子 2 2の実装面 2 2 3との距離） は、 受光素子 2 1の厚さよりも大きい。 一例として、 各バン プ電極 1 3の高さは、 4 0 程度である。 受光素子 2 1の裏面 2 1
Figure imgf000016_0003
路素子 2 2の実装面 2 2 3との間には、 アンダーフィル 1 4が配置されてい る。 アンダーフィル 1 4は、 受光素子 2 1の裏面 2 1 匕と回路素子 2 2の実 装面 2 2 3との間において各バンプ電極 1 3を包囲している。
[0053] 図 1 6に示されるように、 受光素子 2 1は、 n +型の半導体基板 2 1 1 と、 n -型の半導体層 2 1 2と、
Figure imgf000016_0004
型の半導体層 2 1 3と、 複数の +型の半導体 領域 2 1 4と、 を有している。 半導体層 2 1 2は、 例えばエピタキシャル成 長によって、 半導体基板 2 1 1上に形成されている。 半導体層 2 1 3は、 例 えばエピタキシャル成長によって、 半導体層 2 1 2上に形成されている。 複 数の半導体領域 2 1 4は、 例えば不純物拡散によって、 半導体層 2 1 3内に 形成されている。 複数の半導体領域 2 1 4は、 軸方向から見た場合に 2次 元に （例えば、 X軸方向を行方向とし且つ丫軸方向を列方向とするマトリツ クス状に） 配列されている。 受光素子 2 1では、 半導体基板 2 1 1が裏面 2 1 匕側に位置しており、 半導体層 2 1 3及び複数の半導体領域 2 1 4が表面 2 1 8側に位置している。
[0054] 受光素子 2 1では、 半導体層 2 1 2及び半導体層 2 1 3が、 n接合をな しており、 光電変換領域として機能する受光領域 2 1
Figure imgf000016_0005
を構成している。 受 光領域
Figure imgf000016_0006
半導体基板 2 1 1 に対して表面 2 1 3側に位置している。 受光領域 2 1 のうち各半導体領域 2 1 4に対応する部分は、 画素を構成し \¥0 2020/175483 15 卩（：170? 2020 /007509
ている。 半導体基板 2 1 1及び半導体層 2 1 2 , 2 1 3には、 当該画素を電 気的に確定するための絶縁領域 2 1 5が設けられている。 裏面 2 1 匕には、 半導体領域 2 1 4ごとに電極パッ ド 2 1 6が設けられている。 各電極パッ ド 2 1 6は、 一部が貫通孔 2 1 8内に形成された配線 2 1 9を介して、 対応す る半導体領域 2 1 4と電気的に接続されている。 配線 2 1 9は、 電気的接続 部分を除き、 絶縁膜 2 1 7 3 2 1 7匕によって覆われている。 バンプ電極 1 3は、 軸方向において向かい合う受光素子 2 1の電極パッ ド 2 1 6と回 路素子 2 2の電極パッ ド （図示省略） とを電気的且つ物理的に接続している 。 なお、 受光素子 2 1 における 型及び n型の各導電型は、 上述したものと は逆であってもよい。
［光検出装置の製造方法］
［0055］ まず、 図 1 7に示されるように、 半導体ウェハ 2 1 0を用意する （第 1エ 程） 。 半導体ウェハ 2 1 0は、 第 1主面 2 1 0 3及び第 2主面 2 1 0匕を有 している。 第 2主面 2 1 0匕は、 第 1主面 2 1 0 3とは反対側の表面である 。 半導体ウェハ 2 1 0には、 複数の受光領域 2 1 が形成されている。 複数 の受光領域
Figure imgf000017_0001
半導体ウヱハ 2 1 0が含む半導体基板 2 1 0 3に対し て第 1主面 2 1 0 3側において 2次元に配置されている。 つまり、 半導体ウ ェハ 2 1 0は、 複数の受光領域 2 1
Figure imgf000017_0002
にそれぞれ対応する複数の受光素子 2 1 を含んでいる。
［0056］ 続いて、 図 1 8に示されるように、 半導体ウェハ 2 1 0の第 1主面 2 1 0
3に支持基板 4 0 0を設ける （第 2工程） 。 支持基板 4 0 0は、 例えば、 ガ ラス基板である。 支持基板 4 0 0は、 例えば接着剤によって、 半導体ウェハ 2 1 0の第 1主面 2 1 0 3に固定される。
［0057］ 続いて、 図 1 9に示されるように、 第 1主面 2 1 0 3に支持基板 4 0 0が 設けられた状態で、 半導体ウェハ 2 1 0を薄化する （第 6工程） 。 半導体ウ ェハ 2 1 0は、 例えば、 第 2主面 2 1 0匕が研磨されることにより、 薄化さ れる。 続いて、 貫通孔 2 1 8、 電極パッ ド 2 1 6、 配線 2 1 9等を形成する （図示省略） 。 \¥0 2020/175483 16 卩（：170? 2020 /007509
[0058] 続いて、 図 2 0に示されるように、 半導体ウェハ 2 1 0の第 2主面 2 1 0 匕に、 複数のバンプ電極 1 3を設ける （第 7工程） 。 各受光領域
Figure imgf000018_0001
いて、 各バンプ電極 1 3は、 各電極パッ ド 2 1 6上に形成される （図 3参照
[0059] 続いて、 図 2 1 に示されるように、 第 1主面 2 1 0 3に支持基板 4 0 0が 設けられた状態で、 受光領域 2 1
Figure imgf000018_0002
ごとに半導体ウェハ 2 1 0及び支持基板 4 0 0を切断し、 切断された第 1主面 2 1 0 3の一部に対応する表面 2 1 3 に、 切断された支持基板 4 0 0の一部に対応する支持部材 4 0 0 3が設けら れた状態で、 切断された半導体ウェハ 2 1 0の一部に対応する受光素子 2 1 を得る （第 3工程） 。 これにより、 半導体ウェハ 2 1 0からは、 複数の受光 素子 2 1が得られる。
[0060] 続いて、 図 2 2に示されるように、 複数のバンプ電極 1 3を覆うように、 裏面 2 1 匕上にアンダーフィル 1 4を配置する。 アンダーフィル 1 4は、 例 えば、 フィルム状の樹脂膜である。
[0061 ] 続いて、 図 2 3に示されるように、 切断された第 2主面 2 1 0 の一部に 対応する裏面 2 1 匕と回路素子 2 2の実装面 2 2 3との間に配置された複数 のバンプ電極 1 3 , 1 5を用いて、 表面 2 1 3に支持部材 4 0 0 3が設けら れた状態で、 受光素子 2 1 と回路素子 2 2とを電気的且つ物理的に接続する （第 4工程） 。 なお、 複数のバンプ電極 1 5は、 回路素子 2 2の実装面 2 2 3に設けられたものである。 軸方向において向かい合う一対のバンプ電極 1 3 , 1 5が加圧及び加熱によって接合されることにより、 受光素子 2 1 と 回路素子 2 2とが電気的且つ物理的に接続される。
[0062] 続いて、 図 2 4に示されるように、 表面 2 1 3から支持部材 4 0 0 3を除 去する （第 5工程） 。 支持部材 4 0 0 3は、 受光素子 2 1 と支持部材 4 0 0 3との間に配置された接着剤の接着強度が、 例えば、 光照射、 加熱、 薬液に よる溶解等によって低下させられることにより、 表面 2 1 3から剥離される 。 なお、 受光素子 2 1の表面 2 1 3に残存した接着剤は、 例えば、 薬液によ る溶解、 ドライプロセスによる分解、 テープによるピーリング等によって、 \¥0 2020/175483 17 卩（：170? 2020 /007509
表面 2 1 3から除去される。 以上により、 光検出装置 2 0を得る。
［作用及び効果］
［0063］ 光検出装置 2 0の製造方法では、 半導体ウェハ
Figure imgf000019_0001
に支持基板 4 0 0が設けられた状態で、 複数の受光領域 2 1
Figure imgf000019_0002
のそれぞれご とに半導体ウェハ 2 1 0及び支持基板 4 0 0を切断し、 受光素子 2 1の表面 2 1 3に支持部材 4 0 0 3が設けられた状態で、 受光素子 2 1 と回路素子 2 2とを電気的且つ物理的に接続し、 その後に、 受光素子 2 1の表面 2 1 3か ら支持部材 4 0 0 3を除去する。 このように、 受光素子 2 1 と回路素子 2 2 との接続の際には、 受光素子 2 1の表面 2 1 3に支持部材 4 0 0 3が設けら れている。 そのため、 受光素子 2 1が薄化されたとしても、 受光素子 2 1の ハンドリングが困難となることが防止される。 よって、 光検出装置 2 0の製 造方法によれば、 受光素子 2 1が薄化されたとしても、 受光素子 2 1 と回路 素子 2 2との接続を確実に実施することができる。
［0064］ また、 光検出装置 2 0の製造方法では、 複数の受光領域
Figure imgf000019_0003
半導体 ウェハ 2 1 0が含む半導体基板 2 1 0 3に対して第 1主面 2 1 0 3側におい て 2次元に配置されている。 これにより、 受光素子 2 1 においては、 半導体 基板 2 1 0 3に対して回路素子
Figure imgf000019_0004
が配置され ることになるため、 表面入射型の受光素子 2 1 を備える光検出装置 2 0を得 ることができる。
［0065］ また、 光検出装置 2 0の製造方法は、 複数の受光領域 2 1
Figure imgf000019_0005
のそれぞれご とに半導体ウェハ 2 1 0及び支持基板 4 0 0を切断する前に、 第 1主面 2 1 0 3に支持基板 4 0 0が設けられた状態で、 半導体ウェハ 2 1 0を薄化する 。 これにより、 安定した状態で半導体ウェハ 2 1 0を薄化することができる
［0066］ また、 光検出装置 2 0の製造方法は、 第 1主面 2 1 0 3に支持基板 4 0 0 が設けられた状態で、 半導体ウェハ 2 1 0の第 2主面 2 1 〇匕に、 複数のバ ンプ電極 1 3を設ける。 これにより、 複数の受光領域 2 1
Figure imgf000019_0006
のそれぞれごと に複数のバンプ電極 1 3を効率良く設けることができる。 \¥0 2020/175483 18 卩（：170? 2020 /007509
[0067] また、 光検出装置 2 0では、 受光素子 2 1 と回路素子 2 2とを電気的且つ 物理的に接続する複数のバンプ電極 1 3のそれぞれの高さが、 表面 2 1 3に 垂直な方向における受光素子 2 1の幅よりも大きい。 これにより、 受光素子 2 1が薄化されて、 応力、 静電気等の影響によって受光素子 2 1が変形し易 くなったとしても、 受光素子 2 1が回路素子 2 2に接触することが防止され る。 よって、 光検出装置 2 0によれば、 受光素子 2 1が薄化されたとしても 、 変形に起因して受光素子 2 1が損傷するのを防止することができる。
[0068] また、 光検出装置 2 0では、 受光素子 2 1 と回路素子 2 2とが複数のバン プ電極 1 3によって電気的且つ物理的に接続されている。 これにより、 受光 素子 2 1が回路素子 2 2に接触するのを防止しつつ、 受光素子 2 1 と回路素 子 2 2と接続を確実に実施することができる。
[0069] また、 光検出装置 2 0では、 受光素子 2 1の裏面 2 1 匕と回路素子 2 2の 実装面 2 2 3との間にアンダーフィル 1 4が配置されている。 これにより、 複数のバンプ電極 1 3を保護しつつ、 受光素子 2 1 と回路素子 2 2との接続 を補強することができる。
[0070] また、 光検出装置 2 0では、 表面 2 1 3に平行な方向における受光素子 2
1の幅が、 表面 2 1 3に垂直な方向における受光素子 2 1の幅の 1 0倍以上 である。 このように、 受光素子 2 1が薄化され且つ大面積化された場合にも 、 変形に起因して受光素子 2 1が損傷するのを防止することができる。
[変形例]
[0071 ] 本開示は、 上述した実施形態に限定されない。 例えば、 半導体ウェハ 1 1 〇と支持基板 3 0 0との接合、 半導体ウェハ 1 1 0と支持基板 4 0 0との接 合、 及び、 半導体ウェハ 2 1 0と支持基板 4 0 0との接合は、 接着剤を用い た接合に限定されず、 例えば、 ダイレクトボンディング等であってもよい。 また、 各支持基板 3 0 0 , 4 0 0は、 ガラス基板に限定されず、 例えばシリ コン基板等であってもよい。 一例として、 シリコン基板である支持基板 3 0 0がダイレクトボンディングによって半導体ウェハ 1 1 0に接合されている 場合には、 ドライプロセス （ガス） によって支持基板 3 0 0自体を分解する \¥02020/175483 19 卩（：170? 2020 /007509
ことにより、 半導体ウェハ 1 1 0から支持基板 300を除去してもよい。 こ のことは、 支持基板 400についても同様である。
[0072] 各光検出装置 1 0, 20の製造方法において、 アンダーフィル 1 4を配置 するタイミングは、 適宜選択可能である。 すなわち、 各半導体ウェハ 1 1 0 , 2 1 0を切断する前に、 各半導体ウェハ 1 1 0, 2 1 0にフィルム状のア ンダーフィル 1 4を配置してもよいし、 回路基板 1 2又は回路素子 22にフ ィルム状のアンダーフィル 1 4を配置してもよい。 また、 各半導体ウェハ 1 1 0, 2 1 0を切断した前に、 各受光素子 1 1 , 2 1 にフィルム状のアンダ —フィル 1 4を配置してもよいし、 回路基板 1 2又は回路素子 22にフィル ム状のアンダーフィル 1 4を配置してもよい。 また、 受光素子 1 1 を回路基 板 1 2上に実装した後に、 受光素子 1 1 と回路基板 1 2との間に液状のアン ダーフィル 1 4を充填して、 当該アンダーフィルを硬化させてもよいし、 受 光素子 2 1 を回路素子 22上に実装した後に、 受光素子 2 1 と回路素子 22 との間に液状のアンダーフィル 1 4を充填して、 当該アンダーフィルを硬化 させてもよい。 これらは、 各受光素子 1 1 , 2 1から支持部材 400 aを除 去する前でも除去した後でもよい。
[0073] なお、 本開示の光検出装置の製造方法は、 複数のバンプ電極 1 3のそれぞ れの高さが、 裏面 1 1 aに垂直な方向における受光素子 1 1の幅よりも大き い光検出装置、 及び、 複数のバンプ電極 1 3のそれぞれの高さが、 表面 2 1 aに垂直な方向における受光素子 2 1の幅よりも大きい光検出装置を製造す るものに限定されない。
[0074] また、 光検出装置 1 0において、 受光領域 1 1 Rは、 単数又は複数の受光 チヤンネルを含んでいてもよく、 受光素子 1 1は、 例えば、 複数のアバラン シェフォトダイオードが並列に接続された S i PM (Si I icon Photomultipl ier) 等の受光素子であってもよい。 また、 光検出装置 1 0では、 複数のバン プ電極 1 3のそれぞれの高さが、 裏面 1 1 aに垂直な方向における受光素子 1 1の幅の 2倍以上 (又は 2. 5倍以上) であってもよい。 これにより、 受 光素子 1 1が薄化されたとしても、 受光素子 1 1が回路基板 1 2に接触する \¥0 2020/175483 20 卩（：170? 2020 /007509
のをより確実に防止することができる。 同様に、 光検出装置 2 0では、 複数 のバンプ電極 1 3のそれぞれの高さが、 表面 2 1 3に垂直な方向における受 光素子 2 1の幅の 5倍以上であってもよい。 これにより、 受光素子 2 1が薄 化されたとしても、 受光素子 2 1が回路素子 2 2に接触するのをより確実に 防止することができる。 また、 バンプ電極 1 3は、 例えば、 八リバンプ、 は んだバンプ、 〇リピラー等の突起状の電極であってもよい。 また、 バンプ電 極 1 3以外の接続部材として、 例えば、 異方性導電フィルム、 異方性導電性 ペースト等が用いられてもよい。 更に、 これらの接続部材の組合せによって 、 受光素子 1 1 と回路基板 1 2との電気的且つ物理的な接続、 及び受光素子 2 1 と回路素子 2 2との電気的且つ物理的な接続が実施されてもよい。 また 、 本開示の接続部材は、 受光素子 1 1又は受光素子 2 1側に設けられたバン プ電極 1 3のみによって構成される場合、 回路基板 1 2又は回路素子 2 2側 に設けられたバンプ電極 1 5のみによって構成される場合、 互いに接合され たバンプ電極 1 3及びバンプ電極 1 5によって構成される場合がある。
[0075] 上述した実施形態における各構成には、 上述した材料及び形状に限定され ず、 様々な材料及び形状を適用することができる。 また、 上述した一の実施 形態又は変形例における各構成は、 他の実施形態又は変形例における各構成 に任意に適用することができる。
符号の説明
[0076] 1 〇 光検出装置、 1 1 受光素子、 1 1 3 裏面 （第 1表面） 、 1 1 匕 表面 （第 2表面） 、 1
Figure imgf000022_0001
1 2 回路基板 （回路構造体） 、
1 2 3 実装面、 1 3 バンプ電極 （接続部材） 、 1 4 アンダーフィル、
2 0 光検出装置、 2 1 受光素子、 2 1 3 表面 （第 1表面） 、 2 1 1^·· 裏面 （第 2表面） 、
Figure imgf000022_0002
2 2 回路素子 （回路構造体） 、 2 2 3 実装面、 1 1 〇 半導体ウェハ、 1 1 0 3 第 1主面、 1 1 0匕 第 2主面、 1 1 0 3 半導体基板、 2 1 0 半導体ウェハ、 2 1 〇 3〜第1主 面、 2 1 0 1^··第 2主面、 2 1 〇 ··半導体基板、 3 0 0 支持基板 （第 2 支持基板） 、 4 0 0 支持基板 （第 1支持基板） 、 4 0 0 3 支持部材。

Claims

\¥0 2020/175483 21 卩（：17 2020 /007509 請求の範囲
[請求項 1 ] 第 1主面及び前記第 1主面とは反対側の第 2主面を有し、 2次元に 配置された複数の受光領域が形成された半導体ウェハを用意する第 1 工程と、
前記第 1工程の後に、 前記第 1主面に第 1支持基板を設ける第 2エ 程と、
前記第 2工程の後に、 前記第 1主面に前記第 1支持基板が設けられ た状態で、 前記複数の受光領域のそれぞれごとに前記半導体ウェハ及 び前記第 1支持基板を切断し、 切断された前記第 1主面の一部に対応 する第 1表面に、 切断された前記第 1支持基板の一部に対応する支持 部材が設けられた状態で、 切断された半導体ウェハの一部に対応する 受光素子を得る第 3工程と、
前記第 3工程の後に、 切断された前記第 2主面の一部に対応する第 2表面と回路構造体の実装面との間に配置された複数の接続部材を用 いて、 前記第 1表面に前記支持部材が設けられた状態で、 前記受光素 子と前記回路構造体とを電気的且つ物理的に接続する第 4工程と、 前記第 4工程の後に、 前記第 1表面から前記支持部材を除去する第 5工程と、 を備える、 光検出装置の製造方法。
[請求項 2] 前記複数の受光領域は、 前記半導体ウェハが含む半導体基板に対し て前記第 2主面側において 2次元に配置されている、 請求項 1 に記載 の光検出装置の製造方法。
[請求項 3] 前記第 1工程の後且つ前記第 2工程の前に、 前記第 2主面に第 2支 持基板を設ける第 6工程と、
前記第 6工程の後且つ前記第 2工程の前に、 前記第 2主面に前記第 2支持基板が設けられた状態で、 前記半導体ウェハを薄化する第 7エ 程と、 を更に備え、
前記第 2工程においては、 前記第 2主面に前記第 2支持基板が設け られた状態で、 前記第 1主面に前記第 1支持基板を設け、 前記第 1主 \¥0 2020/175483 22 卩（：170? 2020 /007509
面に前記第 1支持基板が設けられた状態で、 前記第 2主面から前記第 2支持基板を除去する、 請求項 2に記載の光検出装置の製造方法。
[請求項 4] 前記第 2工程の後且つ前記第 3工程の前に、 前記第 2主面に、 前記 複数の接続部材として複数のバンプ電極を設ける第 8工程を更に備え る、 請求項 3に記載の光検出装置の製造方法。
[請求項 5] 前記複数の受光領域は、 前記半導体ウェハが含む半導体基板に対し て前記第 1主面側において 2次元に配置されている、 請求項 1 に記載 の光検出装置の製造方法。
[請求項 6] 前記第 2工程の後且つ前記第 3工程の前に、 前記第 1主面に前記第
1支持基板が設けられた状態で、 前記半導体ウェハを薄化する第 6エ 程を更に備える、 請求項 5に記載の光検出装置の製造方法。
[請求項 7] 前記第 6工程の後且つ前記第 3工程の前に、 前記第 2主面に、 前記 複数の接続部材として複数のバンプ電極を設ける第 7工程を更に備え る、 請求項 6に記載の光検出装置の製造方法。
[請求項 8] 第 1表面及び前記第 1表面とは反対側の第 2表面を有し、 受光領域 が設けられた受光素子と、
実装面を有する回路構造体と、
前記第 2表面と前記実装面との間に配置され、 前記受光素子と前記 回路構造体とを電気的且つ物理的に接続する複数の接続部材と、 を備 え、
前記複数の接続部材のそれぞれの高さは、 前記第 1表面に垂直な方 向における前記受光素子の幅よりも大きい、 光検出装置。
[請求項 9] 前記複数の接続部材のそれぞれの高さは、 前記第 1表面に垂直な前 記方向における前記受光素子の幅の 2倍以上である、 請求項 8に記載 の光検出装置。
[請求項 10] 前記複数の接続部材のそれぞれの高さは、 前記第 1表面に垂直な前 記方向における前記受光素子の幅の 5倍以上である、 請求項 8に記載 の光検出装置。 \¥0 2020/175483 23 卩（：170? 2020 /007509
[請求項 1 1 ] 前記複数の接続部材は、 複数のバンプ電極である、 請求項 8〜 1 0 のいずれか一項に記載の光検出装置。
[請求項 12] 前記第 2表面と前記実装面との間に配置されたアンダーフィルを更 に備える、 請求項 1 1 に記載の光検出装置。
[請求項 13] 前記第 1表面に平行な方向における前記受光素子の幅は、 前記第 1 表面に垂直な前記方向における前記受光素子の幅の 1 0倍以上である 、 請求項 8〜 1 2のいずれか一項に記載の光検出装置。
PCT/JP2020/007509 2019-02-26 2020-02-25 光検出装置の製造方法、及び光検出装置 WO2020175483A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080016667.4A CN113474899A (zh) 2019-02-26 2020-02-25 光检测装置的制造方法、及光检测装置
US17/310,780 US20220085095A1 (en) 2019-02-26 2020-02-25 Method for manufacturing photodetector, and photodetector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019032873A JP7364343B2 (ja) 2019-02-26 2019-02-26 光検出装置の製造方法、及び光検出装置
JP2019-032873 2019-02-26

Publications (1)

Publication Number Publication Date
WO2020175483A1 true WO2020175483A1 (ja) 2020-09-03

Family

ID=72238585

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/007509 WO2020175483A1 (ja) 2019-02-26 2020-02-25 光検出装置の製造方法、及び光検出装置

Country Status (4)

Country Link
US (1) US20220085095A1 (ja)
JP (2) JP7364343B2 (ja)
CN (1) CN113474899A (ja)
WO (1) WO2020175483A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096427A1 (en) * 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
JP2008210846A (ja) * 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
US20130285185A1 (en) * 2012-04-25 2013-10-31 Samsung Electronics Co., Ltd. Image sensor package
JP2014165224A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
JP2015508233A (ja) * 2012-02-08 2015-03-16 ジーティーエイティー・コーポレーション 裏面照射型センサを作製するための方法
JP2018181957A (ja) * 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US20150206916A1 (en) * 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
JP2018531525A (ja) * 2015-12-29 2018-10-25 チャイナ ウェーハ レベル シーエスピー カンパニー リミテッド イメージセンシングチップパッケージ構造およびそのパッケージ方法
JP6748486B2 (ja) * 2016-06-08 2020-09-02 浜松ホトニクス株式会社 光検出ユニット、光検出装置、及び、光検出ユニットの製造方法
EP3540390B1 (en) * 2016-11-11 2021-09-22 Hamamatsu Photonics K.K. Light detection device
JP7236807B2 (ja) * 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
US10622324B2 (en) * 2018-02-08 2020-04-14 Sensors Unlimited, Inc. Bump structures for high density flip chip interconnection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096427A1 (en) * 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
JP2008210846A (ja) * 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2015508233A (ja) * 2012-02-08 2015-03-16 ジーティーエイティー・コーポレーション 裏面照射型センサを作製するための方法
US20130285185A1 (en) * 2012-04-25 2013-10-31 Samsung Electronics Co., Ltd. Image sensor package
JP2014165224A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
JP2018181957A (ja) * 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WATANABE, NAOYA AND ISAO TSUNODA; TAKAYUKI TAKAO; KOICHIRO TANAKA; TANEMASA ASANO: "Fabrication of Back-Side Illuminated Complementary Metal Oxide Semiconductor Image Sensor Using Compliant Bump", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 49, no. 4, 2010, pages 04DB01-1 - 04DB01-8, XP001554672, DOI: 10.1143/JJAP.49.04DB01 *

Also Published As

Publication number Publication date
CN113474899A (zh) 2021-10-01
US20220085095A1 (en) 2022-03-17
JP7364343B2 (ja) 2023-10-18
JP2023181216A (ja) 2023-12-21
JP2020136645A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
US7420257B2 (en) Backside-illuminated photodetector
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US7560790B2 (en) Backside-illuminated photodetector
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
EP1653520B1 (en) Backside-illuminated photodetector
KR102597436B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
TWI750161B (zh) 電光感測器晶片總成及其形成方法
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
EP1605514A1 (en) Photodiode array, method for manufacturing same, and radiation detector
US8624342B2 (en) Rear-face illuminated solid state image sensors
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
WO2020175483A1 (ja) 光検出装置の製造方法、及び光検出装置
JP2005294435A (ja) 半導体光検出素子及び光検出装置
JP2002319669A (ja) 裏面入射型ホトダイオード及びホトダイオードアレイ
EP2324504A1 (en) Method for manufacturing an image sensor
WO2023280520A1 (en) Thin photodetector device and fabrication thereof
CN117613040A (zh) 一种双色红外焦平面芯片的制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20763409

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20763409

Country of ref document: EP

Kind code of ref document: A1