JP2018181957A - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
JP2018181957A
JP2018181957A JP2017075957A JP2017075957A JP2018181957A JP 2018181957 A JP2018181957 A JP 2018181957A JP 2017075957 A JP2017075957 A JP 2017075957A JP 2017075957 A JP2017075957 A JP 2017075957A JP 2018181957 A JP2018181957 A JP 2018181957A
Authority
JP
Japan
Prior art keywords
light detection
infrared light
film
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017075957A
Other languages
English (en)
Other versions
JP6904017B2 (ja
Inventor
浩司 角田
Koji Tsunoda
浩司 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017075957A priority Critical patent/JP6904017B2/ja
Publication of JP2018181957A publication Critical patent/JP2018181957A/ja
Application granted granted Critical
Publication of JP6904017B2 publication Critical patent/JP6904017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】可視光と赤外光の両方を容易に検出すること。【解決手段】赤外光L2を検出する第１の光検出素子PDIRと、第１の光検出素子PDIRの各々の上に形成された第１の電極５５と、第１の電極５５の各々の上に形成された第１の絶縁膜６０と、第１の絶縁膜６０の上に形成され、複数の第１の電極５５の各々に相対する第２の電極３５と、第２の電極３５から第１の電極５５に延びるように第１の絶縁膜６０に形成された導電性フィラメント６４と、第２の電極３５の各々の上に形成された第２の絶縁膜３１と、第２の絶縁膜３１の上に設けられ、赤外光L2を含む光Lが入射する第１の主面２０ａと、赤外光L2が出射する第２の主面２０ｂとを備えたシリコン基板２０と、シリコン基板２０に設けられ、光Lに含まれる可視光L1を検出する第２の光検出素子PDVRとを有する撮像素子による。【選択図】図２３

Description

本発明は、撮像素子及び撮像装置に関する。
人間の目に見えない赤外画像を得ることができる赤外イメージセンサは、防衛や防犯等の分野において広く普及している。その赤外イメージセンサで取得した赤外画像を可視画像に重ね合わせると、赤外画像のみの場合と比較して様々な有益な情報を得ることができる。
このように赤外画像と可視画像とを重ね合わせることができる撮像素子として様々なものが提案されているが、いずれも改善の余地がある。
例えば、CMOS(Complementally Metal Oxide Semiconductor)イメージセンサを上下に二つ積層し、上側のCMOSイメージセンサで可視画像を取得しつつ、上側のCMOSイメージセンサを透過した赤外光を下側のCMOSイメージセンサで検出する方法が提案されている。
しかしながら、CMOSイメージセンサは、バンドギャップが１．２eVのシリコン基板に形成されているため、下側のCMOSイメージセンサで検出できる赤外光の最大波長が１μmと短くなってしまい、検出可能な赤外線の波長が制限されてしまう。
特開２０１３−７００３０号公報 特開２０１４−７８６８０号公報 米国特許第５７６１１１５号明細書 米国特許第６４１８０４９号明細書 米国特許第６４８７１０６号明細書 米国特許第７１３２６７５号明細書 米国特許第７３７２０６５号明細書 米国特許第７７２８３２２号明細書
一側面によれば、本発明は、可視光と赤外光の両方を容易に検出することを目的とする。
一側面によれば、赤外光を検出する複数の第１の光検出素子と、複数の前記第１の光検出素子の各々の上に形成された複数の第１の電極と、複数の前記第１の電極の各々の上に形成された第１の絶縁膜と、前記第１の絶縁膜の上に形成され、複数の前記第１の電極の各々に相対する複数の第２の電極と、前記第２の電極から前記第１の電極に延びるように前記第１の絶縁膜に形成された導電性フィラメントと、複数の前記第２の電極の各々の上に形成された第２の絶縁膜と、前記第２の絶縁膜の上に設けられ、前記赤外光を含む光が入射する第１の主面と、前記赤外光が出射する第２の主面とを備えたシリコン基板と、前記シリコン基板に設けられ、前記光に含まれる可視光を検出する複数の第２の光検出素子とを有する撮像素子が提供される。
一側面によれば、本発明においては、第１の電極と第２の電極とを幅の狭い導電性フィラメントで接続するため、シリコン基板から第１の光検出素子に入射する赤外光が導電性フィラメントで遮られ難くなり、第１の光検出素子で赤外光を効率的に検出できる。
しかも、光が入射するシリコン基板に第２の光検出素子を形成するため、その光に含まれる可視光を第２の光検出素子で検出するのが容易となる。
図１は、検討に使用した撮像素子の断面図である。 図２は、第１実施形態に係る撮像素子の製造途中の断面図である（その１）。 図３は、第１実施形態に係る撮像素子の製造途中の断面図である（その２）。 図４は、第１実施形態に係る撮像素子の製造途中の断面図である（その３）。 図５は、第１実施形態に係る撮像素子の製造途中の断面図である（その４）。 図６は、第１実施形態に係る撮像素子の製造途中の断面図である（その５）。 図７は、第１実施形態に係る撮像素子の製造途中の断面図である（その６）。 図８は、第１実施形態に係る撮像素子の製造途中の断面図である（その７）。 図９は、第１実施形態に係る撮像素子の製造途中の断面図である（その８）。 図１０は、第１実施形態に係る撮像素子の製造途中の断面図である（その９）。 図１１は、第１実施形態に係る撮像素子の製造途中の断面図である（その１０）。 図１２は、第１実施形態に係る撮像素子の製造途中の断面図である（その１１）。 図１３は、第１実施形態に係る撮像素子の製造途中の断面図である（その１２）。 図１４は、第１実施形態に係る撮像素子の製造途中の断面図である（その１３）。 図１５は、第１実施形態に係る撮像素子の製造途中の断面図である（その１４）。 図１６は、第１実施形態に係る撮像素子の製造途中の断面図である（その１５）。 図１７は、第１実施形態に係る撮像素子の製造途中の断面図である（その１６）。 図１８は、第１実施形態に係る撮像素子の製造途中の断面図である（その１７）。 図１９は、第１実施形態に係る撮像素子の製造途中の断面図である（その１８）。 図２０は、第１実施形態に係る撮像素子の製造途中の断面図である（その１９）。 図２１は、第１実施形態に係る撮像素子の製造途中の断面図である（その２０）。 図２２は、第１実施形態に係る撮像素子の製造途中の断面図である（その２１）。 図２３は、第１実施形態に係る撮像素子の動作について説明するための断面図である。 図２４（ａ）は、第１実施形態に係る撮像素子が備える素子電極とその周囲の平面図であり、図２４（ｂ）は、第１実施形態に係る撮像素子が備える読出電極とその周囲の平面図である。 図２５（ａ）は、第１実施形態の可視光検出素子の読み出し回路を含む第１例に係る等価回路図であり、図２５（ｂ）は、第１実施形態の赤外光検出素子の読み出し回路を含む第２例に係る等価回路図である。 図２６は、第１実施形態に係る撮像素子の第２例に係る等価回路図である。 図２７は、第２実施形態に係る撮像装置の構成図である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
図１は、その検討に使用した撮像素子の断面図である。
この撮像素子１は、赤外イメージセンサであって、撮像チップ２とこれに接合した回路チップ３とを有する。
このうち、撮像チップ２は、光Lが入射する化合物半導体の共通コンタクト膜４を備えており、その共通コンタクト膜４の表面に複数の赤外光検出素子５が設けられる。
共通コンタクト膜４は、例えばn+型のGaSb膜であって、各々の赤外光検出素子５の上面側を同一の電位に維持するように機能する。
また、各々の赤外光検出素子５は、共通コンタクト膜４を介して光Lに含まれる赤外光を受光し、その赤外光の強度に応じたキャリアを生成する。このような赤外光検出素子５としては、例えばInAs層とGaSb層とを交互に複数積層してなるT2SL(Type II Super Lattice)センサがある。
更に、各々の赤外光検出素子５の下面にはn+型のInAs膜等の素子コンタクト膜６が設けられており、その素子コンタクト膜６の下面には素子電極７が設けられる。なお、隣接する赤外光検出素子５の間には酸化シリコン膜等の絶縁膜８が埋め込まれる。
一方、回路チップ３は、シリコン基板１０とその上に形成された多層配線層１１とを有する。
多層配線層１１は、配線１２と絶縁膜１３とを交互に積層してなり、その最上層には読出電極１５が設けられる。
そして、その読出電極１５と前述の素子電極７の各々にはインジウムのバンプ１６が接合されており、これにより撮像チップ２と回路チップ３とが機械的かつ電気的に接続される。
なお、撮像チップ２と回路チップ３との間には、これらの接続強度を補強するためのアンダーフィル樹脂１７が充填される。
このような撮像素子１においては、共通コンタクト膜４から入射した光Lに含まれる赤外光が各赤外光検出素子５によって検知され、その赤外光の強度に応じた量のキャリアが各赤外光検出素子５において生成される。
そして、そのキャリアを赤外光検出素子５ごとに読み出す読み出し回路をシリコン基板１０に形成しておくことで、その読み出し回路を用いて赤外画像を得ることができる。このようにキャリアの読み出し回路を備えた回路チップ３はROIC(Read Out Integrated Circuit)とも呼ばれる。
ところで、この撮像素子１は、上記のように赤外画像を取得する赤外イメージセンサであるが、その撮像素子１に可視画像を取得してそれを赤外画像に重ね合わせる機能を付加することにより、これらの画像から様々な有益な情報を得ることができる。
撮像装置１に可視画像を取得する機能を付加するには、シリコン基板１０の表面１０ａにCMOSイメージセンサを形成し、Lに含まれる可視光をそのCMOSイメージセンサで検知すればよいと考えられる。
しかしながら、共通コンタクト層４や各赤外光検出素子５の材料であるInAs、GaSb、InGaAs、及びGaAsSb等の化合物半導体はバンドギャップが狭く可視光を吸収してしまうため、シリコン基板１０に可視光が到達できず、CMOSイメージセンサで可視光を検知できない。
これを回避するために、シリコン基板１０の裏面１０ｂにCMOSイメージセンサを形成し、裏面１０ｂ側からから光Mを導入することも考えられる。そのようなCMOSイメージセンサは裏面照射型CMOSイメージセンサとも呼ばれる。
このような構造によれば、光Mが共通コンタクト層４や各赤外光検出素子５によって遮られることがないため、裏面１０ｂのCMOSイメージセンサで可視画像を取得することができる。
また、シリコン基板１０は赤外光を透過するため、光Mに含まれる赤外光の一部は各赤外光検出素子５に入射する。
しかしながら、光Mに含まれる赤外光の大部分は読出電極１５、バンプ１６、及び素子電極７によって遮られたり散乱されたりするため、各赤外光検出素子５で赤外光を検出するのが困難となる。
以下に、可視光と赤外光の両方を容易に検出することができる本実施形態に係る撮像素子について説明する。
（第１実施形態）
本実施形態に係る撮像素子についてその製造工程を追いながら説明する。
図２〜図２２は、本実施形態に係る撮像素子の製造途中の断面図である。
まず、図２に示すように、画素領域Iと周辺領域IIとを備えた厚さが６００μm〜６５０μm程度のp型のシリコン基板２０を用意する。
そして、シリコン基板２０の相対する第１の主面２０ａと第２の主面２０ｂのうち、第２の主面２０ｂ側に複数の画素２１を形成する。
点線円内に示すように、各々の画素２１には、第１のリセットトランジスタRT1とこれに隣接した可視光検出素子PDVRとが形成される。
第１のリセットトランジスタRT1は、シリコン基板２０の表面の上にゲート絶縁膜２２を介してゲート電極２４を備え、そのゲート電極２４の横には絶縁性サイドウォール２６が形成される。
更に、ゲート電極２４と絶縁性サイドウォール２６とをマスクにしてシリコン基板２０にn型不純物をイオン注入することにより、ゲート電極２４の横のシリコン基板２０にn型ソースドレイン領域２８が形成される。
一方、可視光検出素子PDVRは、可視光を検出する第２の光検出素子の一例であって、ゲート電極２４の横に形成されたn型拡散領域２９とp型拡散領域３０とを有する。そして、n型拡散領域２９とp型拡散領域３０とのpn接合に可視光が入射することにより、その可視光の強度に応じた量のキャリアが発生する。
一つの画素２１における可視光検出素子PDVRの個数は特に限定されないが、この例ではカラーの可視画像を得るために赤、青、緑の各々に対応した三つの可視光検出素子PDVRを一つの画素２１に設ける。なお、白黒の可視画像を得るには一つの画素に一つの可視光検出素子PDVRのみを設ければよい。
また、上記の第１のリセットトランジスタRT1は、可視光検出素子PDVRに蓄積されるキャリアを読み出す読み出し回路の一部である。その読み出し回路を形成する他のトランジスタも本工程において作製される。
次に、図３に示すように、シリコン基板２０の第２の主面２０ｂに層間絶縁膜３１として酸化シリコン膜を形成し、更にその層間絶縁膜３１に配線３３を埋め込む。その配線３３として、例えばスパッタ法やめっき法により銅膜を形成してそれをデュアルダマシン法により加工する。なお、銅膜に代えてアルミニウム膜で配線３３を形成してもよい。この場合はドライエッチング法によりアルミニウム膜を加工する。また、層間絶縁膜３１は第２の絶縁膜の一例である。
そして、層間絶縁膜３１と配線３３とをこの順に交互に複数積層した後、最上層の層間絶縁膜３１に読出電極３５を形成する。
なお、読出電極３５は第１の電極の一例である。その読出電極３５の形成方法は特に限定されない。この例では最上層の層間絶縁膜３１に配線溝とビアを形成した後、その配線溝とビアにスパッタ法やめっき法でバリアメタル膜と銅膜を形成する。そして、層間絶縁膜３１の上面の不要なバリアメタル膜と銅膜とをCMP(Chemical Mechanical Polishing)法で除去するデュアルダマシン法により、配線溝にバリアメタル膜と銅膜とを読出電極３５として残す。
次いで、図４に示すように、上記のCMP法で平坦化された最上層の層間絶縁膜３１と読出電極３５の各々の上に、スピンコート法によりポリマの固体電解質液を塗布することにより、厚さが０．１μm〜１．０μm程度の第１の固体電解質膜３７を形成する。
なお、スピンコート法に代えてディップコート法、ニーダーコート法、カーテンコート法、及びブレードコート法のいずれかで第１の固体電解質膜３７を形成してもよい。
その後に、基板温度を２００℃とする条件で第１の固体電解質膜３７を３０分程度ベークし、第１の固体電解質膜３７から溶媒成分を蒸発させる。
なお、第１の固体電解質膜３７に代えて、抵抗変化型メモリの材料である遷移金属酸化物の絶縁膜を形成してもよい。そのような絶縁膜としては、例えば酸化タンタル膜や酸化ハフニウム膜がある。
以上により、シリコン基板２０に対する処理を終える。
そのシリコン基板２０は、可視光を検出するための複数の画素２１を有しているものの、赤外光を検出する機能は備えていない。
そこで、本実施形態では、以下のようにしてシリコン基板２０とは別に化合物半導体基板に赤外光を検出するための光検出素子を形成する。
まず、図５に示すように、化合物半導体基板４０としてGaSb基板を用意し、その上にMBE(Molecular Beam Epitaxy)法によりバッファ膜４１としてGaSb膜を１μm程度の厚さにエピタキシャル成長させる。
そして、バッファ膜４１のGaSbと格子整合するInAs0.91Sb0.09膜をMBE法で１μm程度の厚さにエピタキシャル成長させ、そのInAs0.91Sb0.09膜をエッチングストッパ膜４２とする。なお、以下ではInAs0.91Sb0.09膜を単にInAsSb膜と呼ぶ。
次いで、図６に示すように、エッチングストッパ膜４２の上にp型の共通コンタクト膜４３としてp+型のGaSb膜をMBE法で１μm程度の厚さにエピタキシャル成長させる。
共通コンタクト膜４３にドープするp型不純物とその濃度は特に限定されないが、この例ではp型不純物としてベリリウムを１×１０１８cm-3程度の濃度にドープする。
次に、図７に示す断面構造を得るまでの工程について説明する。
まず、共通コンタクト膜４３の上に厚さが１．８nm程度のInAs膜と厚さが２．２nm程度のp型のGaSb膜とをMBE法で交互に複数積層し、これらの化合物半導体膜の積層膜をp型超格子層４４とする。
そのGaSb膜にドープするp型不純物は特に限定されない。本実施形態では、例えばベリリウムを５×１０１７cm-3程度の濃度にドープする。
そして、そのp型超格子層４４の上に、検知対象の赤外光を吸収してキャリアを生成する意図的なドーピングを行わないnid(not intentionally doped)型超格子層４５をMBE法で２μm程度の厚さに形成する。そのようなnid型超格子層４５として、例えば１．８nm程度のInAs膜と厚さが２．２nm程度のGaSb膜とをMBE法で交互に複数積層する。
更に、nid型超格子層４５の上に、厚さが１．８nm程度のn型のInAs膜と厚さが２．２nm程度のGaSb膜とをMBE法で交互に複数積層し、これらの化合物半導体膜の積層膜をn型超格子層４６とする。
そのInAs膜にドープするn型不純物として、例えばシリコンを５×１０１７cm-3程度の濃度にドープする。
続いて、図８に示すように、n型超格子層４６の上に、n型不純物としてシリコンが１×１０１８cm-3程度の濃度にドープされたn+型のInAs膜をMBE法で３０nm程度の厚さに形成し、そのInAs膜をn型の素子コンタクト膜４７とする。
そして、素子コンタクト膜４７の上にハードマスク５０としてCVD法により窒化シリコン膜を５００nm程度の厚さに形成し、更にそのハードマスク５０をパターニングして一画素に対応した複数の島状とする。
次に、図９に示すように、ハードマスク５０をマスクにしながら素子コンタクト膜４７からp型超格子層４４までをRIE(Reactive Ion Etching)によりドライエッチングする。そのドライエッチングで使用するエッチングガスとしては、例えばBCl3ガスとArガスとの混合ガスがある。
これにより、画素領域Iに残された各膜４４〜４７を複数の赤外光検出素子PDIRとすると共に、周辺領域IIに残された各膜４４〜４７をダミーパターン５１とする。
このうち、赤外光検出素子PDIRは、第１の光検出素子の一例であって、波長が１μm〜５μm程度の赤外光を検出するT2SLセンサである。
なお、T2SLセンサに代えて、QWIP(Quantum Well Infrared Photodetector)、QDIP(Quantum Dot Infrared Photodetector)、及びMCT(Mercury Cadmium Telluride)のいずれかのセンサを赤外光検出素子PDIRとして形成してもよい。更に、InGaAsやInSb等の化合物半導体を材料としたPINフォトダイオードを赤外光検出素子PDIRとして形成してもよい。
また、ダミーパターン５１は、赤外光検出素子PDIRと高さ位置hと材料とが同一のパターンである。
更に、赤外光検出素子PDIRとダミーパターン５１の各々の平面形状は、いずれも一辺の長さが数μm〜３０μm程度の正方形状である。
その後に、ハードマスク５０をウエットエッチングして除去する。
続いて、図１０に示すように、共通コンタクト膜４３、赤外光検出素子PDIR、及びダミーパターン５１の各々の上に保護絶縁膜５２としてCVD法により窒化シリコン膜と酸化シリコン膜とをこの順に形成する。
保護絶縁膜５２は、第３の絶縁膜の一例であって、外部雰囲気から赤外光検出素子PDIRを保護する役割を担う。その保護絶縁膜５２の材料や厚さは特に限定されない。この例は窒化シリコン膜を１００nm程度の厚さに形成し、酸化シリコン膜を１μm程度の厚さに形成する。更に、保護絶縁膜５２の上面をCMP法で平坦化してもよい。
そして、図１１に示すように、RIE法により保護絶縁膜５２をパターニングすることにより、赤外光検出素子PDIRの各々の上に素子コンタクト膜４７に至る深さの第１のホール５２ａを形成する。
また、そのパターニングにおいては、ダミーパターン５１の横の保護絶縁膜５２に、共通コンタクト膜４３に至る深さの第２のホール５２ｂが形成される。
次に、図１２に示すように、保護絶縁膜５２の上と各ホール５２ａ、５２ｂの内部にスパッタ法で厚さが５０nm程度のチタンの密着膜５７と厚さが２００nm程度のルテニウムの不活性金属膜５８とをこの順に形成する。
その後に、密着膜５７と不活性金属膜５８とをRIEでパターニングすることにより、画素領域Iにおける各膜５７、５８を素子電極５５にし、かつ周辺領域IIにおけるこれらの膜５７、５８を局所配線５６とする。
そのRIEで使用するエッチングガスは特に限定されない。例えば、不活性金属膜５８に対するエッチングガスとしては酸素ガスがあり、密着膜５７に対するエッチングガスとしては塩素ガスがある。
素子電極５５は、第１の電極の一例であって、第１のホール５２ａにおいてその下の素子コンタクト膜４７と接続される。
一方、局所配線５６は、第２のホール５２ｂにおいてその下の共通コンタクト膜４３に接続され、更にダミーパターン５１上の保護絶縁膜５２の上面５２ｘに延在する。
なお、このように素子電極５５と局所配線５６は同一の工程で形成されるため、これらの高さ位置Hは同一となる。
次いで、図１３に示すように、保護絶縁膜５２、素子電極５５、及び局所配線５６の各々の上にスピンコート法によりポリマの固体電解質液を塗布することにより、厚さが０．１μm〜１μm程度の第２の固体電解質膜５７を形成する。
なお、スピンコート法に代えてディップコート法、ニーダーコート法、カーテンコート法、及びブレードコート法のいずれかで第２の固体電解質膜５７を形成してもよい。
そして、基板温度を２００℃とする条件で第２の固体電解質膜５７を３０分程度ベークし、第２の固体電解質膜５７から溶媒成分を蒸発させる。
なお、第２の固体電解質膜５７に代えて、抵抗変化型メモリの材料である酸化タンタル膜や酸化ハフニウム膜等の遷移金属酸化物の絶縁膜を形成してもよい。
ここまでの工程により、化合物半導体基板４０に対する処理を終える。
これ以降は、前述のシリコン基板２０と化合物半導体基板４０とを貼り合わせる工程に移る。
まず、シリコン基板２０と化合物半導体基板４０の各々をダイシングして個片化した後に、図１４に示すように、画素領域Iにおける読出電極３５と素子電極５５とを対向させる。また、周辺領域IIにおいては、局所配線５６と読出電極３５とを対向させる。
なお、本工程の前に第１の固体電解質膜３７と第２の固体電解質５７の各々の表面に予めアルゴンプラズマを照射することによりこれらの表面を活性化しておく。
次に、図１５に示すように、フリップチップボンダ等を用いて室温で化合物半導体基板４０とシリコン基板２０とを貼り合わせる。これにより、第１の固体電解質膜３７と第２の固体電解質５７とが密着し、これらの固体電解質膜３７、５７が中間絶縁膜６０となる。なお、中間絶縁膜６０は第１の絶縁膜の一例である。
このとき、前述のように各固体電解質膜３７、５７の表面をアルゴンプラズマにより活性化しておいたことで、各固体電解質膜３７、５８同士の密着強度が高まる。
なお、このようにシリコン基板２０と化合物半導体基板４０とを貼り合わせた後においては、化合物半導体基板４０がなくても赤外光検出素子PDIRの各々がシリコン基板２０で支持されるため、化合物半導体基板４０は不要となる。
そこで、次の工程では、図１６に示すように、研削やCMP法により化合物半導体基板４０とバッファ膜４１とを除去する。なお、研削やCMP法を途中まで行い、その後にウエットエッチングで化合物半導体基板４０とバッファ膜４１を除去してもよい。
その後に、図１７に示すように、エッチングストッパ膜４２をウエットエッチングして除去することにより共通コンタクト膜４３を表出させる。
この状態ではシリコン基板２０によって赤外光検出素子PDIRや共通コンタクト膜４３が支持されることになる。
但し、赤外光検出素子PDIRの材料である化合物半導体の熱膨張率はシリコン基板２０のそれと比較して小さいため、この状態では化合物半導体との熱膨張率の差によってシリコン基板２０が反り、赤外光検出素子PDIRにクラックが生じるおそれがある。
そこで、次の工程では、図１８に示すように、シリコン基板２０と同じシリコンを材料とする支持基板６１を共通コンタクト膜４３に固定する。固定の方法は特に限定されない。例えば、可視光と赤外光に対する吸収が少ない接着剤で支持基板６１と共通コンタクト層４３とを接着してもよい。
これにより、シリコン基板２０が反ろうとするのを支持基板６１で抑制することができるため、反りに起因して赤外光検出素子PDIRにクラックが生じるのを防止することができる。
特に、この例のように支持基板６１の材料としてシリコンを採用すると、支持基板６１とシリコン基板２０の各々の熱膨張率が同じになる。その結果、支持基板６１とシリコン基板２０の各々の反りが相殺し合うようになるため、各基板２０、６１が一層反り難くなる。
なお、シリコン基板２０の反りに起因して赤外光検出素子PDIRに作用する応力は、ポリマを材料とする柔軟な中間絶縁膜６０によってある程度緩和される。これにより赤外光検出素子PDIRにクラックが生じるおそれがない場合には支持基板６１は不要である。
このように赤外光検出素子PDIRにクラックが生じるおそれがない程度に応力を緩和するには、中間絶縁膜６０の材料や膜厚を適宜選択することにより、中間絶縁膜６０のヤング率を１０GPa以下とすればよい。
次いで、図１９に示すように、例えばCMP法でシリコン基板２０の第１の主面２０ａを研磨してシリコン基板２０の厚さを２μm〜８μm程度の厚さまで薄くする。
これにより、第１の主面２０ａから入射した可視光が可視光検出素子PDVR（図２参照）に到達するようになり、第１の主面２０ａが可視光検出素子PDVRで可視画像を撮像するための撮像面となる。このように配線３３とは反対側の第１の主面２０ａが撮像面となるCMOSイメージセンサは、裏面照射型CMOSイメージセンサと呼ばれる。
続いて、図２０に示すように、シリコン基板２０の第１の主面２０ａに、当該主面２０ａに表出しているシリコンを外部雰囲気から保護するための透明な保護膜５９としてCVD法により酸化シリコン膜を形成する。
次に、図２１に示す断面構造を得るまでの工程について説明する。
まず、赤色の色素を含有した感光性樹脂を保護膜５９の上に塗布し、それを露光、現像することにより、画素２１の上方に赤フィルタ６２Rを形成する。これと同様にして画素２１の上方に青フィルタ６２Bと緑フィルタ６２Ｇを形成する。
前述のように画素２１には赤、青、緑の各々の光に対応した三つの可視光検出素子PDVR（図２参照）が設けられており、フィルタ６２R、６２B、６２Gにより分解された各色の可視光が三つの可視光検出素子PDVRの各々に入射する。
但し、カラーの可視画像を得る必要がない場合には、各フィルタ６２R、６２B、６２Gを形成しなくてもよい。
次に、各フィルタ６２R、６２B、６２Gの各々の上にマイクロレンズ６３を形成する。マイクロレンズ６３は、その焦点が第１の主面２０ａに位置する凸レンズであって、例えば感光性樹脂を現像してパターニングした後にそれを加熱して半球状に溶融することで形成される。
次に、図２２に示す断面構造を得るまでの工程について説明する。
まず、画素領域Iにおける読出電極３５に正電圧を印加することにより、読出電極３５の材料である銅のイオンを中間絶縁膜６０に溶出させる。その銅イオンは、各電極３５、５５間の電位差によって中間絶縁膜６０の中を読出電極３５から素子電極５５に向かって移動し、素子電極５５において還元されて金属銅に戻る。そして、このような反応が繰り返すことで金属銅がフィラメント状に成長して導電性フィラメント６４となる。
画素領域Iにおいては、その導電性フィラメント６４が読出電極３５から素子電極５５に延びるように線状に形成され、これにより読出電極３５と素子電極５５とが電気的に接続される。
なお、素子電極５５の最上層には不活性金属膜５８（図１２参照）が形成されているが、その不活性金属膜５８の材料であるルテニウムは銅よりも安定であるため本工程では中間絶縁膜６０に溶出しない。
一方、周辺領域IIにおいては、読出電極３５と局所配線５６との間に電位差を与えることによりこれらの間に導電性フィラメント６４を形成し、その導電性フィラメント６４で読出電極３５と局所配線５６とを電気的に接続する。
このとき、本実施形態では上記のように周辺領域IIにダミーパターン５１を設けたため、局所配線５６がその上の読出電極３５に近づくようになり、これらの間に導電性フィラメント６４を形成するのが容易となる。
導電性フィラメント６４の形成はフォーミングとも呼ばれ、例えば各電極３５、５５の間や読出電極３５と局所配線５６との間に１V〜５V程度の電位差を与えることによりフォーミングを行う。
そのフォーミングにより導電性フィラメント６４を簡単に形成するには、中間絶縁膜６０の厚さを５μm以下に薄くすることにより銅イオンの移動距離を短くするのが好ましい。但し、中間絶縁膜６０が薄すぎると中間絶縁膜６０にリーク電流のパスが発生するため、１０nm以上の厚さに中間絶縁膜６０を形成するのが好ましい。
なお、第１の固体電解質膜３７（図１４参照）や第２の固体電解質膜５７として遷移金属酸化物の絶縁膜を形成した場合には、このフォーミングによって各電極３５、５５間の中間絶縁膜６０にフィラメント状の酸素欠損が生じる。このように酸素欠損が生じた部分の中間絶縁膜６０は導電性を示すため、これにより導電性フィラメント６４が形成されることになる。
以上により、本実施形態に係る撮像素子７０の基本構造が完成する。
実使用下においては、シリコン基板２０に形成された読み出し回路が、周辺領域IIの局所配線５６と導電性フィラメント６４を介して共通コンタクト層４３を接地電位にし、各赤外光検出素子PDIRの各々の下面を接地する。
また、画素領域Iにおいては、シリコン基板２０に形成された読み出し回路が、各電極３５、５５と導電性フィラメント６４を介して各赤外光検出素子PDIRの素子コンタクト層４７に正電位を与える。これにより、各赤外光検出素子PDIRにはpn接合に対する逆バイアス電圧が印加されることになる。
次に、その撮像素子７０の動作について説明する。
図２３は、本実施形態に係る撮像素子７０の動作について説明するための断面図である。
この撮像素子７０においては、シリコン基板２０の第１の主面２０ａに光Lが入射することで、その光Lに含まれる可視光L1が可視光検出素子PDVR（図２参照）において検出される。このとき、本実施形態では図１９の工程でシリコン基板２０の厚さを薄くしたため、可視光L1がシリコン基板２０を透過して可視光検出素子PDVRに到達しやすくなる。
一方、光Lに含まれる赤外光L2は、シリコン基板２０を透過して第２の主面２０ｂから出射し、上記のように逆バイアス電圧が印加されている赤外光検出素子PDIRにおいて検出される。
なお、中間絶縁膜６０の材料であるポリマの固体電解質は赤外光を透過するため、中間絶縁膜６０によって赤外光L2が減衰することは殆どない。また、層間絶縁膜３１の材料である酸化シリコンは波長が５μm以下の中赤外光を透過するため、本実施形態に係る撮像素子７０は近赤外〜中赤外光を検出するのに特に適している。
但し、赤外光L2が配線３３や各電極３５、５５で遮られてしまうと、赤外光検出素子PDIRに入射する赤外光L2が少なくなり、赤外光検出素子PDIRで効率的に赤外光L2を検出できなくなる。
そこで、本実施形態では、赤外光検出素子PDIRの縁部７１寄りに配線３３と各電極３５、５５とを寄せることにより、配線３３や各電極３５、５５によって赤外光L2が遮られないようにし、赤外光検出素子PDIRが赤外光L2を効率的に検出できるようにする。
図２４（ａ）は、素子電極５５とその周囲の平面図である。
図２４（ａ）に示すように、この例では、素子電極５５の平面形状を縁部７１に沿ったリング状とすることにより、縁部７１に素子電極５５を寄せる。
これにより、リング状の素子電極５５の内側を通る赤外光L2の量が多くなり、赤外光検出素子PDIRが赤外光L2を受光する面積を増やすことができる。
一方、図２４（ｂ）は、読出電極３５とその周囲の平面図である。
図２４（ｂ）に示すように、読出電極３５も縁部７１に沿ったリング状である。これにより、平面視で縁部７１に読出電極３５が寄せられると共に、読出電極３５の内側を通る赤外光L2の量を多くすることができる。
以上説明した本実施形態によれば、図２３に示したように、読出電極３５と素子電極５５とを接続するためのバンプを設けず、導電性フィラメント６４によりこれらの電極３５、５５を接続する。
導電性フィラメント６４の幅は数nm〜１０nm程度と極めて細いため、赤外光L2の大部分が導電性フィラメント６４で遮られずに赤外光検出素子PDIRに至るようになり、赤外光検出素子PDIRにおいて赤外光L2を検出するのが容易となる。
しかも、その導電性フィラメント６４は、図２２の工程で各電極３５、５５の間に電位差を与えて読出電極３５から素子電極５５に向けて銅イオンを移動させることにより形成される。そのため、各電極３５、５５が基板横方向に位置ずれしていても、各電極３５、５５がオーバーラップしている部分の間の電位差によって銅イオンが素子電極５５に到達することができ、各電極３５、５５同士を導電性フィラメント６４で接続することが可能となる。
更に、本実施形態ではシリコン基板２０側から光Lを取り込むため、可視光L1が赤外光検出素子PDIR等に含まれる化合物半導体で減衰せず、シリコン基板２０に形成された可視光検出素子PDVR（図２参照）で可視光L1を検出するのが容易となる。
次に、この撮像素子７０の等価回路について説明する。
その等価回路は、可視光検出素子PDVRと赤外光検出素子PDIRの各々の読み出し回路をそれぞれ個別に設けるか、またはこれらの光検出素子PDVR、PDIRで読み出し回路を共有するかに応じて以下の二例がある。
・第１例
本例では、可視光検出素子PDVRと赤外光検出素子PDIRの各々の読み出し回路をそれぞれ個別に設ける。
図２５（ａ）、（ｂ）は、第１例に係る撮像素子７０の等価回路図である。
このうち、図２５（ａ）は、可視光検出素子PDVRの読み出し回路を含む等価回路図である。そして、図２５（ｂ）は、赤外光検出素子PDIRの読み出し回路を含む等価回路図である。
図２５（ａ）に示すように、可視光検出素子PDVRには、第１のリセットトランジスタRT1、第１の増幅トランジスタSF1、及び第１のスイッチSW1を含む読み出し回路が接続される。
このうち、第１のスイッチSW1は、第１のトランジスタTR1と第２のトランジスタTR2とを接続点P1において直列接続してなる。
この読み出し回路は、CMOSプロセスによって可視光検出素子PDVRと共にシリコン基板２０に形成される。
読み出しに際しては、第１のリセットトランジスタRT1をオフ状態にし、かつ第１のトランジスタTR1と第２のトランジスタTR2をオン状態にする。これにより、可視光検出素子PDVRに蓄積されたキャリアの量の応じた電圧が第１の増幅トランジスタSF1のゲートに印加され、そのキャリアの量に応じた第１の読み出し電流Iout1が接続点P1から出力される。
なお、可視光検出素子PDVRに蓄積されたキャリアをリセットするには、第１のリセットトランジスタRT1をオン状態にして可視光検出素子PDVRのカソードに正の電源電圧Vddを印加すればよい。
一方、図２５（ｂ）に示すように、赤外光検出素子PDIRには、転送トランジスタT、キャパシタC、第２のリセットトランジスタRT2、第２の増幅トランジスタSF2、及び第２のスイッチSW2を含む読み出し回路が接続される。
この読み出し回路は、CMOSプロセスによってシリコン基板２０に形成され、前述の導電性フィラメント６４等を介して赤外光検出素子PDIRと電気的に接続される。
このうち、第２のスイッチSW2は、第３のトランジスタTR3と第４のトランジスタTR4とを接続点P2において直列接続してなる。
読み出しに際しては、第２のリセットトランジスタRT2をオフ状態にしながら転送トランジスタTをオン状態にすることにより、赤外光検出素子PDIRで生成したキャリアをキャパシタCに蓄積する。
これにより、蓄積したキャリアによってキャパシタCに生じた電圧が第２の増幅トランジスタSF2のゲート電極に印加される。この状態で第３のトランジスタTR3と第４のトランジスタTR4をオン状態にすることにより、赤外光検出素子PDIRに蓄積されたキャリアの量の応じた第２の読み出し電流Iout2が接続点P2から出力される。
また、キャパシタCに蓄積されたキャリアをリセットするには、転送トランジスタTをオフ状態にしながら、第２のリセットトランジスタRT2をオン状態にすればよい。
なお、第２の読み出し電流Iout2を読み出す際に、図２２の工程で導電性フィラメント６４を形成したときと逆の極性の電圧を各電極３５、５５に印加すると導電性フィラメント６４が消失するおそれがある。そのため、第２の読み出し電流Iout2を読み出す際には、導電性フィラメント６４を形成したときと同じ極性の電圧を各電極３５、５５に印加し、導電性フィラメント６４が消失しないようにするのが好ましい。これについては後述の第２例でも同様である。
・第２例
本例では、可視光検出素子PDVRと赤外光検出素子PDIRの各々の読み出し回路を共有する。
図２６は、第２例に係る撮像素子７０の等価回路図である。
なお、図２６において、図２５（ａ）、（ｂ）で説明したのと同じ要素はこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
図２６に示すように、本例では、図２５（ａ）、（ｂ）で説明した各光検出素子PDVR、PDIRの読み出し回路同士を第３のスイッチSW3と第４のスイッチSW4とを介して接続する。
そして、これらのスイッチSW3、SW4の接続点P3には、第５のトランジスタTR5と第６のトランジスタTR6とを接続点P4で直列接続してなる第５のスイッチSW5が接続される。
読み出しに際しては、第５のトランジスタTR5と第６のトランジスタTR6をオン状態にする。これにより、接続点P4から第３の読み出し電流Iout3が出力される。
第３の読み出し電流Iout3の大きさは、各スイッチSW3、SW4の開閉状態に応じて各光検出素子PDVR、PDIRのいずれか一方の読み出し電流となったり、これらの読み出し電流を合成した電流に等しくなったりする。
例えば、各スイッチSW3、SW4を同時にオン状態にすると、各光検出素子PDVR、PDIRのそれぞれの読み出し電流Iout1、Iout2を合成した電流に第３の読み出し電流Iout3が等しくなる。
この場合、第３の読み出し電流Iout3の大きさは、各光検出素子PDVR、PDIRの各々が受光した光を反映した値となるため、可視画像と赤外画像との合成画像を第３の読み出し電流Iout3から得ることができる。
一方、第３のスイッチSW3をオン状態にし、かつ第４のスイッチSW4をオフ状態にすることで、可視光検出素子PDVRの第１の読み出し電流Iout1に第３の読み出し電流Iout3が等しくなり、その第３の読み出し電流Iout3に基づいて可視画像を得ることができる。
これとは逆に、第４のスイッチSW4をオン状態にし、かつ第３のスイッチSW3をオフ状態にすることで、赤外光検出素子PDIRの第２の読み出し電流Iout2に第３の読み出し電流Iout3が等しくなり、その第３の読み出し電流Iout3に基づいて赤外画像を得ることができる。
（第２実施形態）
本実施形態では、第１実施形態で説明した撮像素子を備えた撮像装置について説明する。
図２７は、本実施形態に係る撮像装置の構成図である。
なお、図２７において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
この撮像装置１００は、赤外画像と可視画像とを撮像することが可能な装置であって、撮像レンズ１０１と検出器１０２とを有する。
このうち、撮像レンズ１０１は、可視光と赤外光の両方を透過するレンズであって、その焦点面に検出器１０２が設けられる。そのような撮像レンズ１０１の材料としては、例えばZnSe、ZnS、CaF2、及びMgF2がある。
また、検出器１０２は、可視画像と赤外画像を取得するデバイスであり、第１実施形態で説明した撮像素子７０を備える。
その撮像素子７０の前面には、撮像レンズ１０１から入射した光を断続的に遮断するシャッタ１０３が設けられる。
検出器１０２には冷却器１０５が接続されており、実使用下においてはその冷却器１０５により撮像素子７０が冷却される。これにより、検出器１０２自身が発する赤外光を低減でき、かつ撮像素子７０で発生する暗電流が減ることでノイズが減少するため、撮像素子７０により鮮明な赤外画像を得ることができる。
なお、検出器１０２の冷却温度は温度センサ１０４により監視されており、その監視結果に基づいて冷却器１０５が撮像素子７０の冷却温度を所定値に維持する。
また、検出器１０２の動作は制御部１０６により制御される。制御部１０６による制御の対象としては、例えば、撮像素子７０から第１〜第３の読み出し電流Iout1〜Iout3（図２５〜図２６参照）を読み出すタイミングがある。
また、検出器１０２の後段には補正部１０８が設けられる。補正部１０８は、撮像素子７０から出力される第１〜第３の読み出し電流Iout1〜Iout3に対して画素ごとに感度補正等の補正を行い、その補正を加味した画像信号を出力する。
その画像信号は、後段の表示部１０９と記憶部１１０に出力される。
表示部１０９は、例えば液晶ディスプレイであって、画像信号に基づいて可視画像、赤外画像、及びこれらの合成画像のいずれかを表示する。また、記憶部１１０は、画像信号を記録するフラッシュメモリやハードディスク等である。
以上説明した本実施形態によれば、第１実施形態で説明した撮像素子７０を検出器１０２に設ける。
その撮像素子７０においては、前述のように導電性フィラメント６４（図２３参照）の幅が狭いため、導電性フィラメント６４により赤外光が遮られることがない。そのため、本実施形態に係る撮像装置１００においても赤外光を効率的に検知することができ、鮮明な赤外画像と可視画像とを得ることが可能となる。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 赤外光を検出する複数の第１の光検出素子と、
複数の前記第１の光検出素子の各々の上に形成された複数の第１の電極と、
複数の前記第１の電極の各々の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成され、複数の前記第１の電極の各々に相対する複数の第２の電極と、
前記第２の電極から前記第１の電極に延びるように前記第１の絶縁膜に形成された導電性フィラメントと、
複数の前記第２の電極の各々の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に設けられ、前記赤外光を含む光が入射する第１の主面と、前記赤外光が出射する第２の主面とを備えたシリコン基板と、
前記シリコン基板に設けられ、前記光に含まれる可視光を検出する複数の第２の光検出素子と、
を有する撮像素子。
（付記２） 前記第１の電極と前記第２の電極の各々は、前記第１の光検出素子の縁部寄りに設けられたことを特徴とする付記１に記載の撮像素子。
（付記３） 前記第２の絶縁膜の上に設けられた配線を更に有し、
前記配線が前記第１の光検出素子の縁部寄りに設けられたことを特徴とする付記１に記載の撮像素子。
（付記４） 複数の前記第１の光検出素子の各々に固定された支持基板を更に有することを特徴とする付記１乃至付記３のいずれかに記載の撮像素子。
（付記５） 前記支持基板の材料はシリコンであることを特徴とする付記４に記載の撮像素子。
（付記６） 前記支持基板の上に設けられたコンタクト膜を更に有し、
複数の前記第１の光検出素子の各々が、前記コンタクト膜の上に形成されたことを特徴とする付記４に記載の撮像素子。
（付記７） 前記コンタクト膜の上に形成されたダミーパターンと、
前記コンタクト膜、前記ダミーパターン、及び複数の前記第１の光検出素子の各々を覆う第３の絶縁膜と、
前記ダミーパターンの横の前記第３の絶縁膜に形成され、前記コンタクト膜に至る深さのホールと、
前記第３の絶縁膜の上に形成され、前記ホールから前記ダミーパターンの上に延び、かつ、複数の前記第２の電極のうちの一に相対する配線とを有し、
互いに相対する前記配線と前記第２の電極との間に前記導電性フィラメントが形成されたことを特徴とする付記６に記載の撮像素子。
（付記８） 撮像レンズと、
前記撮像レンズの後段に設けられた撮像素子とを有し、
前記撮像素子は、
赤外光を検出する複数の第１の光検出素子と、
複数の前記第１の光検出素子の各々の上に形成された複数の第１の電極と、
複数の前記第１の電極の各々の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成され、複数の前記第１の電極の各々に相対する複数の第２の電極と、
前記第２の電極から前記第１の電極に延びるように前記第１の絶縁膜に形成された導電性フィラメントと、
複数の前記第２の電極の各々の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に設けられ、前記赤外光を含む光が入射する第１の主面と、前記赤外光が出射する第２の主面とを備えたシリコン基板と、
前記シリコン基板に設けられ、前記光に含まれる可視光を検出する複数の第２の光検出素子とを有する撮像装置。
１…撮像素子、２…撮像チップ、３…回路チップ、４…共通コンタクト膜、５…赤外光検出素子、６…素子コンタクト膜、７…素子電極、８…絶縁膜、１０…シリコン基板、１０ａ…表面、１０ｂ…裏面、１１…多層配線層、１２…配線、１３…絶縁膜、１５…読出電極、１６…バンプ、１７…アンダーフィル樹脂、２０…シリコン基板、２０ａ…第１の主面、２０ｂ…第２の主面、２１…画素、２２…ゲート絶縁膜、２４…ゲート電極、２６…絶縁性サイドウォール、２８…n型ソースドレイン領域、２９…n型拡散領域、３０…p型拡散領域、３１…層間絶縁膜、３３…配線、３５…読出電極、３７…第１の固体電解質膜、４０…化合物半導体基板、４１…バッファ膜、４２…エッチングストッパ膜、４３…共通コンタクト膜、４４…p型超格子層、４５…nid型超格子層、４６…n型超格子層、４７…素子コンタクト膜、５０…ハードマスク、５１…ダミーパターン、５２…保護絶縁膜、５２ａ…第１のホール、５２ｂ…第２のホール、５２ｘ…上面、５５…素子電極、５６…局所配線、５７…密着膜、５８…金属膜、５９…保護膜、６０…中間絶縁膜、６１…支持基板、６２R…赤フィルタ、６２B…青フィルタ、６２G…緑フィルタ、６３…マイクロレンズ、６４…導電性フィラメント、７０…撮像素子、７１…縁部、１００…撮像装置、１０１…撮像レンズ、１０２…検出器、１０３…シャッタ、１０４…温度センサ、１０５…冷却器、１０６…制御部、１０８…補正部、１０９…表示部、１１０…記憶部、PDVR…可視光検出素子、PDIR…赤外光検出素子。

Claims (5)

  1. 赤外光を検出する複数の第１の光検出素子と、
    複数の前記第１の光検出素子の各々の上に形成された複数の第１の電極と、
    複数の前記第１の電極の各々の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の上に形成され、複数の前記第１の電極の各々に相対する複数の第２の電極と、
    前記第２の電極から前記第１の電極に延びるように前記第１の絶縁膜に形成された導電性フィラメントと、
    複数の前記第２の電極の各々の上に形成された第２の絶縁膜と、
    前記第２の絶縁膜の上に設けられ、前記赤外光を含む光が入射する第１の主面と、前記赤外光が出射する第２の主面とを備えたシリコン基板と、
    前記シリコン基板に設けられ、前記光に含まれる可視光を検出する複数の第２の光検出素子と、
    を有する撮像素子。
  2. 前記第１の電極と前記第２の電極の各々は、前記第１の光検出素子の縁部寄りに設けられたことを特徴とする請求項１に記載の撮像素子。
  3. 複数の前記第１の光検出素子の各々に固定された支持基板を更に有することを特徴とする請求項１又は請求項２に記載の撮像素子。
  4. 前記支持基板の材料はシリコンであることを特徴とする請求項３に記載の撮像素子。
  5. 撮像レンズと、
    前記撮像レンズの後段に設けられた撮像素子とを有し、
    前記撮像素子は、
    赤外光を検出する複数の第１の光検出素子と、
    複数の前記第１の光検出素子の各々の上に形成された複数の第１の電極と、
    複数の前記第１の電極の各々の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の上に形成され、複数の前記第１の電極の各々に相対する複数の第２の電極と、
    前記第２の電極から前記第１の電極に延びるように前記第１の絶縁膜に形成された導電性フィラメントと、
    複数の前記第２の電極の各々の上に形成された第２の絶縁膜と、
    前記第２の絶縁膜の上に設けられ、前記赤外光を含む光が入射する第１の主面と、前記赤外光が出射する第２の主面とを備えたシリコン基板と、
    前記シリコン基板に設けられ、前記光に含まれる可視光を検出する複数の第２の光検出素子とを有する撮像装置。
JP2017075957A 2017-04-06 2017-04-06 撮像素子及び撮像装置 Active JP6904017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017075957A JP6904017B2 (ja) 2017-04-06 2017-04-06 撮像素子及び撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075957A JP6904017B2 (ja) 2017-04-06 2017-04-06 撮像素子及び撮像装置

Publications (2)

Publication Number Publication Date
JP2018181957A true JP2018181957A (ja) 2018-11-15
JP6904017B2 JP6904017B2 (ja) 2021-07-14

Family

ID=64277134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075957A Active JP6904017B2 (ja) 2017-04-06 2017-04-06 撮像素子及び撮像装置

Country Status (1)

Country Link
JP (1) JP6904017B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136645A (ja) * 2019-02-26 2020-08-31 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置
US11444055B2 (en) 2019-08-29 2022-09-13 Canon Kabushiki Kaisha Manufacturing method of semiconductor apparatus and semiconductor apparatus
US11563057B2 (en) 2018-11-19 2023-01-24 Panasonic Intellectual Property Management Co., Ltd. Imaging device and imaging system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787144A (en) * 1980-11-19 1982-05-31 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2015088691A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015185771A (ja) * 2014-03-25 2015-10-22 日本電気株式会社 スイッチング素子およびスイッチング素子のプログラム方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787144A (en) * 1980-11-19 1982-05-31 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2015088691A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015185771A (ja) * 2014-03-25 2015-10-22 日本電気株式会社 スイッチング素子およびスイッチング素子のプログラム方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563057B2 (en) 2018-11-19 2023-01-24 Panasonic Intellectual Property Management Co., Ltd. Imaging device and imaging system
US11723225B2 (en) 2018-11-19 2023-08-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device and imaging system
JP2020136645A (ja) * 2019-02-26 2020-08-31 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置
WO2020175483A1 (ja) * 2019-02-26 2020-09-03 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置
JP7364343B2 (ja) 2019-02-26 2023-10-18 浜松ホトニクス株式会社 光検出装置の製造方法、及び光検出装置
US11444055B2 (en) 2019-08-29 2022-09-13 Canon Kabushiki Kaisha Manufacturing method of semiconductor apparatus and semiconductor apparatus

Also Published As

Publication number Publication date
JP6904017B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
US10431620B2 (en) Semiconductor device and electronic appliance
US9305962B2 (en) Dual-facing camera assembly
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
US7723686B2 (en) Image sensor for detecting wide spectrum and method of manufacturing the same
KR102306670B1 (ko) 이미지 센서 및 그 제조 방법
JP4725095B2 (ja) 裏面入射型固体撮像装置及びその製造方法
EP3514831B1 (en) Solid-state image pickup apparatus and image pickup system
JP5424182B2 (ja) 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法
US9245915B2 (en) Monolithic multispectral visible and infrared imager
US20130075607A1 (en) Image sensors having stacked photodetector arrays
US8669135B2 (en) System and method for fabricating a 3D image sensor structure
US20090243016A1 (en) Semiconductor device
US20100163941A1 (en) Image sensor and method for manufacturing the same
JP6947036B2 (ja) 撮像装置、電子機器
US20180130833A1 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
JP2014127945A (ja) 検査システム、検査方法、画素回路及びイメージセンサ
US7879638B2 (en) Backside illuminated imager and method of fabricating the same
CN109273476B (zh) 图像传感器及其制造方法
JP6904017B2 (ja) 撮像素子及び撮像装置
WO2017126204A1 (ja) 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2012204524A (ja) 固体撮像装置
US9318517B1 (en) Wafer level integration of focal plane arrays having a flexible conductive layer to provide an optical aperture for each pixel
JP2014120627A (ja) 光電変換装置およびその製造方法
JP2010114379A (ja) 赤外線撮像素子およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6904017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150