KR20180054799A - 이미지 감지 칩 패키징 구조 및 방법 - Google Patents

이미지 감지 칩 패키징 구조 및 방법 Download PDF

Info

Publication number
KR20180054799A
KR20180054799A KR1020187011143A KR20187011143A KR20180054799A KR 20180054799 A KR20180054799 A KR 20180054799A KR 1020187011143 A KR1020187011143 A KR 1020187011143A KR 20187011143 A KR20187011143 A KR 20187011143A KR 20180054799 A KR20180054799 A KR 20180054799A
Authority
KR
South Korea
Prior art keywords
substrate
image sensor
sensor chip
electrically connected
chip
Prior art date
Application number
KR1020187011143A
Other languages
English (en)
Inventor
지치 왕
지지에 쉔
지아웨이 췐
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520964409.5U external-priority patent/CN205248276U/zh
Priority claimed from CN201510845832.8A external-priority patent/CN105428378B/zh
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20180054799A publication Critical patent/KR20180054799A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

이미지 감지 칩 패키징 구조 및 방법 이미지 감지 칩 패키징 구조(1)는 이미지 감지 칩(10), 이미지 감지 칩을 제어하기 위한 제어 칩(20), 제1 기판(11) 및 제2 기판(21)을 포함한다. 이미지 감지 칩은 제1 기판에 전기적으로 연결된다. 제어 칩은 제2 기판에 전기적으로 연결된다. 제1 기판은 제2 기판 위에 적층되고, 제1 기판은 제2 기판에 전기적으로 연결된다. 라미네이션 패키징 기술이 이미지 감지 칩 패키징에 통합되어, 이미지 감지 칩의 패키징 구조 크기가 감소되고, 이미지 감지 칩의 집적도가 개선된다.

Description

이미지 감지 칩 패키징 구조 및 방법
본 출원은 2015년 11월 27일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSING CHIP PACKAGING STRUCTURE AND METHOD"인 중국 특허 출원 제201510845832.8호에 대한 우선권, 및 2015년 11월 27일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSING CHIP PACKAGING STRUCTURE"인 중국 특허 출원 제201520964409.5호에 대한 우선권을 주장하며, 상기 출원 둘 모두는 그 전체가 참조로 본원에 통합되어 있다.
본 개시는 반도체 칩에 대한 패키징 기술에 관한 것이고, 특히 이미지 센서 칩에 대한 패키징 기술에 관한 것이다.
이미지 포착을 위한 기능 칩으로서 작용하는 이미지 센서 칩은 통상적으로 전자 제품의 카메라에서 사용된다. 카메라 폰들의 지속적이고 활발한 개발로부터 이익을 얻는, 이미지 센서 칩에 대한 시장 수요들은 장래에 계속 증가한다. 또한, 스카이프(Skype), 보안 모니터링 시장의 부상 및 전세계 자동차 일렉트로닉스들의 급속한 개발과 같은 보편적인 네트워크 실시간 통신에 의해, 상당한 적용 규모의 이미지 센서 칩들이 또한 도출된다. 한편, 이미지 센서 칩에 대한 패키징 기술이 또한 급격히 개발되고 있다.
패키지-온-패키지(POP) 기술은 스마트 폰 및 태블릿 컴퓨터와 같은 모바일 디바이스의 IC 패키지를 위해 개발되고 시스템 통합에 적용될 수 있는 대중적인 3차원 적층 기술들 중 하나이다. 2007년 애플에 의해 아이폰이 출시될 때, 아이폰은 언패킹되고 사람들에게 제시되었고, 그 다음, POP 기술이 사람들에게 제시되었다. POP 기술의 초박형 패키지는 현재 패키지 기술들의 핫스팟이 되었고, 시장의 높은 통합 요구를 충족한다.
시장의 요건을 충족하기 위해 패키지-온-패키지 기술을 이미지 센서 칩 패키징 분야에 적용하는 방법은 당업자들에 의해 해결되도록 소망되는 기술적 문제가 된다.
본 개시에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 센서 칩의 집적도가 개선된다.
본 개시에 따른 이미지 센서 칩 패키지가 제공된다. 이미지 센서 칩 패키지는 이미지 센서 칩, 이미지 센서 칩을 제어하도록 구성되는 제어 칩, 제1 기판 및 제2 기판을 포함한다. 제1 기판은 이미지 센서 칩에 전기적으로 연결되고, 제2 기판은 제어 칩에 전기적으로 연결되고, 제1 기판은 제2 기판 위에 적층되고 제2 기판에 전기적으로 연결된다.
선택적으로, 이미지 센서 칩 및 제어 칩 둘 모두는 제1 기판과 제2 기판 사이에 배열된다.
선택적으로, 이미지 센서 칩의 일 표면에 감광성 영역 및 감광성 영역 이외의 영역 상의 접촉 패드가 배열되고, 접촉 패드는 제1 기판에 전기적으로 연결되고, 제1 기판은 제1 기판을 관통하는 개구를 포함하고, 감광성 영역은 개구로부터 노출된다.
선택적으로, 이미지 센서 칩의 다른 표면에 흑색 접착층이 배열된다.
선택적으로, 이미지 센서 칩 패키지는 보호용 커버 플레이트를 더 포함한다. 보호용 커버 플레이트는 개구를 커버하고, 개구는 보호용 커버 플레이트와 이미지 센서 칩 사이에 배열된다.
선택적으로, 제어 칩은 솔더 와이어를 통해 제2 기판에 전기적으로 연결된다.
선택적으로, 제1 기판은 제1 솔더 범프 블록을 통해 제2 기판에 전기적으로 연결된다.
선택적으로, 제1 기판에 전기적으로 연결되지 않은 제2 기판의 표면에 제2 솔더 범프 블록이 배열된다.
본 개시에 따른 이미지 센서 칩 패키징 방법이 추가로 제공된다. 방법은, 이미지 센서 칩, 및 이미지 센서 칩을 제어하도록 구성되는 제어 칩을 제공하는 단계; 제1 기판을 제공하고 제1 기판에 이미지 센서 칩을 전기적으로 연결하는 단계; 제2 기판을 제공하고 제2 기판에 제어 칩을 전기적으로 연결하는 단계; 및 제2 기판 위에 제1 기판을 적층하고, 제1 기판을 제2 기판에 전기적으로 연결하는 단계를 포함한다.
선택적으로, 제1 기판이 제2 기판 위에 적층되는 경우, 이미지 센서 칩 및 제어 칩 둘 모두는 제1 기판과 제2 기판 사이에 배열된다.
선택적으로, 방법은, 이미지 센서 칩이 제1 기판에 전기적으로 연결되기 전에, 제1 기판을 관통하는 개구를 제1 기판에 배열하는 단계를 더 포함한다. 이미지 센서 칩의 일 표면에 감광성 영역 및 감광성 영역 이외의 영역 상의 접촉 패드가 배열되고, 감광성 영역은, 이미지 센서 칩이 제1 기판에 전기적으로 연결되는 경우 개구로부터 노출된다.
선택적으로, 방법은 보호용 커버 플레이트로 개구를 커버하는 단계를 더 포함한다. 개구는 보호용 커버 플레이트와 이미지 센서 칩 사이에 배열된다.
선택적으로, 방법은 코팅 프로세스로 이미지 센서 칩의 다른 표면 상에 흑색 접착층을 코팅하는 단계를 더 포함한다.
선택적으로, 이미지 센서 칩은 플립-칩 프로세스로 제1 기판에 전기적으로 연결된다.
선택적으로, 제어 칩은 와이어 본딩 프로세스로 제2 기판에 전기적으로 연결된다.
선택적으로, 제1 기판 또는 제2 기판에 제1 솔더 범프 블록이 배열되고, 제1 기판은 리플로우 솔더링 프로세스로 제1 솔더 범프 블록을 통해 제2 기판에 전기적으로 연결된다.
선택적으로, 제어 칩이 제2 기판에 전기적으로 연결되기 전에, 제1 기판에 전기적으로 연결되지 않은 제2 기판의 표면 상에 제2 솔더 범프 블록을 배열하는 단계를 더 포함한다.
본 개시의 솔루션들에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 전송 칩의 집적도가 개선된다.
도 1은 본 개시의 실시예에 따른 이미지 센서 칩 패키지의 개략도이다.
도 2a 내지 도 2f는 본 개시의 실시예에 따른 이미지 센서 칩을 패키징하는 프로세스를 도시하는 개략도들이다.
이하, 본 개시의 실시예들은 도면들과 관련하여 상세히 설명된다. 실시예들은 본 개시를 제한하도록 의도되지 않으며, 이러한 실시예들에 기초하여 구조, 방법 또는 기능에서 당업자들에 의해 행해지는 변환들 모두는 본 개시의 보호 범위 내에 속한다.
제공된 도면들은 오직 본 개시의 실시예들을 이해하는 것을 돕기 위한 것이며, 본 개시를 부적절하게 제한하는 것으로 설명되어서는 안됨을 주목해야 한다. 명확화를 위해, 도면들에 도시된 크기는 축척대로 도시되지 않으며, 줌 인, 줌 아웃 및 다른 방식들로 변경될 수 있다. 또한, 길이, 폭 및 깊이를 포함하는 3차원 크기는 실제 제조에 포함되어야 한다.
도 1을 참조하면, 도 1은 본 개시내용의 실시예에 따른 이미지 센서 칩 패키지의 개략도이다. 이미지 센서 칩 패키지(1)는 이미지 센서 칩(10), 제어 칩(20), 제1 기판(11) 및 제2 기판(21)을 포함한다. 이미지 센서 칩(10)은 제1 기판(11)에 전기적으로 연결된다. 제어 칩(20)은 제2 기판(21)에 전기적으로 연결된다. 제1 기판(11)은 제2 기판(21) 위에 적층되고, 제2 기판(21)에 전기적으로 연결된다. 따라서, 이미지 센서 칩의 패키지-투-패키지(package-to-package) 구조가 형성된다.
패키지-온-패키지(package-on-package) 구조에 있어서, 이미지 센서 칩은 개선된 집적도 및 감소된 패키지 크기를 갖는다.
일 구현에서, 이미지 센서 칩(10)은 적어도 이미지 감지 유닛을 갖는 반도체 칩이다. 이미지 감지 유닛은 CMOS 센서 또는 CCD 센서일 수 있다. 이미지 센서 칩(10)은 이미지 감지 유닛에 연결된 연관 회로를 더 포함할 수 있다.
제어 칩(20)은 이미지 센서 칩(10)을 제어하도록 구성된다. 전기 신호가 제어 칩(20)과 이미지 센서 칩(10) 사이에서 송신되는 한, 제어 칩(20)의 기능은 본원에서 제한되지 않으며, 즉, 본원의 "제어"가 달성될 수 있다.
실시예의 이미지 센서 칩(10)은 CMOS 센서를 갖는 반도체 칩이다. 이미지 센서 칩(10)은 서로 대향하는 제1 표면(101) 및 제2 표면(102)을 포함한다. 감광성 영역(103) 및 감광성 영역(103) 이외의 영역 상의 접촉 패드(104)는 제1 표면(101) 상에 배열된다. 접촉 패드(104)는 감광성 영역(103)(도 1에는 미도시)에 전기적으로 연결된다.
이미지 센서 칩(10)은 제1 기판(11)에 전기적으로 연결된다. 제1 기판(11)은 제1 솔더 조인트(solder joint)를 포함하고, 솔더 범프 스팟(105)은 접촉 패드(104) 또는 제1 솔더 조인트 상에 형성된다. 솔더 범프 스팟(105)은 금, 주석-납 또는 다른 무연 금속 재료로 제조될 수 있다. 접촉 패드(104)는 플립-플롭 프로세스로 솔더 범프 스팟(105)을 통해 제1 솔더 조인트에 전기적으로 연결되어, 이미지 센서 칩(10)을 제1 기판(11)에 전기적으로 연결한다.
이미지 센서 칩 패키지의 두께를 추가로 감소시키고 집적도를 개선하기 위해, 이미지 센서 칩(10) 및 제어 칩(20) 둘 모두는 실시예에서 제1 기판(11) 및 제2 기판(21) 사이에 배열된다.
실시예에서, 이미지 센서 칩(10)의 감광성 영역(103) 및 접촉 패드(104) 둘 모두는 이미지 센서 칩(10)의 제1 표면(101) 상에 배열되고, 이미지 센서 칩(10)은 플립-플롭 프로세스로 제1 기판(11)에 전기적으로 연결된다. 개구(106)는 감광성 영역(103)을 외부 광선들에 민감하게 하기 위해 제1 기판(11)에 배열된다. 개구(106)는 제1 기판(11)을 관통하고, 감광성 영역(103)은 개구(106)로부터 노출된다.
광선들로부터 간섭을 제거하기 위해, 흑색 접착층(107)은 적어도 이미지 센서 칩(10)의 제2 표면(102) 상에 배열된다. 도 1을 참조하면, 제2 표면(102) 및 이미지 센서 칩(10)의 측 표면들은 흑색 접착층(107)에 의해 피복(clad)된다.
개구(106)는 보호용 커버 플레이트(108)에 의해 커버되고, 개구(106)는 보호용 커버 플레이트(108)와 이미지 센서 칩(10) 사이에 배열된다. 이러한 방식으로, 이미지 센서 칩(10)이 보호되고, 감광성 영역(103)은 먼지 등에 의해 오염되는 것이 방지된다.
개구(106)는 밀봉제로 보호용 커버 플레이트(108)에 의해 커버된다. 제2 표면(102) 및 이미지 센서 칩(10)의 측 표면들은 흑색 접착층(107)에 의해 기밀 클래딩된다. 이러한 방식으로, 감광성 영역(103)이 먼지 등에 의해 오염되는 것을 방지하기 위해, 밀봉된 캐비티가 보호용 커버 플레이트(108), 개구(106) 및 이미지 센서(10)에 의해 둘러싸인다.
실시예에서, 보호용 커버 플레이트(108)는 양호한 광 투과를 갖는 광학 유리로 제조되어, 감광성 영역(103)으로의 광선의 투영을 용이하게 한다. 보호용 커버 플레이트(108)의 광학 성능을 추가로 개선하기 위해 보호용 커버 플레이트의 표면 상에 광학 필름이 배열될 수 있음은 당업자들에 의해 용이하게 인지된다. 예를 들어, 반사방지 필름은 보호용 커버 플레이트(108)의 표면 상에 배열된다.
제어 칩(20)은 제2 기판(21)에 전기적으로 연결된다. 일 구현에서, 제어 칩(20)은 접착제로 제2 기판(21) 상에 고정된다. 제어 칩(20)은 연결 단부(201)를 포함하고, 제2 기판(21)은 제1 연결 패드를 포함한다. 연결 단부(connection end)(201)는 와이어 본딩 프로세스로 솔더 와이어(202)를 통해 제1 연결 패드에 전기적으로 연결되어, 제어 칩(20)을 제2 기판(21)에 전기적으로 연결한다. 솔더 와이어(201)는 구리, 텅스텐, 알루미늄, 금, 은 등을 포함하는 금속 재료로 제조될 수 있다.
제어 칩(20) 및 솔더 와이어(202)를 보호하기 위해 보호 칩(20) 및 솔더 와이어(202)를 패키징함으로써 패키지(203)가 형성된다.
제1 기판(11)은 제2 기판(21) 위에 적층되고, 제2 기판(21)에 전기적으로 연결된다. 일 구현에서, 제1 기판(11)은 제1 금속 와이어 층(110), 제1 금속 와이어 층(110)에 전기적으로 연결된 제1 솔더 조인트 및 제1 금속 와이어 층(110)에 전기적으로 연결된 제2 솔더 조인트를 갖는다. 제1 솔더 조인트 및 제2 솔더 조인트는 제1 기판(11) 상에서 제1 금속 와이어 층(110)의 노출된 부분들일 수 있다. 제2 기판(21)은 제2 금속 와이어 층(210), 제2 금속 와이어 층(210)에 전기적으로 연결된 제1 연결 패드 및 제2 금속 와이어 층(210)에 전기적으로 연결된 제2 연결 패드를 포함한다. 제1 연결 패드 및 제2 연결 패드는 제2 기판(21) 상에서 제2 금속 와이어 층(210)의 노출된 부분들일 수 있다. 제2 솔더 조인트 또는 제2 연결 패드는 제1 솔더 범프 블록(31)과 배열된다. 제2 솔더 조인트는 제1 솔더 범프 블록(31)을 통해 제2 연결 패드에 전기적으로 연결되어, 제1 기판(11)을 제2 기판(21)과 전기적으로 연결한다.
실시예에서, 이미지 센서 칩(10) 및 제어 칩(20) 둘 모두는 제1 기판(11)과 제2 기판(21) 사이에 배열되어, 이미지 센서 칩 패키지의 크기를 추가로 감소시킨다. 이미지 센서 칩(10)이 제어 칩(20) 또는 제어 칩(20)의 패키지(203)에 접촉하는 경우를 회피하기 위해, 제1 솔더 범프 블록(31)의 크기는 제1 솔더 범프 블록(31)이 제1 기판(11) 및 제2 기판(21)을 지지하고 간격을 형성(space)하도록 최적화된다. 이러한 방식으로, 이미지 센서 칩(10)과 제어 칩(20) 또는 제어 칩(20)의 패키지(203) 사이에 공간이 형성된다. 실시예에서, 이미지 센서 칩(10)의 두께는 약 150 ㎛(microns)이고, 솔더 범프 스팟(105)의 두께는 약 20 ㎛이고, 제어 칩(20)의 패키지(203)의 두께는 약 250 ㎛이고, 제1 솔더 범프 블록(31)의 두께는 약 500 ㎛이다.
물론, 제어 칩(20)은 제1 기판(11)에 전기적으로 연결되지 않은 제2 기판(21)의 표면 상에 배열되는데, 즉, 제어 칩(20)은 제1 기판(11)과 제2 기판(21) 사이가 아닌 곳에 배열된다.
이미지 센서 칩 패키지와 다른 외부 회로들 사이에 전기적 연결을 달성하기 위해, 실시예에서, 제2 솔더 범프 블록(32)은 제1 기판(11)에 전기적으로 연결되지 않은 제2 기판(21)의 표면 상에 배열되고, 제2 솔더 범프 블록(32)은 제2 금속 와이어 층(210)에 전기적으로 연결되고, 제2 기판(21)은 제2 솔더 범프 블록(32)을 통해 외부 회로에 전기적으로 연결된다.
일 구현에서, 제2 솔더 범프 블록(32)의 크기는 제1 솔더 범프 블록(31)의 크기와 동일하게 설정되어, 열 응력의 효과를 감소시킨다.
도 2a 내지 도 2f를 참조하면, 도 2a 내지 도 2f는 본 개시의 실시예에 따른 이미지 센서 칩을 패키징하는 프로세스를 도시하는 개략도들이다.
도 2a를 참조하면, 이미지 센서 칩(10) 및 제1 기판(11)이 제공되고, 이미지 센서 칩(10)은 제1 기판(11)에 전기적으로 연결된다. 이미지 센서 칩(10)은 서로 대향하는 제1 표면(101) 및 제2 표면(102)을 포함한다. 제1 표면(101)에 감광성 영역(103) 및 감광성 영역(103) 이외의 영역 상의 접촉 패드(104)가 배열된다. 접촉 패드(104)는 감광성 영역(103)에 전기적으로 연결된다. 제1 기판(11)은 제1 금속 와이어 층(110), 제1 금속 와이어 층(110)에 전기적으로 연결된 제1 솔더 조인트 및 제1 금속 와이어 층(110)에 전기적으로 연결된 제2 솔더 조인트를 포함한다. 솔더 범프 스팟(105)은 접촉 패드(104) 또는 제1 솔더 조인트 상에 형성된다. 접촉 패드(104)는 플립-플롭 프로세스로 솔더 범프 스팟(105)을 통해 제1 솔더 조인트에 전기적으로 연결되어, 이미지 센서 칩(10)을 제1 기판(11)과 전기적으로 연결한다. 제1 기판(11)은, 제1 기판(11)을 관통하는 개구(106)와 배열되고, 감광성 영역(103)은 개구(106)로부터 노출된다.
도 2b를 참조하면, 광선들로부터 간섭을 제거하기 위해, 흑색 접착층(107)은 적어도 이미지 센서 칩(10)의 제2 표면(102) 상에 배열된다. 실시예에서, 제2 표면(102) 및 이미지 센서 칩(10)의 측 표면들은 디스펜싱 프로세스로 흑색 접착층(107)과 클래딩된다.
도 2c를 참조하면, 개구(106)는 보호용 커버 플레이트(108)에 의해 커버되고, 개구(106)는 보호용 커버 플레이트(108)와 이미지 센서 칩(10) 사이에 배열된다. 이러한 경우, 이미지 센서 칩(10)이 보호되고, 감광성 영역(103)은 먼지 등에 의해 오염되는 것이 방지된다. 실시예에서, 보호용 커버 플레이트(108)는 접착제로 제1 기판(11) 상에 고정된다.
도 2d를 참조하면, 제어 칩(20) 및 제2 기판(21)이 제공되고, 제어 칩(20)은 제2 기판(21)에 전기적으로 연결된다. 제어 칩(20)은 접착제로 제2 기판(21) 상에 고정된다. 제어 칩(20)은 연결 단부(201)를 포함한다. 제2 기판(21)은 제2 금속 와이어 층(210), 제2 금속 와이어 층(210)에 전기적으로 연결된 제1 연결 패드 및 제2 금속 와이어 층(210)에 전기적으로 연결된 제2 연결 패드를 포함한다. 연결 단부(201)는 와이어 본딩 프로세스로 솔더 와이어(202)를 통해 제1 연결 패드에 전기적으로 연결되어, 제어 칩(20)을 제2 기판(21)과 전기적으로 연결한다.
도 2e를 참조하면, 제어 칩(20) 및 솔더 와이어(202)를 보호하기 위해 보호 칩(20) 및 솔더 와이어(202)를 패키징함으로써 패키지(203)가 형성된다.
도 2f를 참조하면, 제1 기판(11)은 제2 기판(21) 위에 적층되고, 제2 기판(21)에 전기적으로 연결된다. 이미지 센서 칩(10) 및 제어 칩(20) 둘 모두는 제1 기판(11)과 제2 기판(21) 사이에 배열된다. 제2 솔더 조인트 또는 제2 연결 패드는 제1 솔더 범프 블록(31)과 배열된다. 제2 솔더 조인트는 리플로우 솔더링 프로세스로 제1 솔더 범프 블록(31)을 통해 제2 연결 패드에 전기적으로 연결되어, 제1 기판(11)을 제2 기판(21)과 전기적으로 연결한다.
실시예에서, 본 개시에 따른 새로운 이미지 센서 칩 패키지 및 새로운 이미지 센서 칩 패키지 방법이 제공되며, 패키지-온-패키지 기술이 이미지 센서 칩 패키지에 적용된다. 이러한 방식으로, 이미지 센서 칩 패키지의 크기는 감소되고, 이미지 전송 칩의 집적도가 개선된다.
본 개시는 실시예들로 설명되지만, 각각의 실시예가 오직 하나의 독립적인 기술적 솔루션만을 포함하는 것을 표시하지 않음을 주목해야 한다. 본 명세서는 오직 명확화를 위해 상기 방식으로 설명된다. 당업자들은 명세서를 전체적으로 취해야 하며, 당업자들에게 이해가능한 다른 실시예들은 이러한 실시예들의 기술적 솔루션들을 적절히 조합함으로써 형성될 수 있다.
상기 일련의 상세한 설명들은 본 개시의 실시가능한 실시예들의 단지 설명들일 뿐이며, 본 개시의 보호 범위를 제한하려 의도되지 않는다. 본 개시의 범위를 벗어나지 않는 임의의 등가의 실시예 또는 변경은 본 개시의 보호 범위 내에 속할 것이다.

Claims (17)

  1. 이미지 센서 칩 패키지로서,
    이미지 센서 칩;
    상기 이미지 센서 칩을 제어하도록 구성되는 제어 칩;
    상기 이미지 센서 칩에 전기적으로 연결되는 제1 기판; 및
    상기 제어 칩에 전기적으로 연결되는 제2 기판을 포함하고,
    상기 제1 기판은 상기 제2 기판 위에 적층되고, 상기 제2 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  2. 제1항에 있어서,
    상기 이미지 센서 칩 및 상기 제어 칩 둘 모두는 상기 제1 기판과 상기 제2 기판 사이에 배열되는,
    이미지 센서 칩 패키지.
  3. 제1항에 있어서,
    상기 이미지 센서 칩의 일 표면에 감광성 영역 및 상기 감광성 영역 이외의 영역 상의 접촉 패드가 배열되고, 상기 접촉 패드는 상기 제1 기판에 전기적으로 연결되고, 상기 제1 기판은 상기 제1 기판을 관통하는 개구를 포함하고, 상기 감광성 영역은 상기 개구로부터 노출되는,
    이미지 센서 칩 패키지.
  4. 제3항에 있어서,
    상기 이미지 센서 칩의 다른 표면에 흑색 접착층이 배열되는,
    이미지 센서 칩 패키지.
  5. 제3항에 있어서,
    보호용 커버 플레이트를 더 포함하고, 상기 보호용 커버 플레이트는 상기 개구를 커버하고, 상기 개구는 상기 보호용 커버 플레이트와 상기 이미지 센서 칩 사이에 배열되는,
    이미지 센서 칩 패키지.
  6. 제1항에 있어서,
    상기 제어 칩은 솔더 와이어를 통해 상기 제2 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  7. 제1항에 있어서,
    상기 제1 기판은 제1 솔더 범프 블록을 통해 상기 제2 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  8. 제1항에 있어서,
    상기 제1 기판에 전기적으로 연결되지 않은 상기 제2 기판의 표면에 제2 솔더 범프 블록이 배열되는,
    이미지 센서 칩 패키지.
  9. 이미지 센서 칩 패키징 방법으로서,
    이미지 센서 칩, 및 상기 이미지 센서 칩을 제어하도록 구성되는 제어 칩을 제공하는 단계;
    제1 기판을 제공하고 상기 제1 기판에 상기 이미지 센서 칩을 전기적으로 연결하는 단계;
    제2 기판을 제공하고 상기 제2 기판에 상기 제어 칩을 전기적으로 연결하는 단계; 및
    상기 제2 기판 위에 상기 제1 기판을 적층하고, 상기 제1 기판을 상기 제2 기판에 전기적으로 연결하는 단계를 포함하는,
    이미지 센서 칩 패키징 방법.
  10. 제9항에 있어서,
    상기 제1 기판이 상기 제2 기판 위에 적층되는 경우, 상기 이미지 센서 칩 및 상기 제어 칩 둘 모두는 상기 제1 기판과 상기 제2 기판 사이에 배열되는,
    이미지 센서 칩 패키징 방법.
  11. 제9항에 있어서,
    상기 이미지 센서 칩이 상기 제1 기판에 전기적으로 연결되기 전에, 상기 제1 기판을 관통하는 개구를 상기 제1 기판에 배열하는 단계를 더 포함하고, 상기 이미지 센서 칩의 일 표면에 감광성 영역 및 상기 감광성 영역 이외의 영역 상의 접촉 패드가 배열되고, 상기 감광성 영역은, 상기 이미지 센서 칩이 상기 제1 기판에 전기적으로 연결되는 경우 상기 개구로부터 노출되는,
    이미지 센서 칩 패키징 방법.
  12. 제11항에 있어서,
    상기 개구를 보호용 커버 플레이트로 커버하는 단계를 더 포함하고, 상기 개구는 상기 보호용 커버 플레이트와 상기 이미지 센서 칩 사이에 배열되는,
    이미지 센서 칩 패키징 방법.
  13. 제11항에 있어서,
    코팅 프로세스로 상기 이미지 센서 칩의 다른 표면 상에 흑색 접착층을 코팅하는 단계를 더 포함하는,
    이미지 센서 칩 패키징 방법.
  14. 제9항에 있어서,
    상기 이미지 센서 칩은 플립-칩 프로세스로 상기 제1 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
  15. 제9항에 있어서,
    상기 제어 칩은 와이어 본딩 프로세스로 상기 제2 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
  16. 제9항에 있어서,
    상기 제1 기판 또는 상기 제2 기판에 제1 솔더 범프 블록이 배열되고, 상기 제1 기판은 리플로우 솔더링 프로세스로 상기 제1 솔더 범프 블록을 통해 상기 제2 기판에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
  17. 제9항에 있어서,
    상기 제어 칩이 상기 제2 기판에 전기적으로 연결되기 전에, 상기 제1 기판에 전기적으로 연결되지 않은 상기 제2 기판의 표면 상에 제2 솔더 범프 블록을 배열하는 단계를 더 포함하는,
    이미지 센서 칩 패키징 방법.
KR1020187011143A 2015-11-27 2016-11-22 이미지 감지 칩 패키징 구조 및 방법 KR20180054799A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201520964409.5 2015-11-27
CN201520964409.5U CN205248276U (zh) 2015-11-27 2015-11-27 影像传感芯片封装结构
CN201510845832.8 2015-11-27
CN201510845832.8A CN105428378B (zh) 2015-11-27 2015-11-27 影像传感芯片封装结构及其封装方法
PCT/CN2016/106768 WO2017088729A1 (zh) 2015-11-27 2016-11-22 影像传感芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
KR20180054799A true KR20180054799A (ko) 2018-05-24

Family

ID=58762907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011143A KR20180054799A (ko) 2015-11-27 2016-11-22 이미지 감지 칩 패키징 구조 및 방법

Country Status (4)

Country Link
US (1) US20180294302A1 (ko)
JP (1) JP2018534782A (ko)
KR (1) KR20180054799A (ko)
WO (1) WO2017088729A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10458826B2 (en) * 2017-08-25 2019-10-29 Ubotic Company Limited Mass flow sensor module and method of manufacture
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405208B2 (ja) * 2003-08-25 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置の製造方法
US6900429B1 (en) * 2004-03-23 2005-05-31 Stack Devices Corp. Image capture device
US6943424B1 (en) * 2004-05-06 2005-09-13 Optopac, Inc. Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
CN100364101C (zh) * 2004-07-08 2008-01-23 日月光半导体制造股份有限公司 影像感应器封装构造及其制造方法
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
EP2087518A2 (en) * 2006-11-17 2009-08-12 Tessera North America Internal noise reducing structures in camera systems employing an optics stack and associated methods
CN100517700C (zh) * 2007-03-27 2009-07-22 日月光半导体制造股份有限公司 影像感应器封装结构
CN105097862A (zh) * 2015-08-28 2015-11-25 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
CN105428378B (zh) * 2015-11-27 2018-11-30 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法

Also Published As

Publication number Publication date
US20180294302A1 (en) 2018-10-11
WO2017088729A1 (zh) 2017-06-01
JP2018534782A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
US8605211B2 (en) Low rise camera module
US9019421B2 (en) Method of manufacturing a miniaturization image capturing module
EP4030475A1 (en) Encapsulation structure and electronic apparatus
KR20180061293A (ko) 이미지 감지 칩 패키징 구조 및 이의 패키징 방법
CN103325803B (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN105448944B (zh) 影像传感芯片封装结构及其封装方法
US7420267B2 (en) Image sensor assembly and method for fabricating the same
JP2018531525A6 (ja) イメージセンシングチップパッケージ構造およびそのパッケージ方法
KR20180054799A (ko) 이미지 감지 칩 패키징 구조 및 방법
CN103296043B (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
US20130140664A1 (en) Flip chip packaging structure
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
US10763293B2 (en) Image sensing chip package and image sensing chip packaging method
JP2004343638A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
CN203312298U (zh) 图像传感器封装结构及图像传感器模组
KR102396490B1 (ko) 반도체 칩을 포함하는 카메라 패키징 장치
KR102172437B1 (ko) 카메라 모듈
CN103915461B (zh) Cmos图像传感器封装方法
KR102396489B1 (ko) 카메라 패키징 장치
KR102465230B1 (ko) 하이브리드 커넥션 카메라 패키징 장치
KR102574875B1 (ko) 이미지 센서 패키지
TWI427779B (zh) 影像感測器封裝結構及其製造方法
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
KR20230144698A (ko) 이미지 센서 패키지
TWI261355B (en) Image sensor module and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application