JP3027586B2 - バンプの製造方法 - Google Patents
バンプの製造方法Info
- Publication number
- JP3027586B2 JP3027586B2 JP01181336A JP18133689A JP3027586B2 JP 3027586 B2 JP3027586 B2 JP 3027586B2 JP 01181336 A JP01181336 A JP 01181336A JP 18133689 A JP18133689 A JP 18133689A JP 3027586 B2 JP3027586 B2 JP 3027586B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- photoresist
- mushroom
- thickness
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップのような半導体装置を基板に取
り付ける際に使用されるバンプの製造方法に関するもの
である。
り付ける際に使用されるバンプの製造方法に関するもの
である。
（従来の技術） テープキャリア方式，フリップチップ方式等において
チップを基板に取り付ける際バンプが使用されており、
通常はチップのパッド上に形成されているが、フィンガ
ーの先端に形成される場合もある。
チップを基板に取り付ける際バンプが使用されており、
通常はチップのパッド上に形成されているが、フィンガ
ーの先端に形成される場合もある。
第２図及び第３図はチップのパッド上に形成した例で
あって、第２図はバンプの断面形状がマッシュルーム形
状の場合であり、第３図はバンプの断面の壁面が垂直の
場合である。両図において、例えばシリコンのような基
板１の表面には回路が形成され、端子の部分には例えば
Alのような金属によりパッド３が設けられ、その上にバ
リヤ金属４を介してメッキによりバンプ５が形成され
る。前記のバンプの形状は、メッキ形成するときのフォ
トレジストの膜厚で決定される。すなわち、フォトレジ
ストの膜厚がバンプの高さより小さい場合は、第２図の
ようなマッシュルーム状となり、フォトレジストの膜厚
がバンプの高さより大きいと第３図のような壁面が垂直
のものとなる。なおバンプ以外の部分は絶縁膜２によっ
て覆われている。
あって、第２図はバンプの断面形状がマッシュルーム形
状の場合であり、第３図はバンプの断面の壁面が垂直の
場合である。両図において、例えばシリコンのような基
板１の表面には回路が形成され、端子の部分には例えば
Alのような金属によりパッド３が設けられ、その上にバ
リヤ金属４を介してメッキによりバンプ５が形成され
る。前記のバンプの形状は、メッキ形成するときのフォ
トレジストの膜厚で決定される。すなわち、フォトレジ
ストの膜厚がバンプの高さより小さい場合は、第２図の
ようなマッシュルーム状となり、フォトレジストの膜厚
がバンプの高さより大きいと第３図のような壁面が垂直
のものとなる。なおバンプ以外の部分は絶縁膜２によっ
て覆われている。
（発明が解決しようとする課題） バンプの高さは、外部回路と接続のため、約20μｍ必
要であるが、第２図のようなマッシュルーム状のものを
形成するときは、フォトレジストの厚さが通常２〜３μ
ｍ位であり、バンプの高さより小さい。従って、パッド
上のフォトレジストを除去し、メッキによりバンプを形
成すると、パッド上に高さ方向に成長するが、フォトレ
ジストの表面にも横方向に成長する。このため、隣のバ
ンプとショートを防ぐには、横方向の成長分だけ、すな
わち、バンプ高さ20μｍ、フォトレジスト厚２μｍとし
て横方向の成長分18μｍの２倍以上の約40μｍ、隣のバ
ンプとの間を離す必要がある。従って、バンプ電極数が
多くなると、チップサイズが大きくなり不利である。ま
た、フォトレジストが薄いため、工程の途中で摩擦によ
り剥離が生じる虞れがある。
要であるが、第２図のようなマッシュルーム状のものを
形成するときは、フォトレジストの厚さが通常２〜３μ
ｍ位であり、バンプの高さより小さい。従って、パッド
上のフォトレジストを除去し、メッキによりバンプを形
成すると、パッド上に高さ方向に成長するが、フォトレ
ジストの表面にも横方向に成長する。このため、隣のバ
ンプとショートを防ぐには、横方向の成長分だけ、すな
わち、バンプ高さ20μｍ、フォトレジスト厚２μｍとし
て横方向の成長分18μｍの２倍以上の約40μｍ、隣のバ
ンプとの間を離す必要がある。従って、バンプ電極数が
多くなると、チップサイズが大きくなり不利である。ま
た、フォトレジストが薄いため、工程の途中で摩擦によ
り剥離が生じる虞れがある。
第３図のような壁面が垂直のバンプは、通常ネガタイ
プのフォトレジストの厚さをバンプの高さより大きくし
て形成する。バンプの高さを20μｍとすると、フォトレ
ジストの厚さは25〜30μｍ必要となる。この厚いフォト
レジストに穴を明けてパッドの上にメッキするのである
が、このとき、メッキ液が穴明けされた部分に十分に入
り込めず、メッキが付着しないことがある。またフォト
レジストを現像し不要な部分を除去して穴を明けると
き、フォトレジストがうまく除去されず、スカムと呼ば
れるレジスト残渣が残る。そのため、現像の後に通常ス
カム除去工程が必要となる。
プのフォトレジストの厚さをバンプの高さより大きくし
て形成する。バンプの高さを20μｍとすると、フォトレ
ジストの厚さは25〜30μｍ必要となる。この厚いフォト
レジストに穴を明けてパッドの上にメッキするのである
が、このとき、メッキ液が穴明けされた部分に十分に入
り込めず、メッキが付着しないことがある。またフォト
レジストを現像し不要な部分を除去して穴を明けると
き、フォトレジストがうまく除去されず、スカムと呼ば
れるレジスト残渣が残る。そのため、現像の後に通常ス
カム除去工程が必要となる。
以上のようにマッシュルーム状のバンプは、接続され
る部分の面積は広くなるが、チップサイズが大きくな
り、工程上の事故の危険性があり、壁面垂直のバンプは
横方向に成長しないので、チップサイズは小さくなる
が、工程が多くなりかつ事故の危険性がある。
る部分の面積は広くなるが、チップサイズが大きくな
り、工程上の事故の危険性があり、壁面垂直のバンプは
横方向に成長しないので、チップサイズは小さくなる
が、工程が多くなりかつ事故の危険性がある。
（課題を解決するための手段） 本発明のバンプの製造方法は、半導体チップ上に金か
らなるマッシュルーム状のバンプを、１層のポジタイプ
フォトレジストを用いて形成するバンプの製造方法にお
いて、前記半導体チップ上に塗布する、前記１層のポジ
タイプフォトレジストの厚さを、５μｍより厚く、15μ
ｍ以下で、かつ、前記バンプの高さより５μｍ以上小さ
くすることにより、前記バンプの張り出しの大きさを制
御することを特徴とする。
らなるマッシュルーム状のバンプを、１層のポジタイプ
フォトレジストを用いて形成するバンプの製造方法にお
いて、前記半導体チップ上に塗布する、前記１層のポジ
タイプフォトレジストの厚さを、５μｍより厚く、15μ
ｍ以下で、かつ、前記バンプの高さより５μｍ以上小さ
くすることにより、前記バンプの張り出しの大きさを制
御することを特徴とする。
（作用） 以上のようにすることにより、バンプの横方向の成長
を小さくすることができ、しかもマッシュルーム状のバ
ンプを形成することができる。
を小さくすることができ、しかもマッシュルーム状のバ
ンプを形成することができる。
（実施例） 第１図は本発明の一実施例の断面図である。基板１の
表面のパッド３及びパシベイション用の絶縁膜２の表面
に例えばスパッタリングによりバリヤ金属４の被膜を設
ける。次にポジタイプ又はネガタイプのフォトレジスト
６を全面に例えば15μｍの厚さに塗布し、フォトリソグ
ラフィによりバッド３の上部にバリヤ金属４に達する穴
を明け、この部分にバンプ金属Auを20μｍの厚さにメッ
キする。その後点線で示されるフォトレジスト６及びバ
ンプ以外の部分のバリヤ金属４を除去すると、第１図の
実線で示されるようなバンプ５が形成される。この場合
マッシュルーム状のバンプ５の頂部の張り出しは約５μ
ｍとなる。張り出しの大きさが小さ過ぎると、接触面積
が小さくなるので、約５μｍ以上が望ましい。
表面のパッド３及びパシベイション用の絶縁膜２の表面
に例えばスパッタリングによりバリヤ金属４の被膜を設
ける。次にポジタイプ又はネガタイプのフォトレジスト
６を全面に例えば15μｍの厚さに塗布し、フォトリソグ
ラフィによりバッド３の上部にバリヤ金属４に達する穴
を明け、この部分にバンプ金属Auを20μｍの厚さにメッ
キする。その後点線で示されるフォトレジスト６及びバ
ンプ以外の部分のバリヤ金属４を除去すると、第１図の
実線で示されるようなバンプ５が形成される。この場合
マッシュルーム状のバンプ５の頂部の張り出しは約５μ
ｍとなる。張り出しの大きさが小さ過ぎると、接触面積
が小さくなるので、約５μｍ以上が望ましい。
（発明の効果） 従来の方法であれば、マッシュルーム状のバンプを形
成するとき、隣のバンプとの間隔を約40μｍ以上離さな
ければならなかったものを、本発明によれば約10μｍ以
上迄短かくすることができる。また、本発明によれば、
フォトレジストの厚さが比較的大きいため、剥離するこ
とが少なく、また、穴が浅いのでメッキ液が穴に入り易
く、また、スカム除去の必要もなくなる。
成するとき、隣のバンプとの間隔を約40μｍ以上離さな
ければならなかったものを、本発明によれば約10μｍ以
上迄短かくすることができる。また、本発明によれば、
フォトレジストの厚さが比較的大きいため、剥離するこ
とが少なく、また、穴が浅いのでメッキ液が穴に入り易
く、また、スカム除去の必要もなくなる。
更に、現在主流であるマッシュルーム状バンプ用のポ
ジタイプフォトレジストの既存設備がそのまま使用でき
る。すなわち、フォトレジストの厚さを20μｍ以上とす
る場合、レジストの種類はネガタイプとなるが、15μｍ
程度までであればポジタイプのレジストで対応できる。
従って、従来のマッシュルーム状のバンプ形成に用いら
れていたポジタイプ用の設備が利用できる。
ジタイプフォトレジストの既存設備がそのまま使用でき
る。すなわち、フォトレジストの厚さを20μｍ以上とす
る場合、レジストの種類はネガタイプとなるが、15μｍ
程度までであればポジタイプのレジストで対応できる。
従って、従来のマッシュルーム状のバンプ形成に用いら
れていたポジタイプ用の設備が利用できる。
なお、本発明によれば、例えば400ピンのチップで
は、チップサイズが一辺あたり約3mmも小さくでき、大
幅なコストダウンとなる。
は、チップサイズが一辺あたり約3mmも小さくでき、大
幅なコストダウンとなる。
第１図は本発明の一実施例によるバンプの断面図、第２
図及び第３図は従来のバンプの断面図である。 １……基板、２……絶縁膜、３……パッド、４……バリ
ヤ金属、５……バンプ、６……フォトレジスト
図及び第３図は従来のバンプの断面図である。 １……基板、２……絶縁膜、３……パッド、４……バリ
ヤ金属、５……バンプ、６……フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 敦 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−160250（ＪＰ，Ａ) 特開 昭62−293649（ＪＰ，Ａ) 特開 昭63−20854（ＪＰ，Ａ) 特開 昭62−266851（ＪＰ，Ａ) 特開 昭63−29940（ＪＰ，Ａ) 特開 昭63−237445（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体チップ上に金からなるマッシュルー
ム状のバンプを、１層のポジタイプフォトレジストを用
いて形成するバンプの製造方法において、 前記半導体チップ上に塗布する、前記１層のポジタイプ
フォトレジストの厚さを、５μｍより厚く、15μｍ以下
で、かつ、前記バンプの高さより５μｍ以上小さくする
ことにより、前記バンプの張り出しの大きさを制御する
ことを特徴とするバンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01181336A JP3027586B2 (ja) | 1989-07-13 | 1989-07-13 | バンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01181336A JP3027586B2 (ja) | 1989-07-13 | 1989-07-13 | バンプの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346233A JPH0346233A (ja) | 1991-02-27 |
| JP3027586B2 true JP3027586B2 (ja) | 2000-04-04 |
Family
ID=16098917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01181336A Expired - Fee Related JP3027586B2 (ja) | 1989-07-13 | 1989-07-13 | バンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3027586B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303849B2 (ja) * | 1999-06-10 | 2002-07-22 | 日本電気株式会社 | バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 |
| JP4058198B2 (ja) * | 1999-07-02 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266851A (ja) * | 1986-05-14 | 1987-11-19 | Nec Corp | 半田バンプ電極の形成方法 |
| JPS6329940A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPS63119550A (ja) * | 1986-11-07 | 1988-05-24 | Seiko Instr & Electronics Ltd | はんだバンプの形成方法 |
| JPS63237445A (ja) * | 1987-03-25 | 1988-10-03 | Nec Corp | 半導体装置の製造方法 |
| JPS6417449A (en) * | 1987-07-10 | 1989-01-20 | Fuji Electric Co Ltd | Formation of bump electrode of semiconductor device |
-
1989
- 1989-07-13 JP JP01181336A patent/JP3027586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346233A (ja) | 1991-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461261A (en) | Semiconductor device with bumps | |
| US5376584A (en) | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress | |
| US5130275A (en) | Post fabrication processing of semiconductor chips | |
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH11297873A (ja) | 半導体装置およびその製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP3027586B2 (ja) | バンプの製造方法 | |
| WO2021103489A1 (zh) | 半导体结构及其制造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPH1041307A (ja) | 突起電極の構造及びその形成方法 | |
| KR100620911B1 (ko) | 반도체 소자의 골드 범프 제조방법 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH0224376B2 (ja) | ||
| JPH0443418B2 (ja) | ||
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPS61172361A (ja) | テ−プキヤリアの製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH0510365Y2 (ja) | ||
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH0828366B2 (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |