JP2643097B2 - 金属コンタクト形成方法 - Google Patents
金属コンタクト形成方法Info
- Publication number
- JP2643097B2 JP2643097B2 JP6300461A JP30046194A JP2643097B2 JP 2643097 B2 JP2643097 B2 JP 2643097B2 JP 6300461 A JP6300461 A JP 6300461A JP 30046194 A JP30046194 A JP 30046194A JP 2643097 B2 JP2643097 B2 JP 2643097B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- solder
- photoresist
- solder ball
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】本発明は、一般に、基板に集積回
路(IC)チップを接続する方法に関し、特に、エッチ
ング・プロセスにおいてボール境界金属(ball limitin
g metal 、BLM)による保護膜を与え、理想的なコン
タクト構造体の形成を得るプロセスに関する。
路(IC)チップを接続する方法に関し、特に、エッチ
ング・プロセスにおいてボール境界金属(ball limitin
g metal 、BLM)による保護膜を与え、理想的なコン
タクト構造体の形成を得るプロセスに関する。
【0002】
【従来の技術】近年、集積回路チップと基板との接続に
ついていくつかの方法が開発されている。キャリアにチ
ップを接続するための既知の技術は、IBMが開発した
コントロール・コラプス・チップ接続法(controlled c
ollapse chip connection 、C−4)である。これは複
数の入出力(I/O)ターミナルを一緒にまとめる技術
である。チップ或いはキャリアをパッケージングする他
の既知の技術には、テープ自動結合(TAB)技術があ
る。TABパッケージングは、チップと外部間を接続す
るための電気伝導部をもたらす材料のウェブの使用を含
む。他の方法は、適切な位置に穴を有するモリブデン・
マスクを使用し、マスクを通してクロム(Cr)、銅
(Cu)、金(Au)及び鉛/すず(PbSn)はんだ
などの連続積層をウエハに対して気相付着させる方法で
ある。
ついていくつかの方法が開発されている。キャリアにチ
ップを接続するための既知の技術は、IBMが開発した
コントロール・コラプス・チップ接続法(controlled c
ollapse chip connection 、C−4)である。これは複
数の入出力(I/O)ターミナルを一緒にまとめる技術
である。チップ或いはキャリアをパッケージングする他
の既知の技術には、テープ自動結合(TAB)技術があ
る。TABパッケージングは、チップと外部間を接続す
るための電気伝導部をもたらす材料のウェブの使用を含
む。他の方法は、適切な位置に穴を有するモリブデン・
マスクを使用し、マスクを通してクロム(Cr)、銅
(Cu)、金(Au)及び鉛/すず(PbSn)はんだ
などの連続積層をウエハに対して気相付着させる方法で
ある。
【0003】半導体基板上に金属バンプを形成するため
の従来方法は、エッチング・プロセスで使用されるエッ
チング液が電極パッドを食刻するので、基板上のバンプ
の結合力が十分でない短所を有する。Hatadaらによる米
国特許第4293637号は、半導体デバイスの外部リ
ード線に対する不要なエッチングが回避され、金属バン
プは異なる種類の領域であっても実質的に一様な高さで
ある、改良された金属バンプを開示する。
の従来方法は、エッチング・プロセスで使用されるエッ
チング液が電極パッドを食刻するので、基板上のバンプ
の結合力が十分でない短所を有する。Hatadaらによる米
国特許第4293637号は、半導体デバイスの外部リ
ード線に対する不要なエッチングが回避され、金属バン
プは異なる種類の領域であっても実質的に一様な高さで
ある、改良された金属バンプを開示する。
【0004】Mones らによる米国特許第4273859
号は、ICチップがまだ未完成である、すなわち単結晶
シリコン・ウエハのIC素子のままで集積回路(IC)
チップの上部面における立上がりの入出力ターミナル、
すなわちI/Oバンプを形成する改良された方法を与え
る。
号は、ICチップがまだ未完成である、すなわち単結晶
シリコン・ウエハのIC素子のままで集積回路(IC)
チップの上部面における立上がりの入出力ターミナル、
すなわちI/Oバンプを形成する改良された方法を与え
る。
【0005】Gansaugeらによる米国特許第501038
9号は、キャリア好ましくはシリコン・キャリア上にお
ける電子部品のパッケージングに関し、特に基板上に異
なるパッケージング或いは接続方式のための異なるター
ミナルを有する、ICチップ・パッケージング構造体に
関する。
9号は、キャリア好ましくはシリコン・キャリア上にお
ける電子部品のパッケージングに関し、特に基板上に異
なるパッケージング或いは接続方式のための異なるター
ミナルを有する、ICチップ・パッケージング構造体に
関する。
【0006】日本特許出願昭63−第18665号及び
昭57−第226135号は、境界層金属が"段層化"さ
れ、コンタクト・ボール接続が強化された半導体デバイ
スを開示する。
昭57−第226135号は、境界層金属が"段層化"さ
れ、コンタクト・ボール接続が強化された半導体デバイ
スを開示する。
【0007】Greer らによる米国特許第4861425
号は、半導体ターミナル金属化技術における剥離プロセ
スの1つを示す。これは集積回路におけるターミナル金
属の形成と製作に改良された方法を与える。このプロセ
スは、半導体デバイス表面から不必要な金属被覆を選択
除去する方法として記述されている。
号は、半導体ターミナル金属化技術における剥離プロセ
スの1つを示す。これは集積回路におけるターミナル金
属の形成と製作に改良された方法を与える。このプロセ
スは、半導体デバイス表面から不必要な金属被覆を選択
除去する方法として記述されている。
【0008】剥離マスクを利用する集積回路の製作にお
いて、薄膜パターンを形成する他の方法は、Rothman ら
による米国特許第4272561号で示されている。上
記発明は集積回路の製作において、特に金属膜などの薄
膜を付着する方法に関する。
いて、薄膜パターンを形成する他の方法は、Rothman ら
による米国特許第4272561号で示されている。上
記発明は集積回路の製作において、特に金属膜などの薄
膜を付着する方法に関する。
【0009】Owada らによる米国特許第5027188
号は、半導体集積回路デバイスに関し、特に半導体チッ
プがはんだバンプによって基板に取り付けられる、いわ
ゆる"フリップ・チップ"・システムを、半導体集積回路
デバイスに適用した場合に有用な技術に関する。
号は、半導体集積回路デバイスに関し、特に半導体チッ
プがはんだバンプによって基板に取り付けられる、いわ
ゆる"フリップ・チップ"・システムを、半導体集積回路
デバイスに適用した場合に有用な技術に関する。
【0010】前述の従来技術によって表されるように、
キャリアとICチップの接続の開発は進歩したが、しか
し、これらの技術においてはそれぞれ固有の問題があ
る。これらの問題は、異種の電気化学電位及び陽極反
応、段構造の作成並びに露出マスクの位置合わせなどの
条件のもとで、ある金属をエッチングすることが含まれ
る。
キャリアとICチップの接続の開発は進歩したが、しか
し、これらの技術においてはそれぞれ固有の問題があ
る。これらの問題は、異種の電気化学電位及び陽極反
応、段構造の作成並びに露出マスクの位置合わせなどの
条件のもとで、ある金属をエッチングすることが含まれ
る。
【0011】
【発明が解決しようとする課題】本発明の目的は、応
力、接着性及びエッチングされた金属の外縁に起因する
ようなその他の要因を制御した、集積回路チップと基板
の接続方法を提供することである。
力、接着性及びエッチングされた金属の外縁に起因する
ようなその他の要因を制御した、集積回路チップと基板
の接続方法を提供することである。
【0012】本発明の別の目的は、マスクも位置合わせ
も要らない、簡単で安価なプロセスである、自己整合型
レジストを使用したチップとキャリアの取り付け技術を
提供することである。
も要らない、簡単で安価なプロセスである、自己整合型
レジストを使用したチップとキャリアの取り付け技術を
提供することである。
【0013】本発明の別の目的は、レジスト溶液の表面
張力を利用したチップ取り付けプロセスを提供すること
である。レジスト溶液の表面張力はチップのI/Oコン
タクトを形成する機構(すなわち、金属ボール或いは金
属偏球)の周辺においてレジスト溶液の分散を調整す
る。
張力を利用したチップ取り付けプロセスを提供すること
である。レジスト溶液の表面張力はチップのI/Oコン
タクトを形成する機構(すなわち、金属ボール或いは金
属偏球)の周辺においてレジスト溶液の分散を調整す
る。
【0014】
【課題を解決するための手段】本発明は、C−4(Cont
rolled Collapse Chip Connection )技術を改良した方
法である。本発明では、CrCuのブランケット層が、
絶縁体にエッチングされたターミナルのバイアを有する
完成されたウエハ上に付着される。それから、PbSn
はんだがフォトレジスト・マスクを通して電解めっきさ
れる。めっき後、フォトレジストは除去され、はんだド
ットをマスクとして銅がエッチングされ、次にはんだド
ットが溶融されて偏球状またはボール状に形成される。
次にポジ型のフォトレジストが、はんだボールの底部周
辺に分布させられるように塗布される。はんだボールは
それから自己整合型露出マスクとして使用される。はん
だボールの下のフォトレジストは露光されないので、各
はんだボールは露光及び現像後に該はんだボール底部に
フォトレジストの同心の層を有することになる。このフ
ォトレジストの同心の層は、銅とはんだの界面を保護
し、余分なクロムをエッチングする際のマスクとして使
用される。次にフォトレジストは除去される。
rolled Collapse Chip Connection )技術を改良した方
法である。本発明では、CrCuのブランケット層が、
絶縁体にエッチングされたターミナルのバイアを有する
完成されたウエハ上に付着される。それから、PbSn
はんだがフォトレジスト・マスクを通して電解めっきさ
れる。めっき後、フォトレジストは除去され、はんだド
ットをマスクとして銅がエッチングされ、次にはんだド
ットが溶融されて偏球状またはボール状に形成される。
次にポジ型のフォトレジストが、はんだボールの底部周
辺に分布させられるように塗布される。はんだボールは
それから自己整合型露出マスクとして使用される。はん
だボールの下のフォトレジストは露光されないので、各
はんだボールは露光及び現像後に該はんだボール底部に
フォトレジストの同心の層を有することになる。このフ
ォトレジストの同心の層は、銅とはんだの界面を保護
し、余分なクロムをエッチングする際のマスクとして使
用される。次にフォトレジストは除去される。
【0015】ある用途ではこのプロセスは、はんだドッ
トを溶融しないように変更できる。はんだドットが溶融
されない場合は、最初に偏球形状を作り、露光からフォ
トレジストを保護して、ある利点を有するプロセスが生
み出される。これは、はんだドットの底部ではフォトレ
ジストは厚さがあり、そのため、この増やされた厚さに
より、この領域ではフォトレジストは簡単に露光されな
いことである。
トを溶融しないように変更できる。はんだドットが溶融
されない場合は、最初に偏球形状を作り、露光からフォ
トレジストを保護して、ある利点を有するプロセスが生
み出される。これは、はんだドットの底部ではフォトレ
ジストは厚さがあり、そのため、この増やされた厚さに
より、この領域ではフォトレジストは簡単に露光されな
いことである。
【0016】
【実施例】ここで図1を参照すると、片面にアルミニウ
ム(Al)のコンタクト11が形成されたシリコン(S
i)・ウエハの基板10の断面図が示されている。絶縁
体層12は基板10を覆って形成され、バイアが絶縁体
層12内にエッチングされてコンタクト11を露出す
る。基板10へのアルミニウムのコンタクト11の形成
及び絶縁体層12の形成は従来技術によるものであり、
コンタクト11を露出するための絶縁体層12のバイア
のエッチング・プロセスもまた従来技術によるものであ
る。
ム(Al)のコンタクト11が形成されたシリコン(S
i)・ウエハの基板10の断面図が示されている。絶縁
体層12は基板10を覆って形成され、バイアが絶縁体
層12内にエッチングされてコンタクト11を露出す
る。基板10へのアルミニウムのコンタクト11の形成
及び絶縁体層12の形成は従来技術によるものであり、
コンタクト11を露出するための絶縁体層12のバイア
のエッチング・プロセスもまた従来技術によるものであ
る。
【0017】本発明では、絶縁体中にエッチングされた
ターミナルのバイアを有する完成されたウエハ上に最初
にクロム(Cr)層13がブランケット付着され、次に
銅(Cu)層14がブランケット付着される。それから
フォトレジストが塗布され、パターンニングされる。鉛
/すず(PbSn)はんだ15はマスクを通してめっき
され、フォトレジストが除去されて、図1で示される構
造体が形成される。
ターミナルのバイアを有する完成されたウエハ上に最初
にクロム(Cr)層13がブランケット付着され、次に
銅(Cu)層14がブランケット付着される。それから
フォトレジストが塗布され、パターンニングされる。鉛
/すず(PbSn)はんだ15はマスクを通してめっき
され、フォトレジストが除去されて、図1で示される構
造体が形成される。
【0018】次に図2で示されるように、銅層14は、
はんだドット15をマスクとしてエッチングされる。こ
のエッチング・プロセスでは、硫酸と共に過硫酸アンモ
ニウムなどの適当なエッチング液が使用される。次には
んだは水素中で溶融され、はんだボールが形成される。
はんだドット15をマスクとしてエッチングされる。こ
のエッチング・プロセスでは、硫酸と共に過硫酸アンモ
ニウムなどの適当なエッチング液が使用される。次には
んだは水素中で溶融され、はんだボールが形成される。
【0019】最終的にポジ型のフォトレジストがスプレ
ー、スピニング或いは押し出し手段によって塗布され、
薄い、一様なコーティングができる。本発明の重要な特
徴は、液体がその表面張力によってはんだボールの周囲
に一様に分布されるように、フォトレジストは溶液でな
ければならない。このプロセスの調整は、各はんだボー
ルの周囲に液体が分布される前に、フォトレジストの溶
剤が気化しないような状態に設定することである。この
状態に影響を及ぼす条件は、揮発性にもとづく溶剤の選
択、溶剤希釈の量、及びスピン・コーティングの場合は
高速でないスピン速度、空気流による気化よりもむし
ろ、緩やかに温度上昇させて溶媒を加熱除去する(ウエ
ハは水平に保つ)などである。このような条件は、通常
のフォトレジスト塗布プロセスとは異なる。
ー、スピニング或いは押し出し手段によって塗布され、
薄い、一様なコーティングができる。本発明の重要な特
徴は、液体がその表面張力によってはんだボールの周囲
に一様に分布されるように、フォトレジストは溶液でな
ければならない。このプロセスの調整は、各はんだボー
ルの周囲に液体が分布される前に、フォトレジストの溶
剤が気化しないような状態に設定することである。この
状態に影響を及ぼす条件は、揮発性にもとづく溶剤の選
択、溶剤希釈の量、及びスピン・コーティングの場合は
高速でないスピン速度、空気流による気化よりもむし
ろ、緩やかに温度上昇させて溶媒を加熱除去する(ウエ
ハは水平に保つ)などである。このような条件は、通常
のフォトレジスト塗布プロセスとは異なる。
【0020】はんだボール15の下のフォトレジストは
露光されないので、はんだボール15は自己整合型露出
マスクとして使用される。ブランケットな露光及び現像
の後、各はんだボールの底部は、図3で示されるよう
に、フォトレジスト16の同心の層を有する。クロム層
13は、はんだボール15またはフォトレジスト16に
よって覆われた場所を除いて、全ての面がエッチングさ
れる。続いて、フォトレジストはアセトンなどの溶媒で
溶かされ、ウエハはテストを待つ状態となる。
露光されないので、はんだボール15は自己整合型露出
マスクとして使用される。ブランケットな露光及び現像
の後、各はんだボールの底部は、図3で示されるよう
に、フォトレジスト16の同心の層を有する。クロム層
13は、はんだボール15またはフォトレジスト16に
よって覆われた場所を除いて、全ての面がエッチングさ
れる。続いて、フォトレジストはアセトンなどの溶媒で
溶かされ、ウエハはテストを待つ状態となる。
【0021】PbSnはんだが存在する状態での銅及び
クロムに対するエッチング・プロセスにおいて、エッチ
ング液がはんだを侵さないように、或いは侵しても穏や
かであるようなエッチング液を選ばなければならない。
勿論、個々の層のそれぞれをエッチングするために異な
るエッチング液が使用されるが、以前にエッチングされ
た層を侵さないエッチング液を選ばなければならない。
クロムに対するエッチング・プロセスにおいて、エッチ
ング液がはんだを侵さないように、或いは侵しても穏や
かであるようなエッチング液を選ばなければならない。
勿論、個々の層のそれぞれをエッチングするために異な
るエッチング液が使用されるが、以前にエッチングされ
た層を侵さないエッチング液を選ばなければならない。
【0022】C−4技術の信頼性は、銅のディスク下の
クロムのディスク径を銅のディスク径よりも大きくする
ことによって改良される。本明細書で述べられる本発明
の方法では、クロムのディスクは銅のディスクよりも大
きくされ、及び同時に、クロム層をエッチングする際
に、銅とはんだの接触面、銅のエッジ及び銅とクロムの
接触面を覆う保護コーティングが施されている。
クロムのディスク径を銅のディスク径よりも大きくする
ことによって改良される。本明細書で述べられる本発明
の方法では、クロムのディスクは銅のディスクよりも大
きくされ、及び同時に、クロム層をエッチングする際
に、銅とはんだの接触面、銅のエッジ及び銅とクロムの
接触面を覆う保護コーティングが施されている。
【0023】PbSnはんだが電気めっきではなく気相
付着が行われる場合でも、同様なプロセスを使用でき
る。BLM(ボール境界金属)のブランケット層が付着
される。Riston剥離マスク或いはモリブデン(Mo)剥
離マスクがPbSnはんだをマスキングするのに使用さ
れる。銅のエッチング後、再びはんだは水素中で溶融/
再固化され、クロムのエッチングから保護するためにフ
ォトレジストが塗布される。
付着が行われる場合でも、同様なプロセスを使用でき
る。BLM(ボール境界金属)のブランケット層が付着
される。Riston剥離マスク或いはモリブデン(Mo)剥
離マスクがPbSnはんだをマスキングするのに使用さ
れる。銅のエッチング後、再びはんだは水素中で溶融/
再固化され、クロムのエッチングから保護するためにフ
ォトレジストが塗布される。
【0024】このプロセスには他の方法もあり、圧縮応
力をもつCrをスパッタ付着させ、引張り応力をもつC
rCuAuを気相付着させて膜応力を減らす方法もあ
る。
力をもつCrをスパッタ付着させ、引張り応力をもつC
rCuAuを気相付着させて膜応力を減らす方法もあ
る。
【0025】他の方法は、応力レベル及びポリイミドな
どのある種の絶縁体への接着性を調整するためにクロム
をスパッタ付着させ、次に、モリブデン剥離マスクを通
してCrCuAu及びPbSnを気相付着させる。再び
同様なフォトレジストの塗布が施され、ベースのクロム
層のエッチングを行い、続けてフォトレジストの除去が
行われ、各はんだボールの周囲にクロムの縁を残す。
どのある種の絶縁体への接着性を調整するためにクロム
をスパッタ付着させ、次に、モリブデン剥離マスクを通
してCrCuAu及びPbSnを気相付着させる。再び
同様なフォトレジストの塗布が施され、ベースのクロム
層のエッチングを行い、続けてフォトレジストの除去が
行われ、各はんだボールの周囲にクロムの縁を残す。
【0026】更に他の方法として、他の金属層を使用す
ることが考えられる。これらの金属には、前述のCrC
uに代わるTi/Ni/Cu/Au、Cr/濃度勾配を
もつCrCu/Cu、或いはTiW/Cu/Niなどが
ある。
ることが考えられる。これらの金属には、前述のCrC
uに代わるTi/Ni/Cu/Au、Cr/濃度勾配を
もつCrCu/Cu、或いはTiW/Cu/Niなどが
ある。
【0027】プロセスはまた、はんだドットを溶融しな
いプロセスに修正できる。はんだドットを溶融しない場
合であっても、図2で示される偏球形状を最初に作り出
し、フォトレジストを露光から保護することによって、
プロセスのある利点が生まれる。これはフォトレジスト
は、はんだボールの底部において厚さがあり、この増や
された厚さによって、この領域ではフォトレジストは容
易に露光されないことである。
いプロセスに修正できる。はんだドットを溶融しない場
合であっても、図2で示される偏球形状を最初に作り出
し、フォトレジストを露光から保護することによって、
プロセスのある利点が生まれる。これはフォトレジスト
は、はんだボールの底部において厚さがあり、この増や
された厚さによって、この領域ではフォトレジストは容
易に露光されないことである。
【0028】本発明は単一の好ましい実施例によって説
明されたが、当業者は本発明が、付随する請求項の趣旨
及び範囲内で変更して使用できることを理解できよう。
明されたが、当業者は本発明が、付随する請求項の趣旨
及び範囲内で変更して使用できることを理解できよう。
【0029】まとめとして、本発明に構成に関して以下
の事項を開示する。
の事項を開示する。
【0030】(1)集積回路上に金属コンタクトを形成
する方法であって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層をめっきし、パタ
ーニングするステップと、 d)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する、直径をもった底部を
有する一組の偏球状はんだボール・コンタクトを形成す
るステップと、 e)上記はんだボール・コンタクトをマスクとして使用
して、上記第2の金属層をエッチングするステップと、 f)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 g)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 h)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、 を有する、金属コンタクトの形成方法。 (2)上記第1の金属層はクロムであり、及び上記第2
の金属層は銅であって、上記フォトレジストが上記銅と
上記はんだとの接触面を覆って保護する、上記 (1)記載の形成方法。 (3)上記エッチングのステップh)後、フォトレジス
トのリングを除去するステップを有する、上記(1)記
載の形成方法。 (4)上記第2の金属層の付着は圧縮応力をもつクロム
層をスパッタして付着させ、引張り応力をもつCrCu
Au層を気相付着させて膜応力を減少させる、上記
(1)記載の形成方法。 (5)上記第2の金属層の付着は、応力レベル及び所与
の絶縁体への接着性を調整するために、クロムをスパッ
タ付着させ、モリブデン剥離マスクを通してCrCuA
uを気相付着させる、上記(1)記載の形成方法。 (6)上記第1の金属層及び上記第2の金属層は、Ti
/Ni/Cu/Auである、上記(1)記載の形成方
法。 (7)上記第1の金属層及び上記第2の金属層は、Cr
/濃度勾配をもつCrCu/Cuである、上記(1)記
載の形成方法。 (8)上記第1の金属層及び上記第2の金属層は、Ti
W/Cu/Niである、上記(1)記載の形成方法。 (9)集積回路上に金属コンタクトを形成する方法であ
って、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層を気相付着し、パ
ターニングするステップと、 d)上記はんだ層をマスキングするために剥離マスクを
施すステップと、 e)上記第2の金属層をエッチングするステップと、 f)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する直径をもった底部を有
する一組の偏球状はんだボール・コンタクトを形成する
ステップと、 g)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 h)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 i)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、を有する金属
コンタクトの形成方法。 (10)上記第1の金属層はクロムであり、及び上記第
2の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記(9)記
載の形成方法。 (11)上記エッチングのステップi)後、フォトレジ
ストのリングを除去するステップを有する、上記(9)
記載の形成方法。 (12)集積回路上に金属コンタクトを形成する方法で
あって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層をめっきしパター
ニングするステップと、 d)上記はんだ層をマスクとして使用して、上記第2の
金属層をエッチングするステップと、 e)直径をもった上記はんだの底部においてはんだを溶
剤が湿めらす程度の温度で、所定の粘性を有し、且つ所
定の化学組成を含む該溶剤を有するポジ型のフォトレジ
ストを塗布するステップと、 f)上記はんだ層を自己整合型露出マスクとして使用し
て、上記フォトレジストを露光し、現像して、上記はん
だの底部周辺に保護リングを形成するステップと、 g)上記第1の金属層をエッチングするステップと、を
有する、金属コンタクトの形成方法。 (13)上記第1の金属層はクロムであり、及び上記第
2の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記(12)
記載の形成方法。 (14)上記エッチングのステップg)後、フォトレジ
ストのリングを除去するステップを有する、上記(1
2)記載の形成方法。
する方法であって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層をめっきし、パタ
ーニングするステップと、 d)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する、直径をもった底部を
有する一組の偏球状はんだボール・コンタクトを形成す
るステップと、 e)上記はんだボール・コンタクトをマスクとして使用
して、上記第2の金属層をエッチングするステップと、 f)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 g)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 h)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、 を有する、金属コンタクトの形成方法。 (2)上記第1の金属層はクロムであり、及び上記第2
の金属層は銅であって、上記フォトレジストが上記銅と
上記はんだとの接触面を覆って保護する、上記 (1)記載の形成方法。 (3)上記エッチングのステップh)後、フォトレジス
トのリングを除去するステップを有する、上記(1)記
載の形成方法。 (4)上記第2の金属層の付着は圧縮応力をもつクロム
層をスパッタして付着させ、引張り応力をもつCrCu
Au層を気相付着させて膜応力を減少させる、上記
(1)記載の形成方法。 (5)上記第2の金属層の付着は、応力レベル及び所与
の絶縁体への接着性を調整するために、クロムをスパッ
タ付着させ、モリブデン剥離マスクを通してCrCuA
uを気相付着させる、上記(1)記載の形成方法。 (6)上記第1の金属層及び上記第2の金属層は、Ti
/Ni/Cu/Auである、上記(1)記載の形成方
法。 (7)上記第1の金属層及び上記第2の金属層は、Cr
/濃度勾配をもつCrCu/Cuである、上記(1)記
載の形成方法。 (8)上記第1の金属層及び上記第2の金属層は、Ti
W/Cu/Niである、上記(1)記載の形成方法。 (9)集積回路上に金属コンタクトを形成する方法であ
って、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層を気相付着し、パ
ターニングするステップと、 d)上記はんだ層をマスキングするために剥離マスクを
施すステップと、 e)上記第2の金属層をエッチングするステップと、 f)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する直径をもった底部を有
する一組の偏球状はんだボール・コンタクトを形成する
ステップと、 g)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 h)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 i)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、を有する金属
コンタクトの形成方法。 (10)上記第1の金属層はクロムであり、及び上記第
2の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記(9)記
載の形成方法。 (11)上記エッチングのステップi)後、フォトレジ
ストのリングを除去するステップを有する、上記(9)
記載の形成方法。 (12)集積回路上に金属コンタクトを形成する方法で
あって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層をめっきしパター
ニングするステップと、 d)上記はんだ層をマスクとして使用して、上記第2の
金属層をエッチングするステップと、 e)直径をもった上記はんだの底部においてはんだを溶
剤が湿めらす程度の温度で、所定の粘性を有し、且つ所
定の化学組成を含む該溶剤を有するポジ型のフォトレジ
ストを塗布するステップと、 f)上記はんだ層を自己整合型露出マスクとして使用し
て、上記フォトレジストを露光し、現像して、上記はん
だの底部周辺に保護リングを形成するステップと、 g)上記第1の金属層をエッチングするステップと、を
有する、金属コンタクトの形成方法。 (13)上記第1の金属層はクロムであり、及び上記第
2の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記(12)
記載の形成方法。 (14)上記エッチングのステップg)後、フォトレジ
ストのリングを除去するステップを有する、上記(1
2)記載の形成方法。
【0031】
【発明の効果】本発明は、応力、接着性及びエッチング
された金属の外縁などに起因するような、その他の要因
を制御でき、マスクも位置合わせも要らない、簡単で安
価なプロセスである、自己整合型レジストを使用したチ
ップとキャリアの取り付け技術を提供できる。
された金属の外縁などに起因するような、その他の要因
を制御でき、マスクも位置合わせも要らない、簡単で安
価なプロセスである、自己整合型レジストを使用したチ
ップとキャリアの取り付け技術を提供できる。
【図1】本発明の第1ステップを示すウエハの断面図で
ある。
ある。
【図2】はんだの偏球が形成される本発明の第2ステッ
プを示すウエハの断面図である。
プを示すウエハの断面図である。
【図3】はんだボールの底部に形成された自己整合型露
出マスクを示す、本発明の最終的な段階を示すウエハの
断面図である。
出マスクを示す、本発明の最終的な段階を示すウエハの
断面図である。
10 基板 11 コンタクト 12 絶縁体層 13 クロム(Cr)層 14 銅(Cu)層 15 はんだ 16 フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・フランシス・アーノルド アメリカ合衆国12603、ニューヨーク州 ポケプシ、クリスティ・レーン 6 (56)参考文献 特開 昭56−100450(JP,A) 特開 昭59−32154(JP,A) 特開 平4−312924(JP,A)
Claims (4)
- 【請求項1】集積回路上に金属コンタクトを形成する方
法であって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層をめっきし、パタ
ーニングするステップと、 d)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する底部を有する偏球状は
んだボール・コンタクトを形成するステップと、 e)上記はんだボール・コンタクトをマスクとして使用
して、上記第2の金属層をエッチングするステップと、 f)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 g)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 h)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、 を有する、金属コンタクトの形成方法。 - 【請求項2】集積回路上に金属コンタクトを形成する方
法であって、 a)第1の金属層を付着するステップと、 b)第2の金属層を付着するステップと、 c)上記第2の金属層上に、はんだ層を気相付着し、パ
ターニングするステップと、 d)上記はんだ層をマスキングするために剥離マスクを
施すステップと、 e)上記第2の金属層をエッチングするステップと、 f)上記パターニングされたはんだを溶融/再固化させ
て、上記第2の金属層に接触する底部を有する一組の偏
球状はんだボール・コンタクトを形成するステップと、 g)上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 h)上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 i)上記第1の金属層をエッチングし、上記はんだが上
記第1の金属層のショルダに残り、エッチングされた上
記第1の金属層が、各はんだボール・コンタクトの下
に、上記第2の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、 を有する金属コンタクトの形成方法。 - 【請求項3】上記第1の金属層はクロムであり、及び上
記第2の金属層は銅であって、上記フォトレジストが上
記銅と上記はんだとの接触面を覆って保護する、請求項
1または2に記載の形成方法。 - 【請求項4】上記エッチングのステップ後、フォトレジ
ストのリングを除去するステップを有する、請求項1ま
たは2に記載の形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US166183 | 1993-12-10 | ||
US08/166,183 US5384283A (en) | 1993-12-10 | 1993-12-10 | Resist protection of ball limiting metal during etch process |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07201871A JPH07201871A (ja) | 1995-08-04 |
JP2643097B2 true JP2643097B2 (ja) | 1997-08-20 |
Family
ID=22602157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6300461A Expired - Lifetime JP2643097B2 (ja) | 1993-12-10 | 1994-12-05 | 金属コンタクト形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5384283A (ja) |
EP (1) | EP0657923A3 (ja) |
JP (1) | JP2643097B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5492235A (en) * | 1995-12-18 | 1996-02-20 | Intel Corporation | Process for single mask C4 solder bump fabrication |
US5620611A (en) * | 1996-06-06 | 1997-04-15 | International Business Machines Corporation | Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads |
US6002172A (en) * | 1997-03-12 | 1999-12-14 | International Business Machines Corporation | Substrate structure and method for improving attachment reliability of semiconductor chips and modules |
US5953623A (en) * | 1997-04-10 | 1999-09-14 | International Business Machines Corporation | Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection |
US6251528B1 (en) | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
US6740427B2 (en) | 2001-09-21 | 2004-05-25 | Intel Corporation | Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same |
US6853076B2 (en) * | 2001-09-21 | 2005-02-08 | Intel Corporation | Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same |
TWI243439B (en) * | 2001-12-31 | 2005-11-11 | Advanced Semiconductor Eng | Bumping process |
US7276801B2 (en) | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
US20060076677A1 (en) * | 2004-10-12 | 2006-04-13 | International Business Machines Corporation | Resist sidewall spacer for C4 BLM undercut control |
JP5245772B2 (ja) * | 2008-12-01 | 2013-07-24 | 日立電線株式会社 | 表面処理金属材およびその製造方法 |
KR102462504B1 (ko) | 2015-11-19 | 2022-11-02 | 삼성전자주식회사 | 범프를 갖는 반도체 소자 및 그 형성 방법 |
US12057417B2 (en) | 2019-10-15 | 2024-08-06 | Texas Instruments Incorporated | Wafer chip scale package |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293637A (en) * | 1977-05-31 | 1981-10-06 | Matsushita Electric Industrial Co., Ltd. | Method of making metal electrode of semiconductor device |
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
US4272561A (en) * | 1979-05-29 | 1981-06-09 | International Business Machines Corporation | Hybrid process for SBD metallurgies |
US4273859A (en) * | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
JPS56100450A (en) * | 1980-01-11 | 1981-08-12 | Seiko Instr & Electronics Ltd | Manufacture of projected electrode of semiconductor device |
JPS5739560A (en) * | 1980-08-22 | 1982-03-04 | Citizen Watch Co Ltd | Mounting method for semiconductor element |
JPS5769761A (en) * | 1980-10-17 | 1982-04-28 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
JPS5932154A (ja) * | 1982-08-18 | 1984-02-21 | Seiko Instr & Electronics Ltd | はんだバンプの形成方法 |
JPS59117135A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体装置の製造方法 |
US4742023A (en) * | 1986-08-28 | 1988-05-03 | Fujitsu Limited | Method for producing a semiconductor device |
JPS63305533A (ja) * | 1987-06-05 | 1988-12-13 | Nec Corp | 半導体装置の製造方法 |
JPH01194336A (ja) * | 1988-01-28 | 1989-08-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4861425A (en) * | 1988-08-22 | 1989-08-29 | International Business Machines Corporation | Lift-off process for terminal metals |
JP3022565B2 (ja) * | 1988-09-13 | 2000-03-21 | 株式会社日立製作所 | 半導体装置 |
KR940010510B1 (ko) * | 1988-11-21 | 1994-10-24 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 제조 방법 |
EP0411165B1 (en) * | 1989-07-26 | 1997-04-02 | International Business Machines Corporation | Method of forming of an integrated circuit chip packaging structure |
EP0469216B1 (en) * | 1990-07-31 | 1994-12-07 | International Business Machines Corporation | Method of forming metal contact pads and terminals on semiconductor chips |
JPH04155835A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 集積回路装置の製造方法 |
JPH04312924A (ja) * | 1990-11-21 | 1992-11-04 | Seiko Instr Inc | 半導体装置の製造方法 |
US5268072A (en) * | 1992-08-31 | 1993-12-07 | International Business Machines Corporation | Etching processes for avoiding edge stress in semiconductor chip solder bumps |
-
1993
- 1993-12-10 US US08/166,183 patent/US5384283A/en not_active Expired - Fee Related
-
1994
- 1994-10-26 EP EP94480105A patent/EP0657923A3/en not_active Withdrawn
- 1994-12-05 JP JP6300461A patent/JP2643097B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0657923A3 (en) | 1996-06-12 |
JPH07201871A (ja) | 1995-08-04 |
EP0657923A2 (en) | 1995-06-14 |
US5384283A (en) | 1995-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278435B1 (ko) | 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법 | |
US6232212B1 (en) | Flip chip bump bonding | |
EP1134805B1 (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
US6111321A (en) | Ball limiting metalization process for interconnection | |
US6759319B2 (en) | Residue-free solder bumping process | |
KR100319813B1 (ko) | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 | |
US5492235A (en) | Process for single mask C4 solder bump fabrication | |
US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
US5904859A (en) | Flip chip metallization | |
JPH11503566A (ja) | 集積再分配経路設定導体、はんだバンプならびにそれらにより形成された構造を形成する方法 | |
JP2643097B2 (ja) | 金属コンタクト形成方法 | |
JP2000133667A (ja) | 突起電極の形成方法 | |
JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
US20080119056A1 (en) | Method for improved copper layer etching of wafers with c4 connection structures | |
US20030157438A1 (en) | Bump forming process | |
JPH0137876B2 (ja) | ||
KR20020060307A (ko) | 솔더 범프의 형성 방법 | |
JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
JP2002076046A (ja) | 半導体装置の製造方法 | |
JPH10189608A (ja) | はんだバンプの形成方法 | |
JPH09191012A (ja) | はんだバンプの形成方法 | |
JPS62120050A (ja) | 半導体装置の製造方法 | |
JPH02230740A (ja) | 半導体装置の製造方法 |