JPH07201871A - 金属コンタクト形成方法 - Google Patents

金属コンタクト形成方法

Info

Publication number
JPH07201871A
JPH07201871A JP6300461A JP30046194A JPH07201871A JP H07201871 A JPH07201871 A JP H07201871A JP 6300461 A JP6300461 A JP 6300461A JP 30046194 A JP30046194 A JP 30046194A JP H07201871 A JPH07201871 A JP H07201871A
Authority
JP
Japan
Prior art keywords
metal layer
solder
photoresist
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6300461A
Other languages
English (en)
Other versions
JP2643097B2 (ja
Inventor
Richard E Gegenwarth
リチャード・ユージーン・ゲゲンワース
Anthony F Arnold
アンソニー・フランシス・アーノルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07201871A publication Critical patent/JPH07201871A/ja
Application granted granted Critical
Publication of JP2643097B2 publication Critical patent/JP2643097B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 基板に集積回路チップを接続する方法を提供
する。 【構成】 絶縁体中にエッチングされたターミナルのバ
イアを有する完成されたウエハ上に、ＣｒＣｕ層がブラ
ンケット付着される。それから電解めっきまたは気相付
着によって、ＰｂＳｎはんだドットが形成される。その
はんだドットをマスクとして使用して銅層がエッチング
される。次に、はんだドットは溶融／再固化され、偏球
状に或いはボール状に形成される。更に、ポジ型のフォ
トレジスト１６が、はんだボールの底部周辺に分布され
るように塗布される。はんだボールは、自己整合型露出
マスクとして使用される。はんだボールの下のフォトレ
ジスト１６は露光されないので、現像後、その領域にフ
ォトレジストの保護リングができる。この保護リング
は、銅とはんだの接触面を保護し、クロム層をエッチン
グする際のマスクとして使用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、基板に集積回
路（ＩＣ）チップを接続する方法に関し、特に、エッチ
ング・プロセスにおいてボール境界金属（ball limitin
g metal 、ＢＬＭ）による保護膜を与え、理想的なコン
タクト構造体の形成を得るプロセスに関する。
【０００２】
【従来の技術】近年、集積回路チップと基板との接続に
ついていくつかの方法が開発されている。キャリアにチ
ップを接続するための既知の技術は、ＩＢＭが開発した
コントロール・コラプス・チップ接続法（controlled c
ollapse chip connection 、Ｃ−４）である。これは複
数の入出力（Ｉ／Ｏ）ターミナルを一緒にまとめる技術
である。チップ或いはキャリアをパッケージングする他
の既知の技術には、テープ自動結合（ＴＡＢ）技術があ
る。ＴＡＢパッケージングは、チップと外部間を接続す
るための電気伝導部をもたらす材料のウェブの使用を含
む。他の方法は、適切な位置に穴を有するモリブデン・
マスクを使用し、マスクを通してクロム（Ｃｒ）、銅
（Ｃｕ）、金（Ａｕ）及び鉛／すず（ＰｂＳｎ）はんだ
などの連続積層をウエハに対して気相付着させる方法で
ある。
【０００３】半導体基板上に金属バンプを形成するため
の従来方法は、エッチング・プロセスで使用されるエッ
チング液が電極パッドを食刻するので、基板上のバンプ
の結合力が十分でない短所を有する。Hatadaらによる米
国特許第４２９３６３７号は、半導体デバイスの外部リ
ード線に対する不要なエッチングが回避され、金属バン
プは異なる種類の領域であっても実質的に一様な高さで
ある、改良された金属バンプを開示する。
【０００４】Mones らによる米国特許第４２７３８５９
号は、ＩＣチップがまだ未完成である、すなわち単結晶
シリコン・ウエハのＩＣ素子のままで集積回路（ＩＣ）
チップの上部面における立上がりの入出力ターミナル、
すなわちＩ／Ｏバンプを形成する改良された方法を与え
る。
【０００５】Gansaugeらによる米国特許第５０１０３８
９号は、キャリア好ましくはシリコン・キャリア上にお
ける電子部品のパッケージングに関し、特に基板上に異
なるパッケージング或いは接続方式のための異なるター
ミナルを有する、ＩＣチップ・パッケージング構造体に
関する。
【０００６】日本特許出願昭６３−第１８６６５号及び
昭５７−第２２６１３５号は、境界層金属が"段層化"さ
れ、コンタクト・ボール接続が強化された半導体デバイ
スを開示する。
【０００７】Greer らによる米国特許第４８６１４２５
号は、半導体ターミナル金属化技術における剥離プロセ
スの１つを示す。これは集積回路におけるターミナル金
属の形成と製作に改良された方法を与える。このプロセ
スは、半導体デバイス表面から不必要な金属被覆を選択
除去する方法として記述されている。
【０００８】剥離マスクを利用する集積回路の製作にお
いて、薄膜パターンを形成する他の方法は、Rothman ら
による米国特許第４２７２５６１号で示されている。上
記発明は集積回路の製作において、特に金属膜などの薄
膜を付着する方法に関する。
【０００９】Owada らによる米国特許第５０２７１８８
号は、半導体集積回路デバイスに関し、特に半導体チッ
プがはんだバンプによって基板に取り付けられる、いわ
ゆる"フリップ・チップ"・システムを、半導体集積回路
デバイスに適用した場合に有用な技術に関する。
【００１０】前述の従来技術によって表されるように、
キャリアとＩＣチップの接続の開発は進歩したが、しか
し、これらの技術においてはそれぞれ固有の問題があ
る。これらの問題は、異種の電気化学電位及び陽極反
応、段構造の作成並びに露出マスクの位置合わせなどの
条件のもとで、ある金属をエッチングすることが含まれ
る。
【００１１】
【発明が解決しようとする課題】本発明の目的は、応
力、接着性及びエッチングされた金属の外縁に起因する
ようなその他の要因を制御した、集積回路チップと基板
の接続方法を提供することである。
【００１２】本発明の別の目的は、マスクも位置合わせ
も要らない、簡単で安価なプロセスである、自己整合型
レジストを使用したチップとキャリアの取り付け技術を
提供することである。
【００１３】本発明の別の目的は、レジスト溶液の表面
張力を利用したチップ取り付けプロセスを提供すること
である。レジスト溶液の表面張力はチップのＩ／Ｏコン
タクトを形成する機構（すなわち、金属ボール或いは金
属偏球）の周辺においてレジスト溶液の分散を調整す
る。
【００１４】
【課題を解決するための手段】本発明は、Ｃ−４（Cont
rolled Collapse Chip Connection ）技術を改良した方
法である。本発明では、ＣｒＣｕのブランケット層が、
絶縁体にエッチングされたターミナルのバイアを有する
完成されたウエハ上に付着される。それから、ＰｂＳｎ
はんだがフォトレジスト・マスクを通して電解めっきさ
れる。めっき後、フォトレジストは除去され、はんだド
ットをマスクとして銅がエッチングされ、次にはんだド
ットが溶融されて偏球状またはボール状に形成される。
次にポジ型のフォトレジストが、はんだボールの底部周
辺に分布させられるように塗布される。はんだボールは
それから自己整合型露出マスクとして使用される。はん
だボールの下のフォトレジストは露光されないので、各
はんだボールは露光及び現像後に該はんだボール底部に
フォトレジストの同心の層を有することになる。このフ
ォトレジストの同心の層は、銅とはんだの界面を保護
し、余分なクロムをエッチングする際のマスクとして使
用される。次にフォトレジストは除去される。
【００１５】ある用途ではこのプロセスは、はんだドッ
トを溶融しないように変更できる。はんだドットが溶融
されない場合は、最初に偏球形状を作り、露光からフォ
トレジストを保護して、ある利点を有するプロセスが生
み出される。これは、はんだドットの底部ではフォトレ
ジストは厚さがあり、そのため、この増やされた厚さに
より、この領域ではフォトレジストは簡単に露光されな
いことである。
【００１６】
【実施例】ここで図１を参照すると、片面にアルミニウ
ム（Ａｌ）のコンタクト１１が形成されたシリコン（Ｓ
ｉ）・ウエハの基板１０の断面図が示されている。絶縁
体層１２は基板１０を覆って形成され、バイアが絶縁体
層１２内にエッチングされてコンタクト１１を露出す
る。基板１０へのアルミニウムのコンタクト１１の形成
及び絶縁体層１２の形成は従来技術によるものであり、
コンタクト１１を露出するための絶縁体層１２のバイア
のエッチング・プロセスもまた従来技術によるものであ
る。
【００１７】本発明では、絶縁体中にエッチングされた
ターミナルのバイアを有する完成されたウエハ上に最初
にクロム（Ｃｒ）層１３がブランケット付着され、次に
銅（Ｃｕ）層１４がブランケット付着される。それから
フォトレジストが塗布され、パターンニングされる。鉛
／すず（ＰｂＳｎ）はんだ１５はマスクを通してめっき
され、フォトレジストが除去されて、図１で示される構
造体が形成される。
【００１８】次に図２で示されるように、銅層１４は、
はんだドット１５をマスクとしてエッチングされる。こ
のエッチング・プロセスでは、硫酸と共に過硫酸アンモ
ニウムなどの適当なエッチング液が使用される。次には
んだは水素中で溶融され、はんだボールが形成される。
【００１９】最終的にポジ型のフォトレジストがスプレ
ー、スピニング或いは押し出し手段によって塗布され、
薄い、一様なコーティングができる。本発明の重要な特
徴は、液体がその表面張力によってはんだボールの周囲
に一様に分布されるように、フォトレジストは溶液でな
ければならない。このプロセスの調整は、各はんだボー
ルの周囲に液体が分布される前に、フォトレジストの溶
剤が気化しないような状態に設定することである。この
状態に影響を及ぼす条件は、揮発性にもとづく溶剤の選
択、溶剤希釈の量、及びスピン・コーティングの場合は
高速でないスピン速度、空気流による気化よりもむし
ろ、緩やかに温度上昇させて溶媒を加熱除去する（ウエ
ハは水平に保つ）などである。このような条件は、通常
のフォトレジスト塗布プロセスとは異なる。
【００２０】はんだボール１５の下のフォトレジストは
露光されないので、はんだボール１５は自己整合型露出
マスクとして使用される。ブランケットな露光及び現像
の後、各はんだボールの底部は、図３で示されるよう
に、フォトレジスト１６の同心の層を有する。クロム層
１３は、はんだボール１５またはフォトレジスト１６に
よって覆われた場所を除いて、全ての面がエッチングさ
れる。続いて、フォトレジストはアセトンなどの溶媒で
溶かされ、ウエハはテストを待つ状態となる。
【００２１】ＰｂＳｎはんだが存在する状態での銅及び
クロムに対するエッチング・プロセスにおいて、エッチ
ング液がはんだを侵さないように、或いは侵しても穏や
かであるようなエッチング液を選ばなければならない。
勿論、個々の層のそれぞれをエッチングするために異な
るエッチング液が使用されるが、以前にエッチングされ
た層を侵さないエッチング液を選ばなければならない。
【００２２】Ｃ−４技術の信頼性は、銅のディスク下の
クロムのディスク径を銅のディスク径よりも大きくする
ことによって改良される。本明細書で述べられる本発明
の方法では、クロムのディスクは銅のディスクよりも大
きくされ、及び同時に、クロム層をエッチングする際
に、銅とはんだの接触面、銅のエッジ及び銅とクロムの
接触面を覆う保護コーティングが施されている。
【００２３】ＰｂＳｎはんだが電気めっきではなく気相
付着が行われる場合でも、同様なプロセスを使用でき
る。ＢＬＭ（ボール境界金属）のブランケット層が付着
される。Riston剥離マスク或いはモリブデン（Ｍｏ）剥
離マスクがＰｂＳｎはんだをマスキングするのに使用さ
れる。銅のエッチング後、再びはんだは水素中で溶融／
再固化され、クロムのエッチングから保護するためにフ
ォトレジストが塗布される。
【００２４】このプロセスには他の方法もあり、圧縮応
力をもつＣｒをスパッタ付着させ、引張り応力をもつＣ
ｒＣｕＡｕを気相付着させて膜応力を減らす方法もあ
る。
【００２５】他の方法は、応力レベル及びポリイミドな
どのある種の絶縁体への接着性を調整するためにクロム
をスパッタ付着させ、次に、モリブデン剥離マスクを通
してＣｒＣｕＡｕ及びＰｂＳｎを気相付着させる。再び
同様なフォトレジストの塗布が施され、ベースのクロム
層のエッチングを行い、続けてフォトレジストの除去が
行われ、各はんだボールの周囲にクロムの縁を残す。
【００２６】更に他の方法として、他の金属層を使用す
ることが考えられる。これらの金属には、前述のＣｒＣ
ｕに代わるＴｉ／Ｎｉ／Ｃｕ／Ａｕ、Ｃｒ／濃度勾配を
もつＣｒＣｕ／Ｃｕ、或いはＴｉＷ／Ｃｕ／Ｎｉなどが
ある。
【００２７】プロセスはまた、はんだドットを溶融しな
いプロセスに修正できる。はんだドットを溶融しない場
合であっても、図２で示される偏球形状を最初に作り出
し、フォトレジストを露光から保護することによって、
プロセスのある利点が生まれる。これはフォトレジスト
は、はんだボールの底部において厚さがあり、この増や
された厚さによって、この領域ではフォトレジストは容
易に露光されないことである。
【００２８】本発明は単一の好ましい実施例によって説
明されたが、当業者は本発明が、付随する請求項の趣旨
及び範囲内で変更して使用できることを理解できよう。
【００２９】まとめとして、本発明に構成に関して以下
の事項を開示する。
【００３０】（１）集積回路上に金属コンタクトを形成
する方法であって、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層をめっきし、パタ
ーニングするステップと、 ｄ）上記パターニングされたはんだを溶融／再固化させ
て、上記第２の金属層に接触する、直径をもった底部を
有する一組の偏球状はんだボール・コンタクトを形成す
るステップと、 ｅ）上記はんだボール・コンタクトをマスクとして使用
して、上記第２の金属層をエッチングするステップと、 ｆ）上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 ｇ）上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 ｈ）上記第１の金属層をエッチングし、上記はんだが上
記第１の金属層のショルダに残り、エッチングされた上
記第１の金属層が、各はんだボール・コンタクトの下
に、上記第２の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、 を有する、金属コンタクトの形成方法。 （２）上記第１の金属層はクロムであり、及び上記第２
の金属層は銅であって、上記フォトレジストが上記銅と
上記はんだとの接触面を覆って保護する、上記 （１）記載の形成方法。 （３）上記エッチングのステップｈ）後、フォトレジス
トのリングを除去するステップを有する、上記（１）記
載の形成方法。 （４）上記第２の金属層の付着は圧縮応力をもつクロム
層をスパッタして付着させ、引張り応力をもつＣｒＣｕ
Ａｕ層を気相付着させて膜応力を減少させる、上記
（１）記載の形成方法。 （５）上記第２の金属層の付着は、応力レベル及び所与
の絶縁体への接着性を調整するために、クロムをスパッ
タ付着させ、モリブデン剥離マスクを通してＣｒＣｕＡ
ｕを気相付着させる、上記（１）記載の形成方法。 （６）上記第１の金属層及び上記第２の金属層は、Ｔｉ
／Ｎｉ／Ｃｕ／Ａｕである、上記（１）記載の形成方
法。 （７）上記第１の金属層及び上記第２の金属層は、Ｃｒ
／濃度勾配をもつＣｒＣｕ／Ｃｕである、上記（１）記
載の形成方法。 （８）上記第１の金属層及び上記第２の金属層は、Ｔｉ
Ｗ／Ｃｕ／Ｎｉである、上記（１）記載の形成方法。 （９）集積回路上に金属コンタクトを形成する方法であ
って、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層を気相付着し、パ
ターニングするステップと、 ｄ）上記はんだ層をマスキングするために剥離マスクを
施すステップと、 ｅ）上記第２の金属層をエッチングするステップと、 ｆ）上記パターニングされたはんだを溶融／再固化させ
て、上記第２の金属層に接触する直径をもった底部を有
する一組の偏球状はんだボール・コンタクトを形成する
ステップと、 ｇ）上記はんだボール・コンタクトの底部においてはん
だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
トレジストを塗布するステップと、 ｈ）上記はんだボール・コンタクトを自己整合型露出マ
スクとして使用して、上記フォトレジストを露光し、現
像して、上記はんだボール・コンタクトの底部周辺に保
護リングを形成するステップと、 ｉ）上記第１の金属層をエッチングし、上記はんだが上
記第１の金属層のショルダに残り、エッチングされた上
記第１の金属層が、各はんだボール・コンタクトの下
に、上記第２の金属層によって形成されるディスクより
も大きいディスクを形成するステップと、を有する金属
コンタクトの形成方法。 （１０）上記第１の金属層はクロムであり、及び上記第
２の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記（９）記
載の形成方法。 （１１）上記エッチングのステップｉ）後、フォトレジ
ストのリングを除去するステップを有する、上記（９）
記載の形成方法。 （１２）集積回路上に金属コンタクトを形成する方法で
あって、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層をめっきしパター
ニングするステップと、 ｄ）上記はんだ層をマスクとして使用して、上記第２の
金属層をエッチングするステップと、 ｅ）直径をもった上記はんだの底部においてはんだを溶
剤が湿めらす程度の温度で、所定の粘性を有し、且つ所
定の化学組成を含む該溶剤を有するポジ型のフォトレジ
ストを塗布するステップと、 ｆ）上記はんだ層を自己整合型露出マスクとして使用し
て、上記フォトレジストを露光し、現像して、上記はん
だの底部周辺に保護リングを形成するステップと、 ｇ）上記第１の金属層をエッチングするステップと、を
有する、金属コンタクトの形成方法。 （１３）上記第１の金属層はクロムであり、及び上記第
２の金属層は銅であって、上記フォトレジストが上記銅
と上記はんだの接触面を覆って保護する、上記（１２）
記載の形成方法。 （１４）上記エッチングのステップｇ）後、フォトレジ
ストのリングを除去するステップを有する、上記（１
２）記載の形成方法。
【００３１】
【発明の効果】本発明は、応力、接着性及びエッチング
された金属の外縁などに起因するような、その他の要因
を制御でき、マスクも位置合わせも要らない、簡単で安
価なプロセスである、自己整合型レジストを使用したチ
ップとキャリアの取り付け技術を提供できる。
【図面の簡単な説明】
【図１】本発明の第１ステップを示すウエハの断面図で
ある。
【図２】はんだの偏球が形成される本発明の第２ステッ
プを示すウエハの断面図である。
【図３】はんだボールの底部に形成された自己整合型露
出マスクを示す、本発明の最終的な段階を示すウエハの
断面図である。
【符号の説明】
１０ 基板 １１ コンタクト １２ 絶縁体層 １３ クロム（Ｃｒ）層 １４ 銅（Ｃｕ）層 １５ はんだ １６ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・フランシス・アーノルド アメリカ合衆国12603、ニューヨーク州ポ ケプシ、クリスティ・レーン ６

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】集積回路上に金属コンタクトを形成する方
    法であって、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層をめっきし、パタ
    ーニングするステップと、 ｄ）上記パターニングされたはんだを溶融／再固化させ
    て、上記第２の金属層に接触する底部を有する一組の偏
    球状はんだボール・コンタクトを形成するステップと、 ｅ）上記はんだボール・コンタクトをマスクとして使用
    して、上記第２の金属層をエッチングするステップと、 ｆ）上記はんだボール・コンタクトの底部においてはん
    だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
    且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
    トレジストを塗布するステップと、 ｇ）上記はんだボール・コンタクトを自己整合型露出マ
    スクとして使用して、上記フォトレジストを露光し、現
    像して、上記はんだボール・コンタクトの底部周辺に保
    護リングを形成するステップと、 ｈ）上記第１の金属層をエッチングし、上記はんだが上
    記第１の金属層のショルダに残り、エッチングされた上
    記第１の金属層が、各はんだボール・コンタクトの下
    に、上記第２の金属層によって形成されるディスクより
    も大きいディスクを形成するステップと、を有する、金
    属コンタクトの形成方法。
  2. 【請求項２】上記第１の金属層はクロムであり、及び上
    記第２の金属層は銅であって、上記フォトレジストが上
    記銅と上記はんだとの接触面を覆って保護する、請求項
    １記載の形成方法。
  3. 【請求項３】上記エッチングのステップｈ）後、フォト
    レジストのリングを除去するステップを有する、請求項
    １記載の形成方法。
  4. 【請求項４】上記第２の金属層の付着は圧縮応力をもつ
    クロム層をスパッタして付着させ、引張り応力をもつＣ
    ｒＣｕＡｕ層を気相付着させて膜応力を減少させる、請
    求項１記載の形成方法。
  5. 【請求項５】上記第２の金属層の付着は、応力レベル及
    び所与の絶縁体への接着性を調整するために、クロムを
    スパッタ付着させ、モリブデン剥離マスクを通してＣｒ
    ＣｕＡｕを気相付着させる、請求項１記載の形成方法。
  6. 【請求項６】上記第１の金属層及び上記第２の金属層
    は、Ｔｉ／Ｎｉ／Ｃｕ／Ａｕである、請求項１記載の形
    成方法。
  7. 【請求項７】上記第１の金属層及び上記第２の金属層
    は、Ｃｒ／濃度勾配をもつＣｒＣｕ／Ｃｕである、請求
    項１記載の形成方法。
  8. 【請求項８】上記第１の金属層及び上記第２の金属層
    は、ＴｉＷ／Ｃｕ／Ｎｉである、請求項１記載の形成方
    法。
  9. 【請求項９】集積回路上に金属コンタクトを形成する方
    法であって、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層を気相付着し、パ
    ターニングするステップと、 ｄ）上記はんだ層をマスキングするために剥離マスクを
    施すステップと、 ｅ）上記第２の金属層をエッチングするステップと、 ｆ）上記パターニングされたはんだを溶融／再固化させ
    て、上記第２の金属層に接触する底部を有する一組の偏
    球状はんだボール・コンタクトを形成するステップと、 ｇ）上記はんだボール・コンタクトの底部においてはん
    だを溶剤が湿めらす程度の温度で、所定の粘性を有し、
    且つ所定の化学組成を含む該溶剤を有するポジ型のフォ
    トレジストを塗布するステップと、 ｈ）上記はんだボール・コンタクトを自己整合型露出マ
    スクとして使用して、上記フォトレジストを露光し、現
    像して、上記はんだボール・コンタクトの底部周辺に保
    護リングを形成するステップと、 ｉ）上記第１の金属層をエッチングし、上記はんだが上
    記第１の金属層のショルダに残り、エッチングされた上
    記第１の金属層が、各はんだボール・コンタクトの下
    に、上記第２の金属層によって形成されるディスクより
    も大きいディスクを形成するステップと、 を有する金属コンタクトの形成方法。
  10. 【請求項１０】上記第１の金属層はクロムであり、及び
    上記第２の金属層は銅であって、上記フォトレジストが
    上記銅と上記はんだの接触面を覆って保護する、請求項
    ９記載の形成方法。
  11. 【請求項１１】上記エッチングのステップｉ）後、フォ
    トレジストのリングを除去するステップを有する、請求
    項９記載の形成方法。
  12. 【請求項１２】集積回路上に金属コンタクトを形成する
    方法であって、 ａ）第１の金属層を付着するステップと、 ｂ）第２の金属層を付着するステップと、 ｃ）上記第２の金属層上に、はんだ層をめっきしパター
    ニングするステップと、 ｄ）上記はんだ層をマスクとして使用して、上記第２の
    金属層をエッチングするステップと、 ｅ）上記はんだの底部においてはんだを溶剤が湿めらす
    程度の温度で、所定の粘性を有し、且つ所定の化学組成
    を含む該溶剤を有するポジ型のフォトレジストを塗布す
    るステップと、 ｆ）上記はんだ層を自己整合型露出マスクとして使用し
    て、上記フォトレジストを露光し、現像して、上記はん
    だの底部周辺に保護リングを形成するステップと、 ｇ）上記第１の金属層をエッチングするステップと、 を有する、金属コンタクトの形成方法。
  13. 【請求項１３】上記第１の金属層はクロムであり、及び
    上記第２の金属層は銅であって、上記フォトレジストが
    上記銅と上記はんだの接触面を覆って保護する、請求項
    １２記載の形成方法。
  14. 【請求項１４】上記エッチングのステップｇ）後、フォ
    トレジストのリングを除去するステップを有する、請求
    項１２記載の形成方法。
JP6300461A 1993-12-10 1994-12-05 金属コンタクト形成方法 Expired - Lifetime JP2643097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US166183 1993-12-10
US08/166,183 US5384283A (en) 1993-12-10 1993-12-10 Resist protection of ball limiting metal during etch process

Publications (2)

Publication Number Publication Date
JPH07201871A true JPH07201871A (ja) 1995-08-04
JP2643097B2 JP2643097B2 (ja) 1997-08-20

Family

ID=22602157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6300461A Expired - Lifetime JP2643097B2 (ja) 1993-12-10 1994-12-05 金属コンタクト形成方法

Country Status (3)

Country Link
US (1) US5384283A (ja)
EP (1) EP0657923A3 (ja)
JP (1) JP2643097B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010126807A (ja) * 2008-12-01 2010-06-10 Hitachi Cable Ltd 表面処理金属材およびその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492235A (en) * 1995-12-18 1996-02-20 Intel Corporation Process for single mask C4 solder bump fabrication
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US6251528B1 (en) 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6740427B2 (en) 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
TWI243439B (en) * 2001-12-31 2005-11-11 Advanced Semiconductor Eng Bumping process
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US20060076677A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
KR102462504B1 (ko) 2015-11-19 2022-11-02 삼성전자주식회사 범프를 갖는 반도체 소자 및 그 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100450A (en) * 1980-01-11 1981-08-12 Seiko Instr & Electronics Ltd Manufacture of projected electrode of semiconductor device
JPS5932154A (ja) * 1982-08-18 1984-02-21 Seiko Instr & Electronics Ltd はんだバンプの形成方法
JPH04312924A (ja) * 1990-11-21 1992-11-04 Seiko Instr Inc 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4427715A (en) * 1978-07-03 1984-01-24 National Semiconductor Corporation Method of forming expanded pad structure
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS5739560A (en) * 1980-08-22 1982-03-04 Citizen Watch Co Ltd Mounting method for semiconductor element
JPS5769761A (en) * 1980-10-17 1982-04-28 Citizen Watch Co Ltd Manufacture of semiconductor device
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
JPS63305533A (ja) * 1987-06-05 1988-12-13 Nec Corp 半導体装置の製造方法
JPH01194336A (ja) * 1988-01-28 1989-08-04 Hitachi Ltd 半導体装置およびその製造方法
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100450A (en) * 1980-01-11 1981-08-12 Seiko Instr & Electronics Ltd Manufacture of projected electrode of semiconductor device
JPS5932154A (ja) * 1982-08-18 1984-02-21 Seiko Instr & Electronics Ltd はんだバンプの形成方法
JPH04312924A (ja) * 1990-11-21 1992-11-04 Seiko Instr Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010126807A (ja) * 2008-12-01 2010-06-10 Hitachi Cable Ltd 表面処理金属材およびその製造方法

Also Published As

Publication number Publication date
EP0657923A2 (en) 1995-06-14
JP2643097B2 (ja) 1997-08-20
EP0657923A3 (en) 1996-06-12
US5384283A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
EP1032030B1 (en) Flip chip bump bonding
KR100278435B1 (ko) 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법
US6111321A (en) Ball limiting metalization process for interconnection
EP1134805B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP3549208B2 (ja) 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US6759319B2 (en) Residue-free solder bumping process
US5462638A (en) Selective etching of TiW for C4 fabrication
JP2643097B2 (ja) 金属コンタクト形成方法
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
JP2000133667A (ja) 突起電極の形成方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2811741B2 (ja) 半導体装置の製造方法
JPS62263645A (ja) 電気的接点構造とその形成方法
US20040124171A1 (en) [bump-forming process]
JP3147698B2 (ja) バンプ電極及びその製造方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JP3580452B2 (ja) 半導体装置の製造方法
JP2002076046A (ja) 半導体装置の製造方法
JPH09191012A (ja) はんだバンプの形成方法
JPH0831836A (ja) 金属層形成方法
JPH0745664A (ja) 半導体装置の実装方法
JPS62120050A (ja) 半導体装置の製造方法
JPH06295938A (ja) 半導体装置の実装方法
JPH02230740A (ja) 半導体装置の製造方法