JP2006332429A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006332429A JP2006332429A JP2005155493A JP2005155493A JP2006332429A JP 2006332429 A JP2006332429 A JP 2006332429A JP 2005155493 A JP2005155493 A JP 2005155493A JP 2005155493 A JP2005155493 A JP 2005155493A JP 2006332429 A JP2006332429 A JP 2006332429A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- film
- metal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 COF(チップ オン フィルム)での、更なる半導体チップの縮小化を得る半導体装置およびその製造方法を提供することにある。
【解決手段】 能動回路8を内部に有し金属突起電極6を表面に有し、金属突起電極6下に能動回路8の周縁が対応する半導体チップ5と、半導体チップ5の外部より表面に沿って配置されて先端が金属突起電極6に接合された導体リード4を有し導体リード4を支持するフィルム基材2を有するCOF用テープのフィルム1とを備え、金属突起電極6は、導体リード4の先端が金属突起電極6の一部に接合されることにより金属突起電極6の能動回路8側に導体リード4が存在しない領域を有し、導体リード4が存在しない領域の金属突起電極6下に能動回路8の周縁が位置する。
【選択図】 図1
【解決手段】 能動回路8を内部に有し金属突起電極6を表面に有し、金属突起電極6下に能動回路8の周縁が対応する半導体チップ5と、半導体チップ5の外部より表面に沿って配置されて先端が金属突起電極6に接合された導体リード4を有し導体リード4を支持するフィルム基材2を有するCOF用テープのフィルム1とを備え、金属突起電極6は、導体リード4の先端が金属突起電極6の一部に接合されることにより金属突起電極6の能動回路8側に導体リード4が存在しない領域を有し、導体リード4が存在しない領域の金属突起電極6下に能動回路8の周縁が位置する。
【選択図】 図1
Description
本発明は、デバイスホールを持たないテープキャリアを用いた半導体装置およびその製造方法に関するものである。
LSIなどの半導体製品は低価格化、軽量化、薄型化、小型化の実現のために高密度実装が要求され続けている。
一般に、半導体素子の高密度実装を実現する半導体装置としては、テープキャリアパッケージ(以下、TCPという)があるが、その中でもデバイスホールや折り曲げスリットがなく、半導体チップ上の金属電極と接続されるインナーリードがテープ基材であるフィルム基材に密着しているものが、チップ・オン・フィルム(以下、COFという)構造と呼ばれている。COFはデバイスホールがなく、インナーリードがフィルム基材に密着しているために、曲がりを生じやすいフライングリードが存在せず、導体リードを薄膜化することができる。これにより、従来のデバイスホールがあるTCPと比較すると導体リードのエッチング性が向上し、より微細な導体パターンを形成することができる。現在、45μmピッチのCOF用テープが量産されており、さらなるファイン化が現実的に期待されている。
図5を用いて、一般的なCOF構造の半導体装置を説明する。図5(a)はCOF構造の従来の半導体装置の導体リード側からみた平面図であり、フィルム基材および封止樹脂を透視している。図5(b)は、図5(a)のC−C′断面図、図5(c)は図5(b)の破線囲み部Zの拡大図である。
COF用テープを構成するフィルム1′は、絶縁および可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材2′と、銅などの金属箔で形成された導体リード4′とで構成されている。導体リード4′において半導体チップ5′に形成された金属突起電極6′と接続する部分の先端からソルダーレジスト3′に到るまでのソルダーレジスト3′に覆われていない領域をインナーリード4a′と呼び、インナーリード4a′より外へフィルム基材2′上に延長された導体リード4′のうち、外部回路と接続される領域をアウターリード4b′と呼ぶ。導体リード4′には通常めっきが施されている。インナーリード4a′周辺の領域は半導体チップ5′の表面保護や半導体装置自身の強度確保のために封止樹脂7で覆われている。
次に、共晶などの金属間接合によりフィルム1′のインナーリード4a′と半導体チップ5′に形成した金属突起電極6′とを接合する方式の従来のCOFについて、その一般的な組立工程を、図5および図6を用いて説明する。
フィルム1′は、金属突起電極6′の位置に合わせてインナーリード4a′がフィルム基材2′上に形成されている(図5(b)参照)。インナーリード4a′の表面にはスズや金などによってめっきが施されている。フィルム基材2′は38μmや25μmなどで、従来の一般的なTCPの厚みである75μmよりかなり薄い。
また、半導体チップ5′は、金属突起電極6′が半導体チップ5′の内部回路である例えばトランジスタなどの能動回路8′を避けて、外周に沿う形で配置されている(図5(a)、図5(c)参照)。なぜなら金属突起電極6′とインナーリード4a′の接合部下は接合時に加圧されるため、インナーリード4a′の先端が金属突起電極6′より突き出しているレイアウトでは、加圧により破壊の危険性があるトランジスタなどの能動回路は金属突起電極6′の下に置けないためである。そして、半導体チップ5′をボンディングツール9に吸着し、半導体チップ5′上の金属突起電極6′とフィルム1′のインナーリード4a′を所定の位置に合わせた後(図6(a)参照)、ボンディングツール9が下降しインナーリード4a′と金属突起電極6′を熱圧着方式により接合させる(図6(b)参照)。熱圧着方式とは、インナーリードに施されためっき材と金属突起材とを共晶融合または固相拡散させるために必要な温度(300℃〜500℃程度)と荷重とを加えながらインナーリード4a′と金属突起電極6′とを接合する方式である。そして、所定時間の加圧、加熱後、ボンディングツール9が上昇して離脱する。
そして、熱圧着後、インナーリード4a′と金属突起電極6′の接合部分と半導体チップ5の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂7をフィルム1′と半導体チップ5′の隙間に樹脂供給ノズル10を使用して注入する(図6(c)参照)。封止後に捺印、検査を行ないCOF製品が完成する。インナーリード4a′と金属突起電極6′を接合する工程をILB(インナーリードボンド)工程、インナーリード4a′および半導体チップ5′の表面を封止樹脂7によって封止する工程を封止工程という。
特開昭62−152154号公報
COFにおいては、更なる低価格の要求が厳しく、そのために半導体チップサイズの縮小化でウエハ1枚当たりの半導体チップの取れ数を増やし、半導体チップの単価を下げひいてはCOF単価の低下を行っている。その半導体チップサイズの縮小方法には、金属突起電極6′の隣接間隔の縮小化や、金属突起電極6′を千鳥に配置することなどで行っている。
また、金属突起電極6′は能動回路8′を避けて配置されているため金属突起電極6′の奥行き寸法の縮小も半導体チップサイズの縮小に寄与する。
しかしながら、現状、その金属突起電極6′のサイズは、金属突起電極6′の表面上に針先をあて電気的検査を行うプローブ検査のために、その針先の位置合わせの精度、また針先を加圧したときに発生する針先のすべり量を考慮して針先が脱落しないために必要な最小長さにおいて設計されていて、これ以上の金属突起電極の縮小化は不可能である。そのため、半導体チップサイズの更なる縮小化は困難であった。
したがって、本発明の目的は、チップ・オン・フィルム(COF)構造である半導体装置において、更なる半導体チップの縮小化を図ることができる半導体装置およびその製造方法を提供することにある。
上記課題を解決するために、本発明の半導体装置は、内部回路を内部に有し突状電極を表面に有し突条電極下に内部回路の周縁が対応する半導体チップと、半導体チップの外部より表面に沿って配置されて先端が突状電極に接合された導体リードを有し導体リードを支持するフィルム基材を有するフィルムとを備え、
突状電極は、導体リードの先端が突条電極の一部に接合されることにより突状電極の内部回路側に導体リードが存在しない領域を有し、導体リードが存在しない領域の突状電極下に内部回路の周縁が位置するものである。
突状電極は、導体リードの先端が突条電極の一部に接合されることにより突状電極の内部回路側に導体リードが存在しない領域を有し、導体リードが存在しない領域の突状電極下に内部回路の周縁が位置するものである。
本発明の半導体装置の製造方法は、内部回路を内部に有し突状電極を表面に有し突状電極下に内部回路の周縁が一部重なる半導体チップを準備する工程と、半導体チップの外部より表面に沿って配置される導体リードを有し導体リードを支持するフィルム基材を有するフィルムを準備する工程と、フィルムの導体リードの先端が、半導体チップの突状電極下の内部回路の周縁に重ならないように、導体リードの先端を突状電極の一部に接合する工程とを含むものである。
本発明の半導体装置によれば、導体リードと接合された突状電極上において、半導体チップ中心方向側の突状電極端部に導体リードが存在しない領域を有し、導体リードが存在しない領域の突状電極下に内部回路を形成することにより、半導体チップサイズを縮小化することができる。
本発明の半導体装置の製造方法によれば、従来と変わらない製造工程を使用でき、上記と同様の効果が得られる。
以下、本発明の一実施の形態に係る半導体装置およびその製造方法を、図面に基づいて説明する。
図1(a)は、本実施の形態に係る半導体装置をフィルム基材の方向から見た図であり、フィルム基材および封止樹脂を透視している。図1(b)は、図1(a)の半導体装置のA−A′断面図、図1(c)は、図1(b)の破線囲み部Xの拡大図である。図2は、同実施の形態に係る半導体装置に使用される半導体チップの製造方法を示したものである。図3は、同実施の形態に係る半導体装置に使用されるフィルムの製造方法を示したものである。図4は、本実施の形態の半導体装置の製造方法を示したものである。
図1に示すように、本実施の形態に係る半導体装置において、COF用テープを構成するフィルム1は、絶縁および可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材2と、銅などの金属箔で形成された導体リード4とで構成されている。導体リード4において半導体チップ5に形成された突状電極例えば金属突起電極6と接続する部分の先端からソルダーレジスト3に到るまでのソルダーレジスト3に覆われていない領域をインナーリード4aと呼び、インナーリード4aより外のフィルム基材2上に延長された導体リード4のうち、外部回路と接続される領域をアウターリード4bと呼ぶ。導体リード4には通常錫や金などによりめっきが施されている。そのインナーリード4aと金属突起電極6は共晶などの金属間接合により接合されている。インナーリード4aの周辺の領域は、半導体チップ5の表面保護や半導体装置自身の強度確保のために封止樹脂7で覆われている。
図1(c)を用いて各部寸法について説明する。
ここでは、隣接した金属突起電極6の中心間距離が40μm時に適用される各実寸法の例を挙げる。半導体チップの表面上に形成された金属突起電極6のサイズは幅25μm、奥行き50μmである。インナーリード4aは幅15μm、金属突起電極6上に接合されているインナーリード4aの長さは25μmである。したがって、金属突起6の奥行きの半分までインナーリード4aが接合されている。そのインナーリード4aと接合された金属突起電極6上において、半導体チップ5の中心に向く方向の中心側の金属突起電極6の端部にインナーリード4aが存在しない領域の金属突起電極6下には内部回路として例えば能動回路8が形成されている。
次に、本実施の形態の半導体装置に使用される半導体チップの製造方法を、図2に基づき説明する。図2は、半導体チップの製造方法を示す工程ごとの主要な断面図であり、特に電極パッド部分の断面を拡大した断面図である。
まず図2(a)に示すように、半導体チップ5のシリコン基板中にトランジスタなどの能動回路8を形成する。そして、所望の配線層を形成した後、アルミニウムや銅よりなる電極パッド11を形成し、化学気相堆積法(CVD法)によって保護層12を形成する(図2(b)参照)。そして、図2(b)以下に示すように、金属突起電極6を形成する。ここでは一例としてめっきバンプ法について説明する。
まず図2(b)に示すように、金属突起電極6を形成する半導体チップ5のアルミニウムや銅よりなる電極パッド11と形成する金属突起電極6との接着力を強化するため、また金属突起電極6用の金属材が電極パッド11へ拡散することを防止するために、半導体チップ5上にスパッタ法を用いてアンダーバンプメタル層13を積層形成する。ここで形成するアンダーバンプメタル層13の断面形状としては、後工程で形成する金属突起電極6との密着力を強化するためにアンカー形状として、電極パッド11の表面に凹凸をなすようにアンダーバンプメタル層13を形成する。
次に図2(c)に示すように、電極パッド11の表面の金属突起電極6を形成する領域を開口させ、それ以外の半導体チップ5表面を被うレジスト層14をリソグラフィ形成する。
次に図2(d)に示すように、半導体チップ5上の電極パッド11上にめっき法により金属突起電極6を形成する。
そして図2(e)に示すように、レジスト層14を除去し、次いで金属突起電極6の下面領域以外のアンダーバンプメタル層13をエッチング除去することにより、金属突起電極6を電極パッド11上に形成するものである。
このときの金属突起電極6は、能動回路8が形成された領域の端を金属突起電極6の奥行き寸法の中心として配置されている。本実施形体の場合、金属突起電極6の奥行き寸法は50μmであるため、奥行き寸法の中心とは金属突起電極6の端部から25μmのところすなわち奥行き寸法の1/2の位置である。
このときの金属突起電極6は、能動回路8が形成された領域の端を金属突起電極6の奥行き寸法の中心として配置されている。本実施形体の場合、金属突起電極6の奥行き寸法は50μmであるため、奥行き寸法の中心とは金属突起電極6の端部から25μmのところすなわち奥行き寸法の1/2の位置である。
つぎに本実施の形態の半導体装置に使用されるテープキャリアについて図3を用いて説明する。図3(a)は、導体リード側からみた本実施の形態の半導体装置に使用されるテープキャリアの平面図である。図3(b)は図3(a)のテープキャリアのB−B′断面図である。図3(c)の破線囲み部Yは半導体チップをテープキャリアと接合したときの位置を仮想的に配置したものである。
フィルム1の構成、すなわちフィルム基材2および導体リード4は図1において説明したのと同様である。
このときのインナーリード4aの長さは、金属突起電極6とインナーリード4aが接続されたとき、インナーリード4aの先端が能動回路8領域の端部に一致するように配置されている。本実施形体の場合、能動回路8が形成された領域の端が金属突起電極6の奥行き寸法50μmの中心として配置されているので、金属突起電極6の端部から25μmのところまでインナーリード4aは延伸されている。
次に、半導体装置の製造方法を図4を用いて説明する。
図4(a)に示すように、半導体チップ5をボンディングツール9に吸着し、半導体チップ5上の金属突起電極6とフィルム1のインナーリード4aを所定の位置に合わせた後、ボンディングツール9が下降しインナーリード4aと金属突起電極6を熱圧着方式により接合させる(図4(b)参照)。熱圧着方式とは、インナーリード4aに施されためっき材と金属突起電極6の材料とを共晶融合または固相拡散させるために必要な温度(300℃〜500℃程度)と荷重とを加えながらインナーリード4aと金属突起電極6とを接合する方式である。そして、所定時間の加圧、加熱後、ボンディングツール9が上昇して離脱する。
そして、熱圧着後、インナーリード4aと金属突起電極6の接合部分と半導体チップ5の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂7をフィルム1と半導体チップ5の隙間に樹脂供給ノズル10を使用して注入する(図4(c)参照)。
なお、上記実施の形態ではインナーリード4aの先端と金属突起電極6下の能動回路8の周縁とが一致していたが、金属突起電極6のインナーリード4aが存在しない領域下でインナーリード4aの先端から離れた位置に能動回路8が配置されてもよいことはいうまでもない。
本発明に係る半導体装置およびその製造方法は、COFでの半導体チップのサイズを小さくできる等の効果を有し、パッケージコストを下げることができるため、フラットパネルディスプレイなどに使用される半導体装置およびその製造方法として有用である。
1 フィルム
1′ フィルム
2 フィルム基材
2′ フィルム基材
3 ソルダーレジスト
3′ ソルダーレジスト
4 導体リード
4′ 導体リード
4a インナーリード
4a′ インナーリード
4b アウターリード
4b′ アウターリード
5 半導体チップ
5′ 半導体チップ
6 金属突起電極
6′ 金属突起電極
7 封止樹脂
8 能動回路
9 ボンディングツール
10 樹脂供給ノズル
11 電極パッド
12 保護層
13 アンダーバンプメタル層
14 レジスト層
1′ フィルム
2 フィルム基材
2′ フィルム基材
3 ソルダーレジスト
3′ ソルダーレジスト
4 導体リード
4′ 導体リード
4a インナーリード
4a′ インナーリード
4b アウターリード
4b′ アウターリード
5 半導体チップ
5′ 半導体チップ
6 金属突起電極
6′ 金属突起電極
7 封止樹脂
8 能動回路
9 ボンディングツール
10 樹脂供給ノズル
11 電極パッド
12 保護層
13 アンダーバンプメタル層
14 レジスト層
Claims (2)
- 内部回路を内部に有し突状電極を表面に有し前記突条電極下に前記内部回路の周縁が対応する半導体チップと、前記半導体チップの外部より前記表面に沿って配置されて先端が前記突状電極に接合された導体リードを有し前記導体リードを支持するフィルム基材を有するフィルムとを備え、
前記突状電極は、前記導体リードの先端が前記突条電極の一部に接合されることにより前記突状電極の内部回路側に導体リードが存在しない領域を有し、前記導体リードが存在しない領域の前記突状電極下に前記内部回路の周縁が位置する半導体装置。 - 内部回路を内部に有し突状電極を表面に有し前記突状電極下に前記内部回路の周縁が一部重なる半導体チップを準備する工程と、前記半導体チップの外部より前記表面に沿って配置される導体リードを有し前記導体リードを支持するフィルム基材を有するフィルムを準備する工程と、前記フィルムの前記導体リードの先端が、前記半導体チップの前記突状電極下の前記内部回路の周縁に重ならないように、前記導体リードの前記先端を前記突状電極の一部に接合する工程とを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155493A JP2006332429A (ja) | 2005-05-27 | 2005-05-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005155493A JP2006332429A (ja) | 2005-05-27 | 2005-05-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332429A true JP2006332429A (ja) | 2006-12-07 |
Family
ID=37553787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005155493A Withdrawn JP2006332429A (ja) | 2005-05-27 | 2005-05-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332429A (ja) |
-
2005
- 2005-05-27 JP JP2005155493A patent/JP2006332429A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
JP3269171B2 (ja) | 半導体装置およびそれを有した時計 | |
JP4728782B2 (ja) | 半導体装置およびその製造方法 | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
CN110164825B (zh) | 薄膜覆晶封装结构及其可挠性基板 | |
JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
KR20030051276A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011176112A (ja) | 半導体集積回路及びその製造方法 | |
US20100187686A1 (en) | Semiconductor package comprising alignment memers | |
JP2005310905A (ja) | 電子部品の接続構造 | |
JP3833669B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4072693B2 (ja) | 半導体装置の製造方法 | |
JP2006332429A (ja) | 半導体装置およびその製造方法 | |
JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2018207015A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
KR20060128655A (ko) | 반도체 장치 및 그 제조방법 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
JP2003234371A (ja) | 半導体装置の実装構造 | |
JP2004241747A (ja) | 半導体装置およびその製造方法 | |
JP2006295043A (ja) | 半導体装置及び電子モジュール、並びに、それらの製造方法 | |
CN100390618C (zh) | 载具和电接合结构 | |
KR100335487B1 (ko) | 불량 방지 구조를 갖는 테이프 캐리어 패키지 | |
JP2005116697A (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
JP2008091691A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
JP2005117074A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080401 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090526 |