JP2010161217A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010161217A
JP2010161217A JP2009002665A JP2009002665A JP2010161217A JP 2010161217 A JP2010161217 A JP 2010161217A JP 2009002665 A JP2009002665 A JP 2009002665A JP 2009002665 A JP2009002665 A JP 2009002665A JP 2010161217 A JP2010161217 A JP 2010161217A
Authority
JP
Japan
Prior art keywords
semiconductor device
slit
bump electrode
conductive
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009002665A
Other languages
English (en)
Inventor
Seiichi Shiraki
誠一 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009002665A priority Critical patent/JP2010161217A/ja
Priority to CN201010002026A priority patent/CN101777543A/zh
Priority to US12/654,903 priority patent/US20100270672A1/en
Publication of JP2010161217A publication Critical patent/JP2010161217A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプ電極の表面は平坦である場合、プローブカードの針ズレが生じると、針がバンプ電極から滑り落ちて外れ、バンプ電極以外にプローブカードの針が当たり、パターン上に傷を発生させ、不良を発生させる。
【解決手段】バンプ電極表面に凹凸を形成する。そのためには、Ａｌ層ボンディングパッド部にスリット部を予め設け、その上にＨＤＰ層間酸化膜と、ＳｉＯＮ膜またはＳｉＮ膜とを成長させ、さらにその上にバンプ電極を形成する。この時、スリットの上部における各層に、凹凸が継承される。バンプ電極表面の凹部にプローブカードの針を乗せることで、針ズレを防止出来る。
【選択図】図８

Description

本発明は、半導体装置と、その製造方法とに係り、特に、バンプ電極を具備する半導体装置と、その製造方法とに係る。
近年、半導体装置におけるボンディングパッド部の狭小化が進んでいる。また、ボンディングパッド数が増大している。これらの変化に伴い、バンプ電極表面にＰＷを行うときにおける、プローブカードの針ズレ発生が多くなってきている。プローブカードの針ズレが生じると、バンプ電極以外のパターンに針が当たる場合がある。その結果、半導体装置の表面に傷が発生し、製品不良となる場合がある。
図１は、従来技術における半導体装置の、バンプ電極７の断面図である。バンプ電極７の下に設けられたＡｌ（Ａｌｕｍｉｎｉｕｍ：アルミニウム）層ボンディングパッド１の、バンプ電極７側の表面は平坦なので、バンプ電極７の表面もほぼ平坦である。実際には、Ａｌボンディングパッド１の左右両端の段差部分において、バンプ電極７表面は若干段差が生じている。しかし、両段差部分間の距離が数十μｍ程度あるため、バンプ電極７の表面はなだらかな形状となり、実質的に平坦である。
上記に関連して、特許文献１（特開２００３−３４７３５１号公報）には、半導体装置に係る発明が開示されている。
特許文献１発明の半導体装置は、半導体基板と、配線層と、突起層と、導電層とを備える。ここで、半導体基板は、半導体素子部を有する。配線層は、半導体基板の主面上に形成されている。所定のパッド領域において、配線層の上に選択的に形成された少なくともひとつの突起を有する。導電層は、パッド領域内において突起層の露出面と配線層の露出面とによって形成される凹凸面を覆うことにより、凹凸面に沿った起伏を有する。
特開２００３−３４７３５１号公報
従来は、図１にあるように、Ａｌ層ボンディングパッド部１が平坦な構造になっている。このため、バンプ電極７を形成した後でも、バンプ電極７の表面は平坦である。その結果、プローブカードの針ズレが生じると、針がバンプ電極７から滑り落ちて外れ、バンプ電極７以外にプローブカードの針が当たり、パターン上に傷を発生させ、不良を発生させていた。
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による半導体装置は、導電部（１）と、バンプ電極（７）とを具備する。ここで、導電部（１）は、半導体チップ（３）の上に形成されている。バンプ電極（７）は、導電部（１）の上に形成されている。導電部（１）は、導電部（１）の他の部分よりも厚さが少ないスリット部（２）を具備する。バンプ電極（７）は、スリット部（２）の上に形成された部分に、スリット部（２）の形状に対応する凹部を具備する。
本発明による半導体装置製造方法は、（ａ）半導体チップ（３）の上に導電部（１）を形成するステップと、（ｂ）導電部（１）の上に、バンプ電極（７）を形成するステップとを具備する。ここで、導電部（１）は、導電部（１）の他の部分よりも厚さが少ないスリット部（２）を具備する。ステップ（ｂ）は、（ｂ−１）バンプ電極（７）のうち、スリット部（２）の上に形成された部分に、スリット部（２）の形状に対応する凹部を残すステップを具備する。
バンプ電極７表面に凹凸を形成する。バンプ電極７表面の凹部にプローブカードの針を乗せることで、針ズレを防止出来る。本発明では、Ａｌ層ボンディングパッド部１にスリット部２を予め設け、その上にＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）層間酸化膜４と、ＳｉＯＮ膜５またはＳｉＮ膜５とを成長させ、さらにその上にバンプ電極７を形成する。この時、スリット部２の上部における各層に、凹凸が形成される。
図１は、従来技術における半導体装置の、バンプ電極７の断面図である。 図２は、従来技術におけるＡｌ層ボンディングパッド部１の平面図である。 図３は、従来技術における、Ａｌ層ボンディングパッド部１の上に成長したＨＤＰ層間酸化膜４と、ＨＤＰ層間酸化膜４の上にＳｉＯＮ膜５またはＳｉＮ膜５とが成長した後の、Ａｌ層ボンディングパッド部１の断面図である。 図４は、従来技術における、カバー開口部６を形成した後の、Ａｌ層ボンディングパッド部１の断面図である。 図５は、本発明の第１の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。 図６は、本発明の第１の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の上にＨＤＰ層間酸化膜４とＳｉＯＮ膜５またはＳｉＮ膜５とを成長させた後の断面図である。 図７は、本発明の第１の実施形態における半導体装置の、カバー開口部６を形成した後の断面図である。 図８は、本発明の第１の実施形態における半導体装置の、バンプ電極７を形成した後の断面図である。 図９は、本発明の第２の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。 図１０は、本発明の第２の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。 図１１は、本発明の第２の実施形態における半導体装置の断面図である。 図１２は、本発明の第３の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。 図１３は、本発明の第３の実施形態における半導体装置の断面図である。 図１４は、本発明の第４の実施形態における、複数のＡｌ層ボンディングパッド部１の平面図である。
添付図面を参照して、本発明による半導体装置と、半導体製造方法とを実施するための形態を以下に説明する。
本発明による第１の実施形態を説明する前に、従来技術による半導体製造方法の例と、その方法で製造される半導体装置の例とについて説明する。
図２は、従来技術におけるＡｌ層ボンディングパッド部１の平面図である。このＡｌ層ボンディングパッド部１は、表面が平坦である。
図３は、従来技術における、Ａｌ層ボンディングパッド部１の上に成長したＨＤＰ層間酸化膜４と、ＨＤＰ層間酸化膜４の上にＳｉＯＮ膜５またはＳｉＮ膜５とが成長した後の、Ａｌ層ボンディングパッド部１の断面図である。
図４は、従来技術における、カバー開口部６を形成した後の、Ａｌ層ボンディングパッド部１の断面図である。このカバー開口部６を形成するためには、Ａｌ層ボンディングパッド部の上のＨＤＰ層間酸化膜４と、ＨＤＰ層間酸化膜４の上のＳｉＯＮ膜５またはＳｉＮ膜５とを、カバーＰＲ（Ｐｈｏｔｏ Ｒｅｓｉｔ：フォトレジスト）工程によりエッチングする。
カバー開口部６を形成した後、Ａｌ層ボンディングパッド部１の上にバンプ電極７を形成すると、上述した図１の結果が得られる。すなわち、バンプ電極７の下に設けられたＡｌ層ボンディングパッド１の、バンプ電極７側の表面は平坦なので、バンプ電極７の表面もほぼ平坦である。実際には、Ａｌボンディングパッド１の左右両端の段差部分において、バンプ電極７表面は若干段差が生じている。しかし、両段差部分間の距離が数十μｍ程度あるため、バンプ電極７の表面はなだらかとなり、その上をプローブカードの針が滑るという点において実質的に平坦である。
（第１の実施形態）
図５は、本発明の第１の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。なお、Ａｌ層ボンディングパッド部１は、アルミニウム以外の導電部であっても構わない。このＡｌ層ボンディングパッド部１には、スリット部２が設けてある。なお、この例では、スリット部２がＡｌ層ボンディングパッド部１を厚み方向に貫通しているが、必ずしも貫通する必要は無い。すなわち、Ａｌ層ボンディングパッド部１の表面から十分な深さを持つ凹部であっても良い。また、スリット部２の形状は、図５のような長方形に限定されず、Ａｌ層ボンディングパッド部１の中であるかぎり自由にデザインされて良い。
Ａｌ層ボンディングパッド部１を形成するには、始めからスリット部２以外の部分だけを形成しても良いし、または、スリット部２を含む全域を形成して後にスリット部２を除去しても良い。
図６は、本発明の第１の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の上にＨＤＰ層間酸化膜４とＳｉＯＮ膜５またはＳｉＮ膜５とを成長させた後の断面図である。スリット部２の上部では、ＨＤＰ層間酸化膜４とＳｉＯＮ膜５またはＳｉＮ膜５との表面には、スリット部２の形状に対応して凹凸が形成されている。
なお、Ａｌ層ボンディングパッド部１と、ＨＤＰ層間酸化膜４とは、必ずしも直接的に重なっていなくても良い。例えば、Ａｌ層ボンディングパッド部１と、ＨＤＰ層間酸化膜４との間に、別の構成要素があっても良い。同様に、ＨＤＰ層間酸化膜４と、ＳｉＯＮ膜５またはＳｉＮ膜５とは、必ずしも直接的に重なっていなくても良い。ＨＤＰ層間酸化膜４と、ＳｉＯＮ膜５またはＳｉＮ膜５との間に、別の構成要素があっても良い。
図７は、本発明の第１の実施形態における半導体装置の、カバー開口部６を形成した後の断面図である。このカバー開口部６を形成するためには、Ａｌ層ボンディングパッド部の上のＨＤＰ層間酸化膜４と、ＨＤＰ層間酸化膜４の上のＳｉＯＮ膜５またはＳｉＮ膜５とを、カバーＰＲ工程によりエッチングする。
なお、カバー開口部６を形成する方法は、エッチングに限定されない。他の方法でカバー開口部６を形成しても構わない。
この時、カバー開口部６の範囲は、スリット部２にかからないことが好ましい。
図８は、本発明の第１の実施形態における半導体装置の、バンプ電極７を形成した後の断面図である。バンプ電極７の表面形状には、下地の凹凸が継承される。すなわち、スリット部２の上部では、バンプ電極７の表面にも、スリット部２の形状に対応して凹凸が形成されている。
スリット部２の幅は、数μｍ程度であることが好ましい。ただし、スリット部２の幅、Ａｌ層ボンディングパッド部１の厚み、バンプ電極７の厚み、などの条件を整えることで、バンプ電極７表面の凹凸の形状は調節可能である。
このように形成された、バンプ電極７の表面における凹凸は、プローブカードの針に対してストッパーの役割を担うことが出来る。その結果、針ズレが発生しても、バンプ電極以外のパターンにおけるキズの発生を防止出来る。
（第２の実施形態）
図９は、本発明の第２の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。Ａｌ層ボンディングパッド部１の四方に、スリット部２が設けてある。こうすることで、バンプ電極７の四方に凹凸を形成することが出来る。したがって、プローブカードの針が一度バンプ電極７の中心部に降りたなら、バンプ電極７の上でいくら滑っても周縁部より外に逃げることは無い。
図１０は、本発明の第２の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。図９との違いは、スリット部２が複数に分かれていることによって、スリット部２がＡｌ層ボンディングパッド部１を貫通していても、Ａｌ層ボンディングパッド部１の周縁部と中心部とが一体化されていることである。このことは、Ａｌ層ボンディングパッド部１を形成する工程などにおいて技術的な困難を回避することを可能とする。なお、２つのスリット部２の距離が、プローブカードの針の太さよりも十分小さければ、針がＡｌ層ボンディングパッド部１の周縁部に逃げることは無い。
図１１は、本発明の第２の実施形態における半導体装置の断面図である。第１の実施形態における図８との違いは、バンプ電極７の両端に凹部があることであるが、実際には凹部はバンプ電極７の周囲を一周している。したがって、プローブカードの針がバンブ電極７の表面をどの方向に滑ったとしてもストッパーが働く。
その他の特徴は、第１の実施形態と同じであるので説明を省略する。
（第３の実施形態）
図１２は、本発明の第３の実施形態における半導体装置の、Ａｌ層ボンディングパッド部１の平面図である。このＡｌ層ボンディングパッド部１には、２本の平行なスリット部２が形成されている。
このＡｌ層ボンディングパッド部１を用いて、第１の実施形態と同様に、ＨＤＰ層間酸化膜４と、ＳｉＯＮ膜５またはＳｉＮ膜５とを成長させて、カバー開口部６を形成して、バンプ電極７を形成する。
図１３は、本発明の第３の実施形態における半導体装置の断面図である。スリット部２の数に応じて、バンプ電極７表面の凹凸の数も複数になっている。凹凸形状が複数存在するので、プローブカードの針に対するストッパーとしての効果も増大する。すなわち、プローブカードの針が第１の凹部を突破した場合でも、第２の凹部が再度ストッパーとして働く。
その他の特徴については、第１の実施形態と同様であるので説明を省略する。
（第４の実施形態）
図１４は、本発明の第４の実施形態における、複数のＡｌ層ボンディングパッド部１の平面図である。ここでは、１枚の半導体チップ３上に、スリット部２をそれぞれ具備する複数のＡｌ層ボンディングパッド部１が形成されている。
複数のＡｌ層ボンディングパッド部１は、複数のスリット部２が半導体チップ３の外周上下左右に配置されるように設計されている。一般的に、プローブカードの針は半導体チップ３の内側から外側に向けてプロービングされる。したがって、この実施形態によれは、針ズレが発生したとしても、複数のスリット部２がそれぞれストッパーとなり、本発明の効果がより一層向上する。
これまで、本発明の複数の実施形態について説明したが、それぞれの実施形態における特徴は、技術的に矛盾しない範囲において、自由に組み合わせることが可能である。
１ Ａｌ層ボンディングパッド部
２ スリット部
３ 半導体チップ
４ ＨＤＰ層間酸化膜
５ ＳｉＯＮ膜またはＳｉＮ膜
６ カバー開口部
７ バンプ電極

Claims (14)

  1. 半導体チップの上に形成された導電部と、
    前記導電部の上に形成されたバンプ電極と
    を具備し、
    前記導電部は、
    前記導電部の他の部分よりも厚さが少ないスリット部
    を具備し、
    前記バンプ電極は、
    前記スリット部の上に形成された部分に、前記スリット部の形状に対応する凹部を具備する
    半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記スリット部と、前記バンプ電極の間に形成された、絶縁層
    をさらに具備する
    半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記絶縁層は、
    前記導電部の上に形成されたＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）層間酸化膜と、
    前記ＨＤＰ層間酸化膜の上に形成されたＳｉＯＮ膜またはＳｉＮ膜と
    を具備する
    半導体装置。
  4. 請求項１〜３のいずれかに記載の半導体装置において、
    前記スリット部は、前記導電部を厚さ方向に貫通している
    半導体装置。
  5. 請求項１〜３のいずれかに記載の半導体装置において、
    前記スリット部は、
    前記導電部の厚さ方向における凹部
    を具備する
    半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置において、
    前記導電部は、
    複数のスリット部
    を具備し、
    前記バンプ電極は、
    前記複数のスリット部にそれぞれ対応する複数の凹部
    を具備する
    半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記複数のスリット部は、前記導電部において、お互いに平行に配置されており、
    前記複数の凹部は、前記バンプ電極において、お互いに平行に配置されている
    半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記複数のスリット部は、前記導電部の周囲に、お互いに分散されて配置されており、
    前記複数の凹部は、前記バンプ電極の周囲に、お互いに分散されて配置されている
    半導体装置。
  9. 請求項１〜８のいずれかに記載の半導体装置において、
    前記バンプ電極を複数具備する
    半導体装置。
  10. （ａ）他の部分よりも厚さが少ないスリット部を具備する導電部を半導体チップの上に形成するステップと、
    （ｂ）前記スリット部の上の部分において、前期スリット部の形状に対応する凹部が形成されるように、バンプ電極を前記導電部の上に形成するステップと
    を具備する
    半導体装置製造方法。
  11. 請求項１０に記載の半導体装置製造方法において、
    （ｃ）前記導電部の上に、絶縁層を形成するステップと、
    （ｄ）前記絶縁層の一部を取り除いてカバー開口部を形成するステップと
    をさらに具備し、
    前記ステップ（ｃ）は、
    （ｃ−１）前記絶縁層のうち、前記スリット部の上に形成された部分に、前記スリット部の形状に対応する凹部を残すステップ
    を具備し、
    前記ステップ（ｄ）は、
    （ｄ−１）前記絶縁層のうち、前記スリット部の上に形成された部分を残すステップ
    を具備する
    半導体装置製造方法。
  12. 請求項１１に記載の半導体装置製造方法において、
    前記ステップ（ｃ）は、
    （ｃ−２）前記導電部の上に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）層間酸化膜を形成するステップと、
    （ｃ−３）前記ＨＤＰ層間酸化膜の上に、ＳｉＯＮ膜またはＳｉＮ膜を形成するステップと
    を具備する
    半導体装置製造方法。
  13. 請求項１０〜１２のいずれかに記載の半導体装置製造方法において、
    前記ステップ（ａ）は、
    （ａ−１）前記スリット部以外の部分に導電部を形成するステップ
    を具備する
    半導体装置製造方法。
  14. 請求項１０〜１２のいずれかに記載の半導体装置製造方法において、
    前記ステップ（ａ）は、
    （ａ−２）前記スリット部を含む全域に導電部を形成するステップと、
    （ａ−３）前記全域の導電部のうち、前記スリット部に対応する部分を除去するステップと
    を具備する
    半導体装置製造方法。
JP2009002665A 2009-01-08 2009-01-08 半導体装置 Withdrawn JP2010161217A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009002665A JP2010161217A (ja) 2009-01-08 2009-01-08 半導体装置
CN201010002026A CN101777543A (zh) 2009-01-08 2010-01-07 半导体器件
US12/654,903 US20100270672A1 (en) 2009-01-08 2010-01-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002665A JP2010161217A (ja) 2009-01-08 2009-01-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2010161217A true JP2010161217A (ja) 2010-07-22

Family

ID=42513940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002665A Withdrawn JP2010161217A (ja) 2009-01-08 2009-01-08 半導体装置

Country Status (3)

Country Link
US (1) US20100270672A1 (ja)
JP (1) JP2010161217A (ja)
CN (1) CN101777543A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028947A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
JP2003347351A (ja) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP5148825B2 (ja) * 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2008166432A (ja) * 2006-12-27 2008-07-17 Sharp Corp クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法

Also Published As

Publication number Publication date
US20100270672A1 (en) 2010-10-28
CN101777543A (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2010161217A (ja) 半導体装置
KR100763709B1 (ko) 반도체 소자의 패드 형성 방법
JP4627448B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP2014082468A (ja) 基板部材及びチップの製造方法
KR20090040609A (ko) 필링 방지를 위한 본딩패드 및 그 형성방법
TWI527104B (zh) 半導體裝置及其製造方法
JP4273356B2 (ja) 半導体装置の製造方法
JP2008066440A (ja) 半導体装置およびその製造方法
JP4092214B2 (ja) 半導体装置
TW202115846A (zh) 接墊結構
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
KR102082466B1 (ko) 반도체 소자
JP2011040669A (ja) 半導体装置
KR20090093775A (ko) 반도체 소자
KR100709454B1 (ko) 반도체 소자의 형성 방법
JP2012089703A (ja) 半導体素子の製造方法及び半導体素子
KR100927412B1 (ko) 반도체 소자의 제조 방법
JP2006269747A (ja) Ｉｃチップ
KR20180056725A (ko) 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
TWI527112B (zh) 封裝基板之製法
JP5033071B2 (ja) 半導体装置の製造方法
KR100668863B1 (ko) 반도체 소자 및 그 제조방법
JP2014022694A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403