JP2003347351A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003347351A
JP2003347351A JP2002155399A JP2002155399A JP2003347351A JP 2003347351 A JP2003347351 A JP 2003347351A JP 2002155399 A JP2002155399 A JP 2002155399A JP 2002155399 A JP2002155399 A JP 2002155399A JP 2003347351 A JP2003347351 A JP 2003347351A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
pad region
oxide film
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002155399A
Other languages
English (en)
Inventor
Masakazu Okada
昌和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002155399A priority Critical patent/JP2003347351A/ja
Priority to US10/279,922 priority patent/US20030222348A1/en
Publication of JP2003347351A publication Critical patent/JP2003347351A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 プローブテストにおいてプローブ針に過剰な
圧力を加えなくともパッド領域表面の酸化膜を確実に剥
離でき、良好なピンコンタクトを確保できる半導体装置
を提供する。 【解決手段】 半導体装置１００のパッド領域５では、
Ｃｕ配線層のＣｕ層２１上に窒化膜３および層間酸化膜
４で構成される複数の突起５２が形成されており、この
突起５２とＣｕ層２１との上にはアルミウム電極６が形
成されている。このアルミウム電極６は、その上面に酸
化膜のアルミナ層６４が形成されるとともに、突起５２
に応じた起伏を有している。このような構成のパッド領
域５により、プローブテストにおいてプローブ針との接
触面積が減少するため、プローブ針に過剰な圧力を加え
なくともパッド領域５表面の酸化膜を確実に剥離でき、
良好なピンコンタクトを確保できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パッド領域を有
する半導体装置に関する。
【０００２】
【従来の技術】図２０から図２４は、従来の技術に係る
半導体装置の製造方法を工程順に模式的に示す断面図で
ある。
【０００３】まず、半導体基板１上に半導体素子部ＳＴ
を生成した後に、Ｃｕ配線層２を形成する(図２０)。こ
のＣｕ配線層２は、Ｃｕ層２１と層間酸化膜２２とで構
成されている。
【０００４】次に、Ｃｕ配線層２上に窒化膜３をデポジ
ションした後、窒化膜３上に層間酸化膜４をデポジショ
ンする。そして、層間酸化膜４上にレジスト層を形成
し、写真製版（フォトリソグラフィー）を使用してパタ
ーニングする。その後、レジスト層の残部をマスクとし
て層間酸化膜４を選択的にエッチングした後、Ｏ2プラ
ズマによりレジスト層の残部を除去する。さらに、エッ
チング後の層間酸化膜４をマスクにして窒化膜３の一部
をエッチングし、パッド領域５の開口部５１を形成する
(図２１)。このエッチングの際には、開口部５１内の全
面で、窒化膜３および層間酸化膜４が除去される。
【０００５】次に、層間酸化膜４およびＣｕ配線層２の
上に、バリアメタル層６１、アルミニウム層６２および
窒化チタン(ＴＩＮ)層６３を順次にスパッタで形成した
後、窒化チタン層６３上にレジスト層を形成し、写真製
版を使用してレジスト層をパターニングする。そして、
レジスト層の残部をマスクとして、バリアメタル層６
１、アルミニウム層６２および窒化チタン層６３の積層
構造を選択的にエッチングした後、Ｏ2プラズマにより
レジスト層の残部を除去する。これによってパッド領域
５のアルミニウム電極（以下「ＡＬ電極」）６を形成す
る(図２２)。
【０００６】次に、この構造上にプラズマＣＶＤ法で窒
化膜７をデポジションし、その上にレジスト層を形成し
た後、写真製版を使用してレジスト層をパターニングす
る。そして、レジスト層の残部をマスクとして窒化膜７
を選択的にエッチングした後、Ｏ2プラズマによりレジ
スト層の残部を除去する。これによって窒化膜７のうち
パッド領域５のＡＬ電極６の上部が開口する(図２３)。
この窒化膜７のエッチングの際には、ＡＬ電極６のうち
開口部の窒化チタン層６３は、窒化膜７とともにエッチ
ングされるが、同時にＯ2プラズマにより開口部のアル
ミニウム層６２の上面が酸化されアルミナに変質し、絶
縁性を有するアルミナ層６４が生成されることとなる。
【０００７】次に、この構造上に感光性ポリイミド層８
を塗布し、この感光性ポリイミド層８に対する写真製版
と現像とを行うことによって、ポリイミド層８のうちパ
ッド領域５のＡＬ電極６上の部分を除去して開口部８１
を形成する(図２４)。これにより、開口部８１を有する
半導体装置（半導体デバイス）が製造されることとな
る。
【０００８】以上のように製造された半導体装置に対し
て、その後にアセンブリが行われるが、通常アセンブリ
前にウェハ状態においてプローブ針５９を半導体装置に
接触させるテスト(以下では「プローブテスト」という)
が行われる(図２５)。このプローブテストでは、プロー
ブ針５９からパッド領域５に圧力を加えてアルミナ層６
４を剥ぎ取り、プローブ針５９とアルミニウム層６２と
のコンタクトを取る必要がある。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置では、プローブテストにおいて
アルミナ層６４を確実に剥ぎ取るようにプローブ針５９
に過剰な圧力を加えると、図２５に示すようにＡＬ電極
６下の層間酸化膜２２でクラック２２ｃが発生するた
め、多層に配置されるＣｕ層２１ａとＣｕ層２１ｂとが
ショートするという問題がある。
【００１０】一方、これを防止するためには、プローブ
針５９の接触圧力を低下させるのが有効であるが、その
ようにすると、図２６に示すようにアルミナ層（一般に
は酸化膜）６４を剥離できなくなるため、ピンコンタク
トのオープン不良が発生するという問題がある。
【００１１】本発明は、上記の問題を解決するためにな
されたもので、プローブテストにおいてプローブ針に過
剰な圧力を加えなくともパッド領域表面の酸化膜を確実
に剥離でき、良好なピンコンタクトを確保できる半導体
装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
め、請求項１の発明は、半導体装置であって、(a)半導
体素子部を有する半導体基板と、(b)前記半導体基板の
主面上に形成された配線層と、(c)所定のパッド領域に
おいて、前記配線層の上に選択的に形成された少なくと
もひとつの突起を有する突起層と、(d)前記パッド領域
内において前記突起層の露出面と前記配線層の露出面と
によって形成される凹凸面を覆うことにより、前記凹凸
面に沿った起伏を有する導電層とを備える。
【００１３】また、請求項２の発明は、請求項１の半導
体装置であって、前記突起層が絶縁材料で形成されてい
る。
【００１４】また、請求項３の発明は、請求項１の半導
体装置であって、前記突起層が導電材料で形成されてい
る。
【００１５】また、請求項４の発明は、請求項１ないし
請求項３のいずれかの発明に係る半導体装置であって、
前記突起層が、前記導電層よりも薄い層厚を有する。
【００１６】また、請求項５の発明は、請求項１ないし
請求項４のいずれかの発明に係る半導体装置であって、
前記突起層が、複数の突起を有する。
【００１７】また、請求項６の発明は、請求項５の半導
体装置であって、前記複数の突起が格子状に配列してい
る。
【００１８】また、請求項７の発明は、請求項５または
請求項６の半導体装置であって、前記複数の突起のそれ
ぞれは、前記配線層に平行な断面が略円形である。
【００１９】また、請求項８の発明は、請求項５の半導
体装置において、前記複数の突起は、前記パッド領域の
中央付近から放射状に配置される。
【００２０】また、請求項９の発明は、請求項５の発明
に係る半導体装置であって、前記複数の突起は、前記パ
ッド領域の中央付近まわりに同心円状に配置される。
【００２１】また、請求項１０の発明は、請求項５ない
し請求項９のいずれかの発明に係る半導体装置におい
て、前記複数の突起のそれぞれは、前記配線層に垂直な
断面が錐状である。
【００２２】
【発明の実施の形態】実施の形態１．図１から図５は、
本発明の実施の形態１に係る半導体装置１００の製造方
法を工程順に模式的に示す断面図である。
【００２３】まず、シリコンウエハ状態の半導体基板１
の主面に半導体素子部ＳＴを生成した後に、半導体基板
１の上主面上にＣｕ配線層２を形成する(図１)。このＣ
ｕ配線層２は、Ｃｕ層２１（上側Ｃｕ層２１ａおよび下
側Ｃｕ層２１ｂ）と層間酸化膜２２とで構成されてお
り、半導体素子部ＳＴと電気的に接続されている。
【００２４】次に、Ｃｕ配線層２上に窒化膜３をデポジ
ション(堆積)した後、窒化膜３上に層間酸化膜４をデポ
ジションする。そして、層間酸化膜４上にレジスト層を
形成し、写真製版を使用してレジスト層をパターニング
する。その後、レジスト層の残部をマスクとして層間酸
化膜４を選択的にエッチングした後、Ｏ2プラズマによ
りレジスト層の残部を除去する。
【００２５】さらに、このようにしてパターニングされ
た後の層間酸化膜４をマスクにして窒化膜３を選択的に
エッチングし、窒化膜３に、パッド領域５の開口部５１
に相当する領域を形成する(図２)。すなわち、Ｃｕ配線
層２上に形成された絶縁膜(窒化膜３および層間酸化膜
４)をパッド領域５において選択的に除去することで、
複数の微細な突起５２からなる第１突起層ＰＴ１が生成
される。図６に示すように、開口部５１は、半導体基板
１の主面に平行な（したがってＣｕ配線層２の主面に平
行な）平面方向において略円形であり、その中には、上
記平面方向において略円形の断面を持つ多数の突起５２
が格子状に多数配置されるレイアウトとなる。このよう
に突起５２はＣｕ配線層２に平行な断面が略円形となる
ため、後述するアルミナ層６４の剥離を容易に行えるこ
ととなる。
【００２６】また、Ｃｕ配線層２上に凸部配列５ｐとし
て選択的に形成されたそれぞれの突起５２の膜厚、すな
わちパッド領域５内で選択的に形成された多数の微小多
層膜（窒化膜３および層間酸化膜４の積層アイランド）
の膜厚は、後でその上に形成されるパッド領域５のアル
ミニウム電極６(図３参照)の膜厚より薄くし、パッド領
域５のＡＬ電極６で突起５２に乗り上げる箇所が、オー
バーハングにならないようにすることが好ましい。この
オーバーハングが発生すると、製造された半導体装置１
００(図５参照)にバンプを形成する場合、オーバーハン
グした側面にスパッタ膜が付着せず、ボイド等が残って
腐食などの不具合を発生させる可能性があるためであ
る。
【００２７】次に、Ｃｕ配線層２の露出面と突起５２の
配列の露出面とを含む範囲上に、バリアメタル層６１、
アルミニウム層６２および窒化チタン層６３を順次にス
パッタで形成してこれらの３層からなる積層構造を得た
後、窒化チタン層６３上にレジスト層を形成し、写真製
版を使用してレジスト層をパターニングする。そして、
レジスト層の残部をマスクとしてこの積層構造（バリア
メタル層６１、アルミニウム層６２および窒化チタン層
６３）を選択的にエッチングした後、Ｏ2プラズマによ
りレジスト層の残部を除去する。これによってパッド領
域５のアルミニウム電極（ＡＬ電極）６を形成する(図
３)。この際には、ＡＬ電極６の厚さが略均一になるよ
うに、バリアメタル層６１、アルミニウム層６２および
窒化チタン層６３をスパッタで生成するのが好ましい。
このように形成されたＡＬ電極６は、パッド領域５内に
おいて、突起層ＰＴ１すなわち凸部配列５ｐの露出面と
Ｃｕ配線層２の露出面とによって形成される凹凸面を覆
うことにより、この凹凸面に沿った起伏ＰＴ２を有す
る。
【００２８】次に、これらの構造の上にプラズマＣＶＤ
法で窒化膜７をデポジションし、その上にレジスト層を
形成した後、写真製版を使用してレジスト層をパターニ
ングする。そして、レジスト層の残部をマスクとして窒
化膜７を選択的にエッチングした後、Ｏ2プラズマによ
りレジスト層の残部を除去する。これによって窒化膜７
のうちパッド領域５のＡＬ電極６の上部が開口する(図
４)。なお、このエッチングでは、サイドウオールを形
成させないために等方性エッチングで行うのが好まし
い。
【００２９】この窒化膜７のエッチングの際には、ＡＬ
電極６のうち開口部の窒化チタン層６３は、窒化膜７と
ともにエッチングされるが、同時にＯ2プラズマにより
開口部のアルミニウム層６２の表面が酸化されアルミナ
に変質し、絶縁性を有するアルミナ層６４が生成される
こととなる。したがって、起伏ＰＴ２は、それぞれがバ
リアメタル層６１とアルミニウム層６２とアルミナ層６
４との積層構造となっている多数の微細アイランドの配
列パターンとなる。
【００３０】次に、この構造上に感光性ポリイミド層８
を塗布し、この感光性ポリイミド層８に対する写真製版
と現像とを行うことによって、ポリイミド層８のうちパ
ッド領域５のＡＬ電極６上の部分を除去して開口部８１
を形成する(図５)。これにより、開口部８１を有する半
導体装置１００が製造されることとなる。
【００３１】以上の製造方法により製造された半導体装
置１００では、パッド領域５の表面で凹凸が生じ、プロ
ーブテストにおいてプローブ針５９の先端をパッド領域
５の開口部５１に接触させて圧力を加えたときにプロー
ブ針５９の先端との接触面積が小さいため、パッド領域
表面が平坦な従来技術に比べてプローブ針５９の小さい
圧力でアルミナ層６４を剥離できる。その結果、プロー
ブテストにおいてプローブ針５９に過剰な圧力を加えな
くともパッド領域表面のアルミナ層６４を確実に剥離で
き、良好なピンコンタクトを確保できることとなる。し
たがって、プローブ針５９に検査電圧を印加し、あるい
は半導体装置１００の出力をプローブ針５９から取り出
して検査を行う際に、正確な検査を行うことができる。
【００３２】実施の形態２．図７から図１０は、本発明
の実施の形態２に係る半導体装置２００の製造方法を工
程順に模式的に示す断面図である。
【００３３】まず、実施の形態１と同様にして、ウエハ
状態の半導体基板１の主面に半導体素子部ＳＴを生成し
た後に、Ｃｕ配線層２を形成し、図１に示された構成を
得る。そして、実施の形態１と同様に、この構造の上に
窒化膜３および層間酸化膜４とを順次にデポジションし
た後、写真製版によるレジスト層のパターニング、窒化
膜３および層間酸化膜４のエッチングとＯ2プラズマに
よるレジスト除去とを行い、パッド領域５に凸部５ｐが
生成された図２および図６の構成を得る。
【００３４】次に、高密度プラズマＣＶＤ法(以下では
単に「ＨＤＰ」という)を利用して、層間酸化膜４をデ
ポジションした後、堆積した層間酸化膜４のエッチバッ
クを行う。ここでは、パッド領域５内の突起５３の高さ
がＡＬ電極６(図８参照)の膜厚と同程度になるまでエッ
チングし、図７に示すように上面が錐状となる多数の突
起５３からなる凸部配列５ｑを得る。このように生成さ
れた突起５３によっても、後で上層に形成されるＡＬ電
極６でオーバーハングが生じるのを防止できる。このＨ
ＤＰを利用して錐状の突起５３を生成する方法を、以下
で詳細に説明する。
【００３５】図１１は、ＨＤＰを利用して錐状の突起５
３を生成する方法を説明するための拡大図である。
【００３６】図１１(ａ)に示すＣｕ層２１上の突起５２
(図２参照)に対して、ＨＤＰによって酸化膜４ａをデポ
ジションする(図１１(ｂ))。ここでは、平坦な広い平面
上に成膜する場合と、凹凸を有し狭い平面上に成膜する
場合とでは形成される膜の厚さに大きな差が生じるＨＤ
Ｐを利用することにより、突起５２上で中央が隆起した
酸化膜４ａが堆積することとなる。Ｃｕ配線層２に平行
な面を水平方向としたとき、このデポジションでは、突
起５２の水平幅Ｗの半分程度となる高さＨまで酸化膜４
ａを堆積させる。したがって、突起５２の水平断面が略
円形である場合には、高さＨの値は、突起５２の直径の
半分すなわち突起５２の水平半径程度が好ましい。そし
て、エッチバックを行うことにより、図１１(ｃ)に示す
ように上面が鋭角で尖った、すなわち中央が隆起した形
状を有する突起５３が生成されることとなる。このよう
に生成された複数の突起５３のそれぞれは、Ｃｕ配線層
２１に垂直な断面が錐状であるとともに、Ｃｕ配線層２
に平行な断面すなわち水平断面が略円形であるため、ア
ルミナ層６４の剥離を容易に行えることとなる。
【００３７】次に、Ｃｕ配線層２の露出面および突起５
３の露出面とを含む範囲上に、バリアメタル層６１、ア
ルミニウム層６２および窒化チタン層６３を順次にスパ
ッタで形成した後、窒化チタン層６３上にレジスト層を
形成し、写真製版を使用してレジスト層をパターニング
する。そして、レジスト層の残部をマスクとして、バリ
アメタル層６１、アルミニウム層６２および窒化チタン
層６３の積層構造を選択的にエッチングした後、Ｏ2プ
ラズマによりレジスト層の残部を除去する。これによっ
てパッド領域５のＡＬ電極６を形成する(図８)。このよ
うに形成されたＡＬ電極６は、パッド領域５内におい
て、突起層ＰＴ１すなわち凸部配列５ｑの露出面とＣｕ
配線層２の露出面とによって形成される凹凸面を覆うこ
とにより、この凹凸面に沿った起伏ＰＴ２を有する。
【００３８】次に、これらの構造の上にプラズマＣＶＤ
法で窒化膜７をデポジションし、その上にレジスト層を
形成した後、写真製版を使用してレジスト層をパターニ
ングする。そして、レジスト層の残部をマスクとして窒
化膜７を選択的にエッチングした後、Ｏ2プラズマによ
りレジスト層の残部を除去する。これによって窒化膜７
のうちパッド領域５のＡＬ電極６の上部が開口する(図
９)。なお、このエッチングでは、サイドウオールを形
成させないために等方性エッチングで行うのが好まし
い。
【００３９】この窒化膜７のエッチングの際には、ＡＬ
電極６のうち開口部の窒化チタン層６３は、窒化膜７と
ともにエッチングされるが、同時にＯ2プラズマにより
開口部のアルミニウム層６２の表面が酸化されアルミナ
に変質し、絶縁性を有するアルミナ層６４が生成される
こととなる。したがって、起伏ＰＴ２は、それぞれがバ
リアメタル層６１とアルミニウム層６２とアルミナ層６
４との積層構造となっている多数の微細アイランドの配
列パターンとなる。
【００４０】次に、この構造上に感光性ポリイミド層８
を塗布し、この感光性ポリイミド層８に対する写真製版
と現像とを行うことによって、ポリイミド層８のうちパ
ッド領域５のＡＬ電極６上の部分を除去して開口部８１
を形成する(図１０)。これにより、ポリイミド層８に開
口部８１を有する半導体装置２００が製造されることと
なる。
【００４１】以上の製造方法により製造された半導体装
置２００では、実施の形態１と同様に、パッド領域５の
表面で凹凸が生じるため、プローブテストにおいてプロ
ーブ針５９に過剰な圧力を加えなくともパッド領域表面
のアルミナ層６４を確実に剥離でき、良好なピンコンタ
クトを確保できることとなる。さらに、半導体装置２０
０では、突起５３の上面が錐状であるため、ＡＬ電極６
表面の起伏も尖ったものとなり、アルミナ層６４の剥離
を一層容易に行える。したがって、プローブ針５９に検
査電圧を印加し、あるいは半導体装置２００の出力をプ
ローブ針５９から取り出して検査を行う際に、正確な検
査を行うことができる。
【００４２】実施の形態３．図１２から図１６は、本発
明の実施の形態３に係る半導体装置３００の製造方法を
工程順に模式的に示す断面図である。
【００４３】まず、実施の形態１と同様にして、ウエハ
状態の半導体基板１の主面に半導体素子部ＳＴを生成し
た後に、Ｃｕ配線層２を形成し、図１に示された構成を
得る。そして、実施の形態１と同様に、この構造の上に
窒化膜３および層間酸化膜４とを順次にデポジションす
る。ただし、実施の形態１と異なり、この窒化膜３およ
び層間酸化膜４の厚さの選択による技術的効果の差は少
ない。その後、写真製版によるレジスト層のパターニン
グ、窒化膜３および層間酸化膜４のエッチングとＯ2プ
ラズマによるレジスト除去とを行い、パッド領域５の開
口部５１を形成する(図１２)。ここでは、上記の各実施
の形態と異なり、開口部５１全面について窒化膜３およ
び層間酸化膜４を除去する。
【００４４】次に、Ｃｕ配線層２の上に、バリアメタル
層９１、アルミニウム層９２および窒化チタン層９３を
順次にスパッタで形成した後、窒化チタン層９３上にレ
ジスト層を形成し、写真製版を使用してレジスト層をパ
ターニングする。レジスト層の残部をマスクとして、バ
リアメタル層９１、アルミニウム層９２および窒化チタ
ン層９３の積層構造を選択的にエッチングした後、Ｏ2
プラズマによりレジスト層の残部を除去する。これによ
ってパッド領域５内に第１積層構造９の膜を形成する
(図１３)。このパッド領域５の開口部５１は、図６に示
すように、微細な円板の水平形状を有する突起９４が格
子状に多数配置されるレイアウトとなる。凸部配列５ｒ
ないしは突起層ＰＴ１を構成するこれらの複数の突起９
４のそれぞれはＣｕ配線層２に平行な水平断面が略円形
となるため、アルミナ層６４の剥離を容易に行えること
となる。
【００４５】また、Ｃｕ配線層２上で凸部配列５ｒとし
て選択的に形成された突起９４の膜厚、すなわちバリア
メタル層９１、アルミニウム層９２および窒化チタン層
９３からなる積層構造９の膜厚は、後で上層に形成され
るパッド領域５のＡＬ電極６(図１４参照)の膜厚より薄
くし、パッド領域５のＡＬ電極６で突起９４に乗り上げ
る箇所が、オーバーハングにならないようにする。
【００４６】次に、Ｃｕ配線層２の露出面および突起９
４の露出面を含む範囲上に、バリアメタル層６１、アル
ミニウム層６２および窒化チタン層６３を順次にスパッ
タで形成した後、窒化チタン層９３上にレジスト層を形
成し、写真製版を使用してレジスト層をパターニングす
る。そして、レジスト層の残部をマスクとして、バリア
メタル層６１、アルミニウム層６２および窒化チタン層
６３からなる第２積層構造を選択的にエッチングした
後、Ｏ2プラズマによりレジスト層の残部を除去する。
これによってパッド領域５のＡＬ電極６を形成する(図
１４)。このように形成されたＡＬ電極６は、パッド領
域５内において、突起層ＰＴ１すなわち凸部配列５ｒの
露出面とＣｕ配線層２の露出面とによって形成される凹
凸面を覆うことにより、この凹凸面に沿った起伏ＰＴ２
を有する。
【００４７】次に、これらの構造の上にプラズマＣＶＤ
法で窒化膜７をデポジションし、その上にレジスト層を
形成した後、写真製版を使用してレジスト層をパターニ
ングする。そして、レジスト層の残部をマスクとして窒
化膜７を選択的にエッチングした後、Ｏ2プラズマによ
りレジスト層の残部を除去する。これによって窒化膜７
のうちパッド領域５のＡＬ電極６の上部が開口する(図
１５)。なお、このエッチングでは、サイドウオールを
形成させないために等方性エッチングで行うのが好まし
い。
【００４８】この窒化膜７のエッチングの際には、ＡＬ
電極６のうち開口部の窒化チタン層６３は、窒化膜７と
ともにエッチングされるが、同時にＯ2プラズマにより
開口部のアルミニウム層６２の表面が酸化されアルミナ
に変質し、絶縁性を有するアルミナ層６４が生成される
こととなる。
【００４９】次に、この構造上に感光性ポリイミド層８
を塗布し、この感光性ポリイミド層８に対する写真製版
と現像とを行うことによって、ポリイミド層８のうちパ
ッド領域５のＡＬ電極６上の部分を除去して開口部８１
を形成する(図１６)。これにより、開口部８１を有する
半導体装置３００が製造されることとなる。
【００５０】以上の製造方法により製造された半導体装
置３００では、上記の各実施の形態と同様に、パッド領
域５の表面で凹凸が生じるため、プローブテストにおい
てプローブ針５９に過剰な圧力を加えなくともパッド領
域表面のアルミナ層６４を確実に剥離でき、良好なピン
コンタクトを確保できることとなる。したがって、プロ
ーブ針５９に検査電圧を印加し、あるいは半導体装置３
００の出力をプローブ針５９から取り出して検査を行う
際に、正確な検査を行うことができる。
【００５１】また、実施の形態１および実施の形態２で
は、パッド領域５内の突起層ＰＴ１を絶縁膜(窒化膜・
酸化膜)で形成しているが、実施の形態３では、パッド
領域５内の突起を金属で形成しており、Ｃｕ層２１との
関係においては金属同士である。このため、プローブ針
５９が接触した際に下地のＣｕ層２１に傷が入ってＥＭ
(electromigration)不良等が生じることがないという効
果もある。一般には、突起層ＰＴ１は絶縁材料で形成し
てもよく、導電材料で形成してもよい。
【００５２】変形例．・上記の実施の形態１について
は、図６の示すように複数の突起５２を格子状に配置さ
せるのは必須ではなく、図１７に示すようにパッド領域
５の略中央から突起５２を放射状に配置させても良い。
この放射状配置では、格子状配置より抵抗が低減するこ
ととなる。
【００５３】図１８は、突起５２の放射状配置による抵
抗低減を説明するための図である。図１８(ａ)は、図６
に示す開口部５１の中心５ｃ付近の突起５２を表した図
である。
【００５４】半導体装置１００では、ＡＬ電極６とＣｕ
層２１との間に絶縁性の突起５３が介挿されるが、突起
５２を格子状に配置する場合の抵抗成分Ｒを図１８(ａ)
のように考えると、パッド領域５の等価回路は図１８
(ｂ)のように表せる。すなわち、格子縞の筋に対して平
行な方向の抵抗値をＲｔとすると、格子縞の筋に対して
斜め方向の抵抗値は（√２）Ｒｔとなる。一方、突起５
２を放射状に配置する場合のＰＡＤ部５の等価回路は、
図１８(ｃ)のように表せる。この場合には、ＰＡＤ部５
の中心５ｃから縁部に向いた各方向の抵抗値は等しくＲ
ｔとなる。したがって、突起５２の放射状配置は、格子
状配置に比べ全体の抵抗値が低減することとなる。
【００５５】実施の形態２および実施の形態３について
も、上記と同様であり、突起５３を放射状に配置するこ
とにより、抵抗が低減されることとなる。
【００５６】・上記の各実施の形態については、Ｃｕ配
線層２上に多数の微細な突起を生成するのは必須でな
く、図１９(ａ)に示すように線状（図示例では放射線
状）の複数の帯を構成する膜５５を複数生成しても良
く、また図１９(ｂ)に示すようにパッド領域の略中心に
関して同心円状となっている複数の帯ないしは円環を構
成する膜５６を複数生成しても良い。このようにパッド
領域５内で選択的に凸部としての膜を形成する場合で
も、パッド領域５の表面とプローブ針との接触面積を低
減できるため、プローブ針５９によるアルミナ層６４の
剥ぎ取りが容易となる。また、突起層ＰＴ１における突
起は少なくともひとつあれば良いが、パッド領域５のほ
ぼ全体に分布させて多数の突起を形成することが好まし
い。
【００５７】
【発明の効果】以上説明したように、請求項１ないし請
求項１０の発明によれば、パッド領域において、少なく
ともひとつの突起を有する突起層の存在により、配線層
上の導電層に凹凸が生じており、その表面の酸化膜(ア
ルミナ層など)にも起伏が生じることになる。このた
め、プローブテストにおいてプローブ針に過剰な圧力を
加えなくともパッド領域表面の酸化膜を確実に剥離で
き、良好なピンコンタクトを確保できる。
【００５８】特に、請求項４の発明においては、突起層
が導電層よりも薄い層厚を有するため、導電層における
オーバーハングの発生を防止できる。
【００５９】また、請求項５の発明においては、突起層
が複数の突起を有するため、酸化膜の剥離が容易とな
る。
【００６０】また、請求項６の発明においては、複数の
突起が格子状に配列しているため、確実なピンコンタク
トを確保できる。
【００６１】また、請求項７の発明においては、複数の
突起のそれぞれは配線層に平行な断面が略円形であるた
め、酸化膜の剥離が一層容易となる。
【００６２】また、請求項８の発明においては、複数の
突起はパッド領域の中央付近から放射状に配置されるた
め、パッド領域の電気抵抗を低減できる。
【００６３】また、請求項９の発明においては、複数の
突起がパッド領域の中央付近まわりに同心円状に配置さ
れるため、確実なピンコンタクトを確保できる。
【００６４】また、請求項１０の発明においては、複数
の突起のそれぞれは配線層に垂直な断面が錐状であるた
め、酸化膜の剥離が一層容易となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図６】 パッド領域の開口部のレイアウトを示す図で
ある。
【図７】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図８】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に模式的に示す断面図である。
【図１０】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１１】 ＨＤＰを利用して錐状の突起を生成する方
法を説明するための拡大図である。
【図１２】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１３】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１４】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１５】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１６】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に模式的に示す断面図である。
【図１７】 本発明の変形例に係るパッド領域の開口部
のレイアウトを示す図である。
【図１８】 突起の放射状配置による抵抗低減を説明す
るための図である。
【図１９】 本発明の変形例に係るパッド領域の開口部
のレイアウトを示す図である。
【図２０】 従来の技術に係る半導体装置の製造方法を
工程順に模式的に示す断面図である。
【図２１】 従来の技術に係る半導体装置の製造方法を
工程順に模式的に示す断面図である。
【図２２】 従来の技術に係る半導体装置の製造方法を
工程順に模式的に示す断面図である。
【図２３】 従来の技術に係る半導体装置の製造方法を
工程順に模式的に示す断面図である。
【図２４】 従来の技術に係る半導体装置の製造方法を
工程順に模式的に示す断面図である。
【図２５】 従来の半導体装置の問題点を説明するため
の断面図である。
【図２６】 従来の半導体装置の問題点を説明するため
の断面図である。
【符号の説明】
１ 基板、２ Ｃｕ配線層、３ 窒化膜、４ 層間酸化
膜、５ パッド領域、５ｐ，５ｑ，５ｒ 凸部配列、６
アルミニウム電極、７ 窒化膜、８ 感光性ポリイミ
ド、９ 金属膜、５１ 開口部、５２，５３，９４ 突
起、６１ バリアメタル層、６２ アルミニウム層、６
３ 窒化チタン層、６４ アルミナ層、９１ バリアメ
タル層、９２ アルミニウム層、９３ 窒化チタン層、
１００，２００，３００ 半導体装置、ＳＴ 半導体素
子部、ＰＴ１ 突起層、ＰＴ２起伏。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH33 JJ08 JJ33 KK11 MM08 MM13 MM17 MM20 MM26 NN06 NN07 NN34 PP15 QQ37 RR04 RR06 RR22 SS15 VV07 VV12 XX17 XX31 5F044 EE04 EE06 EE07 EE21

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置であって、 (a)半導体素子部を有する半導体基板と、 (b)前記半導体基板の主面上に形成された配線層と、 (c)所定のパッド領域において、前記配線層の上に選択
    的に形成された少なくともひとつの突起を有する突起層
    と、 (d)前記パッド領域内において前記突起層の露出面と前
    記配線層の露出面とによって形成される凹凸面を覆うこ
    とにより、前記凹凸面に沿った起伏を有する導電層とを
    備えることを特徴とする半導体装置。
  2. 【請求項２】 請求項１の半導体装置であって、 前記突起層が絶縁材料で形成されていることを特徴とす
    る半導体装置。
  3. 【請求項３】 請求項１の半導体装置であって、 前記突起層が導電材料で形成されていることを特徴とす
    る半導体装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかに記
    載の半導体装置であって、 前記突起層が、前記導電層よりも薄い層厚を有すること
    を特徴とする半導体装置。
  5. 【請求項５】 請求項１ないし請求項４のいずれかに記
    載の半導体装置であって、 前記突起層が、複数の突起を有することを特徴とする半
    導体装置。
  6. 【請求項６】 請求項５の半導体装置であって、 前記複数の突起が格子状に配列していることを特徴とす
    る半導体装置。
  7. 【請求項７】 請求項５または請求項６の半導体装置で
    あって、 前記複数の突起のそれぞれは、前記配線層に平行な断面
    が略円形であることを特徴とする半導体装置。
  8. 【請求項８】 請求項５の半導体装置において、 前記複数の突起は、前記パッド領域の中央付近から放射
    状に配置されることを特徴とする半導体装置。
  9. 【請求項９】 請求項５に記載の半導体装置であって、 前記複数の突起は、前記パッド領域の中央付近まわりに
    同心円状に配置されることを特徴とする半導体装置。
  10. 【請求項１０】 請求項５ないし請求項９のいずれかに
    記載の半導体装置において、 前記複数の突起のそれぞれは、前記配線層に垂直な断面
    が錐状であることを特徴とする半導体装置。
JP2002155399A 2002-05-29 2002-05-29 半導体装置 Pending JP2003347351A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002155399A JP2003347351A (ja) 2002-05-29 2002-05-29 半導体装置
US10/279,922 US20030222348A1 (en) 2002-05-29 2002-10-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155399A JP2003347351A (ja) 2002-05-29 2002-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2003347351A true JP2003347351A (ja) 2003-12-05

Family

ID=29561415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155399A Pending JP2003347351A (ja) 2002-05-29 2002-05-29 半導体装置

Country Status (2)

Country Link
US (1) US20030222348A1 (ja)
JP (1) JP2003347351A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119348A1 (ja) * 2013-02-01 2014-08-07 セイコーインスツル株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
JP3327244B2 (ja) * 1999-03-12 2002-09-24 日本電気株式会社 半導体装置
KR100859464B1 (ko) * 2000-12-29 2008-09-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119348A1 (ja) * 2013-02-01 2014-08-07 セイコーインスツル株式会社 半導体装置
JP2014150190A (ja) * 2013-02-01 2014-08-21 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
US20030222348A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
CN109319726B (zh) 具有偏向控制的压电麦克风及其制造方法
JP2003347351A (ja) 半導体装置
JP2001358169A (ja) 半導体装置
JP2002222811A (ja) 半導体装置およびその製造方法
JP2004282034A (ja) 半導体装置及びその製造方法
US6303999B1 (en) Interconnect structure with a passivation layer and chip pad
US20020155719A1 (en) Semiconductor device and manufacturing method thereof
JP5891753B2 (ja) 半導体装置の製造方法
JPH0677315A (ja) 半導体装置
JP2008066440A (ja) 半導体装置およびその製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JPH02262338A (ja) 半導体装置の製造方法
JPH04139828A (ja) 半導体装置の製造方法
JPS60262443A (ja) 多層配線の形成方法
JP2768294B2 (ja) 半導体装置の製造方法
JPH027435A (ja) 金属パンプ電極を有する半導体装置
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
JPH01109749A (ja) 配線形成方法
JPH0462855A (ja) 半導体装置およびその製造方法
JPH07263552A (ja) 半導体装置及びその製造方法
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPH11176835A (ja) 多層配線の構造と製造方法
JPH08213454A (ja) コンタクトプラグの形成方法
JPH08339997A (ja) 半導体素子の金属配線及びその製造方法
JPH06112156A (ja) 半導体装置の電極コンタクト構造及びその製造方法