JPH08339997A - 半導体素子の金属配線及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 Ａｌ合金配線を仕切るように高融点金属の薄
い層を形成することにより、エレクトロマイグレーショ
ンによるＡｌ合金配線欠損の拡大を阻止し、信頼性の高
い金属配線を提供する。 【構成】 半導体素子を有するシリコン基板１１にＣＶ
Ｄシリコン酸化膜１２を設け、この上にバリアメタルと
なるＴｉＮ層１３を成膜し、その上にＴｉ層１４を堆積
する。このＴｉ層１４をフォトリソ・エッチングにより
加工し、ハニカム（蜂の巣）構造に加工する。このよう
にして加工したＴｉ１４ＡにＡｌ合金膜１５を成膜す
る。その後、再結晶化アニールを行い、研磨した後、フ
ォトリソ・エッチングによりＡｌ合金配線を仕切るよう
なＴｉ層をもったＡｌ合金配線パターン１６を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の金属配線
に係り、特に、半導体素子のＡｌ合金配線の構造及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】従来、半導体素子に用いられるＡｌ合金
配線は、スパッタ成膜したＡｌ合金膜をフォトリソ・エ
ッチングにより配線に加工して作製する。しかし、Ａｌ
合金配線は、電流を流すことによって、または、上層膜
の応力によってＡｌ原子が徐々に移動するために断線に
至るエレクトロマイグレーション、ストレスマイグレー
ションなどの問題がある。

【０００３】そこで断線に至るのを防ぐために、図３に
示すようにしていた。すなわち、図３（ａ）に示すよう
に、Ａｌ合金膜４の下にＴｉＮ、ＴｉＷ、Ｔｉ等の高融
点金属層３を設け、図３（ｂ）に示すように、Ａｌ合金
膜４が断線しても下層のＴｉＮ、ＴｉＷ、Ｔｉ等の高融
点金属層３で導通を取ることにより、故障には至らない
ようにする積層配線構造が用いられるようになってき
た。なお、図３において、１は基板、２は絶縁膜であ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子のＡｌ合金配線の構造では、Ａｌ合
金膜４が断線しても下層の高融点金属層３が電流のバイ
パスとして働くため、すぐに故障には至らないものの、
図４に示すように、電流によって欠損部が拡大し、抵抗
が漸増してしまうという問題がある。

【０００５】すなわち、図４（ａ）に示すように、欠損
部５が生じると、その部分より＋極側にはＡｌ原子は供
給されないため、電子によるＡｌの移動は、図４（ｂ）
に示すように、即ち欠損部の拡大５ａを引き起こし、そ
の部分にあったＡｌは、より＋極側に溜まる。拡大した
欠損部５ａにより、配線抵抗が大幅に上昇したり、場合
によっては、図４（ｃ）に示すように、下層高融点金属
層の溶断６を引き起こすため、配線が故障してしまうと
いう問題点があった。

【０００６】本発明は、上記問題点を除去し、Ａｌ合金
配線を仕切るように高融点金属の薄い層を形成すること
により、エレクトロマイグレーションによるＡｌ合金配
線欠損の拡大を阻止し、信頼性の高い半導体素子の金属
配線及びその製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体素子の金属配線において、Ａｌ合金配線を
仕切るように１００μｍ以下の間隔で高融点金属の薄い
層を形成するようにしたものである。 （２）半導体素子の金属配線の製造方法において、半導
体基板上にバリアメタルとなる第１の高融点金属層を形
成する工程と、前記第１の高融点金属層のバリアメタル
と異なる第２の高融点金属層を形成する工程と、前記第
２の高融点金属層をフォトリソ・エッチングにより網目
状又はハニカム状に加工する工程と、その加工された第
２の高融点金属層にＡｌ合金膜を堆積し、平坦化する工
程と、フォトリソ・エッチングによりＡｌ合金配線を仕
切るように加工された第２の高融点金属層を有する配線
パターンを形成する工程を順次施すようにしたものであ
る。

【０００８】（３）半導体素子の金属配線の製造方法に
おいて、半導体基板上の絶縁膜にコンタクトホール又は
ヴィアホールを形成する工程と、その上にＷ膜を積層す
る工程と、そのＷ膜をフォトリソ・エッチングにより網
目状又はハニカム状に加工する工程と、その加工された
Ｗ膜にＡｌ合金膜を堆積し平坦化する工程と、フォトリ
ソ・エッチングによりＡｌ合金配線を仕切るように加工
されたＷ膜を有する配線パターンを形成する工程を順次
施すようにしたものである。

【０００９】（４）半導体素子の金属配線の製造方法に
おいて、半導体基板上にＡｌ合金層を成膜する工程と、
Ａｌ合金の粒界をエッチングする工程と、高融点金属を
ＣＶＤ法により堆積し、高融点金属層を形成する工程
と、フォトリソ・エッチングによりＡｌ合金配線を仕切
るように加工されたＷ膜を有する配線パターンを形成す
る工程を順次施すようにしたものである。

【００１０】（５）半導体素子の金属配線の製造方法に
おいて、半導体基板上にＡｌ合金層を成膜する工程と、
前記Ａｌ合金層に機械的に溝を形成する工程と、高融点
金属をＣＶＤ法により堆積し、高融点金属層を形成する
工程と、フォトリソ・エッチングによりＡｌ合金配線を
仕切るように加工された高融点金属膜を有する配線パタ
ーンを形成する工程を順次施すようにしたものである。

【００１１】（６）半導体素子の金属配線の製造方法に
おいて、半導体基板上にＡｌ合金層を成膜する工程と、
前記Ａｌ合金層上に塗布材を塗布し、硬化させて全面に
ヒビを入らせる工程と、そのヒビが入った塗布材をマス
クにしてドライエッチングを行う工程と、高融点金属を
ＣＶＤ法により堆積し、高融点金属層を形成する工程
と、フォトリソ・エッチングによりＡｌ合金配線を仕切
るように加工された高融点金属膜を有する配線パターン
を形成する工程を順次施すようにしたものである。

【００１２】

【作用】

（１）請求項１記載の半導体素子の金属配線によれば、
Ａｌ合金配線を仕切るように１００μｍ以下の間隔で高
融点金属の薄い層を形成するようにしたので、エレクト
ロマイグレーションにより、上層Ａｌに欠損部が生じた
場合でも、Ａｌの移動が高融点金属の薄い層の壁によっ
てせき止められ、それ以上の欠損の拡大が起こらないた
め、従来のような故障には至らず、非常に信頼性の高い
金属配線を得ることができる。

【００１３】（２）請求項２記載の半導体素子の金属配
線の製造方法によれば、簡単な工程により、Ａｌ合金配
線を仕切るようなＴｉ層を形成することができ、エレク
トロマイグレーションにより、上層Ａｌに欠損部が生じ
た場合でも、Ａｌの移動がＴｉの壁によってせき止めら
れ、断線を防止することができる。 （３）請求項３記載の半導体素子の金属配線の製造方法
によれば、Ｔｉ層に代えてコンタクトホールを埋め込む
際にＣＶＤ法によるＷ膜を用いるようにしたために、新
たに成膜する必要もなく、また、ハニカム構造を形成す
る際のエッチングにも通常のコンタクトホール埋め込み
のエッチバッグ工程を適用できるため、より簡易に信頼
性の高い金属配線を得ることができる。

【００１４】また、コンタクトホールをヴィアホールに
代えれば、第２金属配線以降の多層配線にも適用が容易
である。 （４）請求項４記載の半導体素子の金属配線の製造方法
によれば、上記に述べたようなフォトリソ工程を省略す
ることができ、また、Ａｌ合金のＣＭＰ法による研磨工
程も省略することができるため、非常に簡単に配線を仕
切るＴｉ又はＷ膜を有するＡｌ合金配線を形成すること
が可能になり、大幅な工程簡略化を図ることができる。

【００１５】また、この方法では粒界をＡｌより高融点
の材料で埋めているため、粒界が強化され、Ａｌの粒界
拡散そのものが抑えられ、更にエレクトロマイグレーシ
ョンを抑制する効果が高くなる。更に、高温成膜を併用
することで、Ａｌ粒径を大きくでき、それにより粒界の
密度が少なく、高融点金属の総量を少なくできるため、
配線抵抗の上昇を抑えられる上、Ａｌ成膜後に粒界が深
く窪むため、粒界のエッチングの選択性が向上し、プロ
セスマージンが広くなる。

【００１６】（５）請求項５記載の半導体素子の金属配
線の製造方法によれば、Ａｌ合金層に機械的に溝を形成
し、高融点金属をＣＶＤ法により堆積し、高融点金属層
を形成し、フォトリソ・エッチングによりＡｌ合金配線
を仕切るように加工された高融点金属膜を有する配線パ
ターンを形成するようにしたので、上記（４）における
ような粒界エッチングの際に粒内までエッチングダメー
ジが入る恐れがなくなり、また、自在な間隔で溝を形成
することができる。

【００１７】（６）請求項６記載の半導体素子の金属配
線の製造方法によれば、Ａｌ合金層上に塗布材を塗布
し、硬化させて全面にクラックを入らせ、そのクラック
が入った塗布材をマスクにしてドライエッチングを行
い、高融点金属をＣＶＤ法により堆積し、高融点金属層
を形成した後、フォトリソ・エッチングによりＡｌ合金
配線を仕切るように加工された高融点金属膜を有する配
線パターンを形成するようにしたので、上記した（３）
〜（５）に比べ、Ａｌにダメージを与えることがなく、
また、フォトリソ工程を経ずに溝をパターニングできる
ので、信頼性の高いＡｌ合金配線を得ることができる。

【００１８】

【実施例】以下、本発明の実施例について図を参照しな
がら説明する。図１は本発明の第１実施例を示す半導体
素子の金属配線の製造工程断面図、図２はその半導体素
子の金属配線の斜視図である。 （１）まず、図１（ａ）に示すように、半導体素子を有
するシリコン基板１１に、下地と絶縁するためのＣＶＤ
シリコン酸化膜１２を設け、この上にバリアメタルとな
るＴｉＮ層１３を１０００Å反応性スパッタリング法に
より成膜する。その上にＴｉ層１４を５０００Åスパッ
タ、エッチングにより成膜する。

【００１９】（２）次に、図１（ｂ）に示すように、こ
のＴｉ膜１４をフォトリソ・エッチングにより加工し、
ハニカム（蜂の巣）構造１４Ａに加工する。この際、Ｔ
ｉの壁の厚さは０．２μｍ以下が望ましい。また、ハニ
カムの１ユニットの大きさは、５μｍ以上、５０μｍ以
下程度が望ましい。なお、Ｔｉの壁が網の目状にはりめ
ぐらされるような構造であればよく、特にハニカム構造
に限定するものではない。

【００２０】（３）次に、図１（ｃ）に示すように、こ
のようにして加工したＴｉ１４ＡにＡｌ合金膜１５をス
パッタ法により、１００００Å成膜する。その後、Ｈ₂
中で４００℃の再結晶化アニールを行い、ＣＭＰ（Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）法により、残膜が５０００Åとなるように研磨す
る。その後、フォトリソ・エッチングにより配線を形成
すると、図２に示すように、Ａｌ合金配線を仕切るＴｉ
層をもったＡｌ合金配線パターン１６が形成される。

【００２１】次に、本発明の第２実施例について説明す
る。図５は本発明の第２実施例を示す半導体素子の金属
配線の製造工程断面図である。 （１）まず、図５（ａ）に示すように、半導体素子を有
するシリコン基板２１上にＣＶＤ法によるシリコン酸化
膜２２を成膜し、そこに、下地と導通をとるためのコン
タクトホール２３を開孔する。そこで、密着層としてＴ
ｉ膜３００Å、ＴｉＮ膜１０００Åを順次積層した膜２
４を成膜し、その上にコンタクトホール２３を埋め込む
ようにＣＶＤ法によるＷ膜２５を５０００Å堆積する。

【００２２】（２）次に、図５（ｂ）に示すように、フ
ォトリソ・エッチングによりコンタクトホール２３上及
びその近傍以外の部分に、図１と同様のハニカム構造を
パターニングするとともに、通常のＷ膜２５のエッチバ
ックの工程を施すことで、コンタクトホール２３内にＷ
膜２５Ａを埋め込み、同時にそれ以外の部分には網目状
のＷの壁２６を残すことができる。Ｗ膜２５のエッチン
グの際には密着層のＴｉＮ／Ｔｉ２４は残すようにす
る。

【００２３】（３）その後、第１実施例と同様に、Ａｌ
合金膜２７を１００００Å堆積し、ＣＭＰ法により研磨
して５０００Å残るようにする。その後、フォトリソ・
エッチングにより配線パターンを形成する。 次に、本発明の第３実施例について説明する。図６は本
発明の第３実施例を示す半導体素子の金属配線の製造工
程断面図である。

【００２４】（１）まず、図６（ａ）に示すように、半
導体素子を有するシリコン基板３１上にＣＶＤ法による
シリコン酸化膜３２を絶縁膜として形成し、その上にバ
リアメタルのＴｉＮ層３３、更にＡｌ合金膜３４をスパ
ッタ法により成膜する。その後、Ｈ₂ 中で４００℃の再
結晶化アニールを行い、Ａｌの結晶を成長させる。 （２）その後、図６（ｂ）に示すように、希ＨＦ液又は
ＰＨを３〜４に調整した、弱酸等を用い、Ａｌの粒界３
５をエッチングにより浸食する。

【００２５】（３）次に、図６（ｃ）に示すように、少
し広がった粒界３５を埋め込むようにＣＶＤ法によりＴ
ｉ又はＷ膜３６を５００〜２０００Å程度堆積する。 （４）次に、図６（ｄ）に示すように、その後フォトリ
ソ・エッチングによりＡｌ合金配線パターン３７を形成
する。 また、Ａｌ合金膜３４を成膜する際に、下層のＴｉＮ層
３３の形成を省略し、４５０〜５５０℃でスパッタする
又はスパッタ成膜後に５００〜６００℃で真空中で連続
アニールを行うことにより、Ａｌの粒径を１０〜２０μ
ｍ程度にまで成長させる。このような高温処理を行った
Ａｌは粒界３５が表面エネルギーにより窪んでいるた
め、その後の粒界３５のエッチングが容易になる。

【００２６】上記第３実施例では粒界をエッチングする
方法を示したが、Ａｌに機械的に溝を形成することも可
能である。図７はかかる本発明の第４実施例を示す半導
体素子の金属配線の製造工程断面図、図８はその半導体
素子のＡｌ合金層への溝の形成工程の説明図である。 （１）まず、図７（ａ）に示すように、半導体基板８０
上にＴｉＮ層８１、Ａｌ合金膜８２を形成する。ここま
では第３実施例と同じである。

【００２７】（２）次に、同心円上に回転する研磨装置
（図示なし）、または、図８に示すように、回転可能な
ウエハ台９０のウエハ９１上に、刃やダイヤモンドの針
９２等を径方向に移動可能に配置することにより、図７
（ｂ）に示すように、Ａｌ合金膜８２に渦巻き状の溝８
３を形成する。 （３）次いで、図７（ｃ）に示すように、この上にＣＶ
Ｄ法により、Ｔｉ又はＷ膜８４を５００〜２０００Å堆
積し、その後、第３実施例と同様に配線を形成する。

【００２８】この方法によると、第３実施例におけるよ
うな粒界エッチングの際に粒内までエッチングダメージ
が入る恐れがなくなり、また、自在な間隔で溝を形成す
ることができるという長所がある。更に、また、別の方
法で、Ａｌ中に溝を形成することもできる。図９は本発
明の第５実施例を示す半導体素子の金属配線の製造工程
断面図である。

【００２９】（１）まず、上記実施例３及び実施例４と
同様に、図９（ａ）に示すように、半導体基板１００上
にＴｉＮ層１０１及びＡｌ合金膜１０２を形成した後、
塗布材１０３をスピンコートにより塗布する。これはレ
ジストのような有機系材料でもＳＯＧのような材料でも
構わないが、架橋反応時に大きく収縮するような材料を
用いる。その後、架橋反応が起こる温度でキュアする
と、硬化した塗布材１０３には収縮によるヒビが全面に
入る。

【００３０】（２）これをマスクとして、図９（ｂ）に
示すように、Ａｌ合金膜１０２をドライエッチングする
ことにより、Ａｌ合金膜１０２に網目のような溝を形成
することができる。 （３）その後、図９（ｃ）に示すように、ここにＣＶＤ
により、Ｔｉ又はＷ膜１０４を５００〜２０００Å堆積
し、溝を埋めて、配線を形成する。

【００３１】塗布膜は有機系のレジストのようなものの
場合は、Ａｌ膜エッチング後（溝エッチ後）に除去す
る。また、ＳＯＧのような膜の場合は、溝エッチ後に除
去するか、又は高融点金属１０４成膜後に表面の高融点
金属をＣＭＰ又はエッチバック法により除去して溝内に
のみ残すようにすることで、ＳＯＧ膜をそのまま層間膜
の一部として用いることも可能である。

【００３２】この実施例では、上記した第３〜第４実施
例に比べ、Ａｌにダメージを与えず、また、フォトリソ
工程を経ずに溝をパターニングできるので、極めて細い
溝が形成可能であり、低抵抗のＡｌ合金配線を得ること
ができる。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の趣旨に基づき種々の変形が可能であ
り、それらを本発明の範囲から排除するものではない。

【００３３】

【発明の効果】

（１）請求項１記載の発明によれば、Ａｌ合金配線を仕
切るようなＴｉ層を幾つも有する配線が形成されるた
め、エレクトロマイグレーションにより、上層Ａｌに欠
損部が生じた場合でも、Ａｌの移動がＴｉの壁によって
せき止められ、それ以上の欠損の拡大が起こらないた
め、従来のような故障には至らず、非常に信頼性の高い
金属配線を得ることができる。

【００３４】（２）請求項２記載の発明によれば、簡単
な工程により、Ａｌ合金配線を仕切るようなＴｉ層を形
成することができ、エレクトロマイグレーションによ
り、上層Ａｌに欠損部が生じた場合でも、Ａｌの移動が
Ｔｉの壁によってせき止められ、断線を防止することが
できる。 （３）請求項３記載の発明によれば、Ｔｉ層に代えてコ
ンタクトホールを埋め込む際にＣＶＤ法によるＷ膜を用
いるようにしたために、新たに成膜する必要もなく、ま
た、ハニカム構造を形成する際のエッチングにも通常の
コンタクトホール埋め込みのエッチバッグ工程を適用で
きるため、より簡易に信頼性の高い金属配線を得ること
ができる。

【００３５】また、コンタクトホールをヴィアホールに
代えれば、第２金属配線以降の多層配線にも適用が容易
である。 （４）請求項４記載の発明によれば、上記に述べたよう
なフォトリソ工程を省略することができ、また、Ａｌ合
金のＣＭＰ法による研磨工程も省略することができるた
め、非常に簡単に配線を仕切るＴｉ又はＷ膜を有するＡ
ｌ合金配線を形成することが可能になり、大幅な工程簡
略化を図ることができる。

【００３６】また、この方法では粒界をＡｌより高融点
の材料で埋めているため、粒界が強化され、Ａｌの粒界
拡散そのものが抑えられ、更にエレクトロマイグレーシ
ョンを抑制する効果が高くなる。更に、高温成膜をする
ことで、Ａｌ粒径を大きくすることが可能になり、粒界
の密度が少なく、高融点金属の総量を少なくできるた
め、配線抵抗の上昇を抑えられる上、Ａｌ成膜後に粒界
が深く窪むため、粒界のエッチングの選択性が向上し、
プロセスマージンが広くなる。

【００３７】（５）請求項５記載の発明によれば、Ａｌ
合金層に機械的に溝を形成し、高融点金属をＣＶＤ法に
より堆積し、高融点金属層を形成し、フォトリソ・エッ
チングによりＡｌ合金配線を仕切るように加工された高
融点金属膜を有する配線パターンを形成するようにした
ので、上記（４）におけるような粒界エッチングの際に
粒内までエッチングダメージが入る恐れがなくなり、ま
た、自在な間隔で溝を形成することができる。

【００３８】（６）請求項６記載の発明によれば、Ａｌ
合金層上に塗布材を塗布し、硬化させて全面にクラック
を入らせ、そのクラックが入った塗布材をマスクにして
ドライエッチングを行い、高融点金属をＣＶＤ法により
堆積し、高融点金属層を形成した後、フォトリソ・エッ
チングによりＡｌ合金配線を仕切るように加工された高
融点金属膜を有する配線パターンを形成するようにした
ので、上記した（３）〜（５）に比べ、Ａｌにダメージ
を与えることがなく、また、フォトリソ工程を経ずに溝
をパターニングできるので、極めて細い溝が形成可能で
あり、低抵抗で信頼性の高いＡｌ合金配線を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す半導体素子の金属配
線の製造工程断面図である。

【図２】本発明の第１実施例を示す半導体素子の金属配
線の斜視図である。

【図３】従来のＡｌ合金配線の欠損時の通電状態を示す
図である。

【図４】従来のＡｌ合金配線の断線状態の問題点を示す
図である。

【図５】本発明の第２実施例を示す半導体素子の金属配
線の製造工程断面図である。

【図６】本発明の第３実施例を示す半導体素子の金属配
線の製造工程断面図である。

【図７】本発明の第４実施例を示す半導体素子の金属配
線の製造工程断面図である。

【図８】本発明の第４実施例を示す半導体素子のＡｌ合
金層への溝の形成工程の説明図である。

【図９】本発明の第５実施例を示す半導体素子の金属配
線の製造工程断面図である。

【符号の説明】

１１，２１，３１ シリコン基板 １２，２２，３２ ＣＶＤシリコン酸化膜 １３，３３，８１，１０１ ＴｉＮ層 １４ Ｔｉ層 １４Ａ 加工したＴｉ １５，２７，３４，８２，１０２ Ａｌ合金膜 １６，３７ Ａｌ合金配線パターン ２３ コンタクトホール ２４ Ｔｉ膜、ＴｉＮ膜を順次積層した膜 ２５，２５Ａ Ｗ膜 ２６ Ｗの壁 ３５ 粒界 ３６，８４，１０４ Ｔｉ又はＷ膜 ８０，１００ 半導体基板 ８３ 渦巻き状の溝 ９０ ウエハ台 ９１ ウエハ ９２ ダイヤモンドの針 １０３ 塗布材

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体素子の金属配線において、 Ａｌ合金配線を仕切るように１００μｍ以下の間隔で高
   融点金属の薄い層を形成するようにしたことを特徴とす
   る半導体素子の金属配線。
2. 【請求項２】（ａ）半導体基板上にバリアメタルとなる
   第１の高融点金属層を形成する工程と、（ｂ）前記第１
   の高融点金属層のバリアメタルと異なる第２の高融点金
   属層を形成する工程と、（ｃ）前記第２の高融点金属層
   をフォトリソ・エッチングにより網目状又はハニカム状
   に加工する工程と、（ｄ）その加工された第２の高融点
   金属層にＡｌ合金膜を堆積し平坦化する工程と、（ｅ）
   フォトリソ・エッチングによりＡｌ合金配線を仕切るよ
   うに加工された第２の高融点金属層を有する配線パター
   ンを形成する工程を順次施すことを特徴とする半導体素
   子の金属配線の製造方法。
3. 【請求項３】（ａ）半導体基板上の絶縁膜にコンタクト
   ホール又はヴィアホールを形成する工程と、（ｂ）その
   上にＷ膜を積層する工程と、（ｃ）そのＷ膜をフォトリ
   ソ・エッチングにより網目状又はハニカム状に加工する
   工程と、（ｄ）その加工されたＷ膜にＡｌ合金膜を堆積
   し、平坦化する工程と、（ｅ）フォトリソ・エッチング
   によりＡｌ合金配線を仕切るように加工されたＷ膜を有
   する配線パターンを形成する工程を順次施すことを特徴
   とする半導体素子の金属配線の製造方法。
4. 【請求項４】（ａ）半導体基板上にＡｌ合金層を成膜す
   る工程と、（ｂ）Ａｌ合金の粒界をエッチングする工程
   と、（ｃ）高融点金属をＣＶＤ法により堆積し、高融点
   金属層を形成する工程と、（ｄ）フォトリソ・エッチン
   グによりＡｌ合金配線を仕切るように加工された高融点
   金属膜を有する配線パターンを形成する工程を順次施す
   ことを特徴とする半導体素子の金属配線の製造方法。
5. 【請求項５】（ａ）半導体基板上にＡｌ合金層を成膜す
   る工程と、（ｂ）前記Ａｌ合金層に機械的に溝を形成す
   る工程と、（ｃ）高融点金属をＣＶＤ法により堆積し、
   高融点金属層を形成する工程と、（ｄ）フォトリソ・エ
   ッチングによりＡｌ合金配線を仕切るように加工された
   高融点金属膜を有する配線パターンを形成する工程を順
   次施すことを特徴とする半導体素子の金属配線の製造方
   法。
6. 【請求項６】（ａ）半導体基板上にＡｌ合金層を成膜す
   る工程と、（ｂ）前記Ａｌ合金層上に塗布材を塗布し、
   硬化させて全面にクラックを入らせる工程と、（ｃ）そ
   のクラックが入った塗布材をマスクにしてドライエッチ
   ングを行う工程と、（ｄ）高融点金属をＣＶＤ法により
   堆積し、高融点金属層を形成する工程と、（ｅ）フォト
   リソ・エッチングによりＡｌ合金配線を仕切るように加
   工された高融点金属膜を有する配線パターンを形成する
   工程を順次施すことを特徴とする半導体素子の金属配線
   の製造方法。