KR100588664B1 - 반도체 소자의 구리확산 방지막 형성방법 - Google Patents

반도체 소자의 구리확산 방지막 형성방법 Download PDF

Info

Publication number
KR100588664B1
KR100588664B1 KR1020030077756A KR20030077756A KR100588664B1 KR 100588664 B1 KR100588664 B1 KR 100588664B1 KR 1020030077756 A KR1020030077756 A KR 1020030077756A KR 20030077756 A KR20030077756 A KR 20030077756A KR 100588664 B1 KR100588664 B1 KR 100588664B1
Authority
KR
South Korea
Prior art keywords
copper
diffusion barrier
forming
copper diffusion
film
Prior art date
Application number
KR1020030077756A
Other languages
English (en)
Other versions
KR20050042697A (ko
Inventor
박혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030077756A priority Critical patent/KR100588664B1/ko
Publication of KR20050042697A publication Critical patent/KR20050042697A/ko
Application granted granted Critical
Publication of KR100588664B1 publication Critical patent/KR100588664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리확산 방지막 형성방법에 관한 것으로, 보다 자세하게는 듀얼 다마신구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선과의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성방법에 관한 것이다.
본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리배선이 형성된 반도체 기판 상부에 비전도성 확산방지막과 층간절연막을 형성하는 단계; 상기 층간절연막에 듀얼 다마신 패턴을 형성하는 단계; 상기 듀얼 다마신 패턴에 제 1 구리확산 방지막을 형성하는 단계; 상기 제 1 구리확산 방지막 전면에 상기 제 1 구리확산 방지막에 비해 상기 구리배선과의 접착성이 우수한 제 2 구리확산 방지막을 형성하는 단계; 및 상기 제 2 구리확산 방지막 전면에 구리배선층을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리확산 방지막 전면에 구리배선과의 접착성이 우수한 이종의 구리확산 방지막을 추가로 적층함으로써 구리배선층과의 접착성을 개선하고 SM에 기인한 보이드 결함을 방지하는 효과가 있다. 보다 자세하게는, 구리배선층과의 접착성이 우수한 이종의 구리확산 방지막을 종래의 구리확산 방지막 전면에 추가로 적층함으로써 구리확산 방지막의 역할과 함께 구리확산 방지막과 구리배선층과의 계면, 특히 비아 콘택 영역에서 발생하는 SM에 기인한 보이드 형성을 방지하고 따라서 하부 배선층과 상부 배선층의 단선에 따른 소자의 동작불능을 방지하는 효과가 있다.
듀얼다마신, 구리확산 방지막, 보이드, 스트레스 마이그레이션

Description

반도체 소자의 구리확산 방지막 형성방법 {Method for forming copper diffusion barrier of semiconductor device}
도 1a 내지 도 1e는 본 발명에 의한 구리확산 방지막 형성방법
본 발명은 반도체 소자의 구리확산 방지막 형성방법에 관한 것으로, 보다 자세하게는 듀얼 다마신 구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선간의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성방법에 관한 것이다.
반도체 집적회로의 제조공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 이 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 소자들을 전기적으로 연결하는 공정을 배선공정 또는 금속선 연결 공정(Metallization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는 데 있어서 관건이 되고 있다. 종래에 배선 재료로 널리 쓰였던 금속은 알루미늄(Aluminum)이 다. 그러나 소자의 집적도가 증가함에 따라 배선폭은 감소하고 총 길이는 증가하게 되어 신호전달 지연시간이 길어지게 된다. 또한 배선폭이 감소함에 따라 일렉트로 마이그레이션(electro migration, 이하 EM이라 칭함)이나 스트레스 마이그레이션(stress migration, 이하 SM이라 칭함)에 의한 배선의 단락이 중요한 문제로 대두되고 있다. 여기서 EM이란, 임계값 이상의 전류밀도가 가해지는 금속도선에서 강력한 전류의 쇄도로 인해 도선을 구성하는 금속원자들이 서서히 전자의 유동방향으로 밀려감으로써 보이드(void)나 힐락(hillock) 등의 결함이 발생하여 단선이나 단락을 유발시키는 현상을 의미한다. 또한 SM이란, 배선 재료로 쓰이는 금속과 절연막간의 열팽창계수의 차이에 의해 열응력(thermal stress)이 생기게 되고, 금속의 경우 수백 MPa에 이르는 인장응력을 받게 되는데 이러한 과도한 응력이 배선에 걸려 보이드 등의 결함을 유발시키는 현상을 의미한다.
따라서, 동작속도가 빠르고 신뢰성이 있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화되는 추세에 있다. 그렇지만, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 실리콘 옥사이드(SiO2) 절연막에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 100배 정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 절연막과의 접착성이 좋으면서도 구리의 절연막으로의 빠른 확산을 방지할 수 있는 확산방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.
대한민국 공개특허 제2001-0079427호에서는, 동종 금속의 중간 금속막을 적용한 확산방지막을 제안하였다. 즉 제 1 확산방지막으로 질화티타늄(TiN)을 증착하고, 증착된 TiN 위에 동일한 종류의 티타늄(Ti) 막을 중간 금속막으로 증착한 후, 제 2 확산방지막으로 다시 TiN을 증착하여 확산방지막을 형성한다. 하지만 상기의 동종 금속을 적층한 확산방지막은 구리의 확산을 방지하는 확산방지막으로서의 역할은 충분하게 수행하지만, 구리와의 접착성은 우수하지 못하여 구리를 증착한 후 어닐링 수행시에 구리와의 열팽창계수의 차이에 의한 열응력에 기인하는 보이드 결함을 유발하는 단점이 있다.
대한민국 공개특허 제2001-0001543호에서는, TiN 재료가 알루미늄과 접착특성이 우수하다는 것을 이용하여, TiN 확산방지막을 증착한 후 TiN 막 상부에 알루미늄을 얇게 증착하고 구리를 증착하는 방법을 제안하였다. 즉 확산방지막과 구리배선 사이에 존재하는 알루미늄 원자가 열처리 단계에서 TiN 막으로 확산해 들어가 산소와 결합하여 TiN 결정립계에 고착됨으로써 구리의 확산을 효과적으로 차단하게 된다. 하지만 열처리에 의해 형성된 TiAlN은 TiN에 비해 비저항이 상당히 높아 소자의 동작속도를 느리게 한다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 듀얼 다마신 구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선간의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션(SM) 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 구리배선이 형성된 반도체 기판 상부에 비전도성 확산방지막과 층간절연막을 형성하는 단계; 상기 층간절연막에 듀얼 다마신 패턴을 형성하는 단계; 상기 듀얼 다마신 패턴에 제 1 구리확산 방지막을 형성하는 단계; 상기 제 1 구리확산 방지막 전면에 상기 제 1 구리확산 방지막에 비해 상기 구리배선과의 접착성이 우수한 제 2 구리확산 방지막을 형성하는 단계; 및 상기 제 2 구리확산 방지막 전면에 구리배선층을 형성하는 단계를 포함하여 이루어진 반도체 소자의 구리확산방지막 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
최근에 반도체 장치가 고집적 및 소형으로 제조됨에 따라 미세한 크기의 배선층과 다층구조가 많은 수의 반도체 장치들에 채택되고 있다. 다층구조를 제조하기 위한 방법들 중의 하나로서, 다마신(damascene) 공정이 일반적으로 선택된다. 다마신 공정은 일반적으로 기판상에 형성된 전기절연막을 통해 비아홀(via hole) 또는 트렌치(trench)를 형성하는 단계, 비아홀 또는 트렌치가 전도성 물질로 충전되도록 절연막상에 전도성 물질을 증착하는 단계 및 전도성 물질에 화학기계적 연마(Chemical Mechanical Polishing; CMP, 이하 CMP라 칭함)를 행하여 비아홀 또는 트렌치에 비아 콘택(contact) 또는 배선을 형성하는 단계로 구성된다. 상기 전도성 물질로 구리를 선택할 경우, 구리가 증착된 배선층을 정교하게 식각하는 것이 매우 어렵기 때문에, 다마신 공정은 구리 또는 그것의 합금으로 구성된 다층구조의 제조에 적합하다.
도 1a 내지 도 1e는 본 발명에 의해 제안된 반도체 소자의 구리확산방지막 형성방법을 도시한 단면도이다. 상기 구리확산방지막 형성방법은 비아 퍼스트(via-first) 듀얼 다마신(dual-damascene) 공정을 따른다.
먼저, 도 1a은 소정의 기판 상부에 다마신 공정이 진행될 소정의 적층막을 다층구조로 형성한 모습을 보여주는 단면도이다. 보다 자세하게는, 구리배선(미도시)이 형성된 실리콘 웨이퍼(10) 상부에 비전도성 확산방지막(11)과 2층 구조의 층간절연막(12, 14), 그리고 층간절연막 사이에 식각정지막(13)을 형성한다. 상기 실리콘 웨이퍼는 사전에 CMP 공정에 의해 평탄화되고, 하나 이상의 배선이 형성되어 있는 웨이퍼이다. 또한 상기 비전도성 확산방지막은 웨이퍼 상에 형성된 하부 배선층의 확산방지막 기능을 하며, 바람직하게는 실리콘 나이트라이드(SiN)를 사용한다. 이 후, 상기 확산방지막 상부에 층간절연막이 형성된다. 상기 층간절연막은 2층 구조로 적층되는데, 먼저 상기 확산방지막 상부에 비아홀의 절연막 역할을 하는 제 1 층간절연막(12)이 적층되고, 상기 제 1 층간절연막 상부에 식각정지막이 적층된다. 여기서 식각정지막은 후에 언급할 트렌치 절연막의 식각정지 기능을 한다. 이 후 상기 식각정지막 상부에 트렌치의 절연막 역할을 하는 제 2 층간절연막(14)이 적층된다. 이때, 층간절연막은 제 1층간절연막, 식각정지막, 제 2층간절연막의 적층구조 뿐 아니라 듀얼다마신 패턴을 형성하는 방법에 따라 단일층 또는 식각정지막을 포함하지 않는 다중층으로 형성할 수도 있다.
다음, 도 1b는 듀얼 다마신 구조가 형성된 모습을 보여주는 단면도이다. 상기 듀얼 다마신 구조는 2단계의 사진식각 공정(photolithography)을 수행하여 비아홀(16)과 트렌치(15)가 형성될 영역을 노출하고, 포토레지스트(photoresist) 패턴(pattern)을 마스크로 하여 식각공정에 의해 형성된다. 보다 자세하게는, 상기 제 2 층간절연막 상부 전면에 제 1 포토레지스트(미도시)를 도포하고, 제 1 사진식각 공정을 통해 제 1 층간절연막 영역에 형성될 비아 영역을 패터닝(patterning)한다. 패터닝된 제 1 포토레지스트를 식각 마스크로 하여 제 2 층간절연막과 식각정지막 그리고 제 1 층간절연막을 관통하는 식각을 진행하여 비아홀을 형성한다. 이 때 비아홀 아래의 비전도성 확산방지막도 동시에 제거된다. 이어서 상기 제 1 포토레지스트 상부에 제 2 사진식각 공정을 다시 진행하여 제 2 층간절연막 영역에 형성될 트렌치 영역을 패터닝한다. 패터닝된 제 2 포토레지스트를 식각 마스크로 하여 상기 식각정지막이 노출될 때까지 식각을 진행하여 트렌치를 형성한다. 상기 비아홀과 트렌치가 형성됨으로써 듀얼 다마신 패턴이 완성된다. 도 1b는 듀얼다마신 패턴을 형성하는 일 실시예로, 이외에도 트렌치를 먼저 형성하고 비아를 형성하는 방법, 비아와 트렌치를 한 번의 식각공정에 의해 형성하는 방법 등 다양한 방법으로 형성할 수 있다.
다음, 도 1c는 구리확산 방지막(17)이 형성된 모습을 보여주는 단면도이다. 상기 구리확산 방지막은 상기 듀얼 다마신 패턴에 매립될 구리배선층의 구리가 층간절연막으로 확산하는 것을 방지하는 역할을 수행한다. 상기 구리확산 방지막은 바람직하게는 물리적 기상증착법으로 형성하며, 그 물질로는 Ti, TiN 또는 이들의 적층구조를 사용한다.
다음, 도 1d는 상기 구리확산 방지막 전면에 구리확산 방지막(17)에 비해 구리배선과의 접착성이 우수한 구리확산 방지막(18)이 형성된 모습을 보여주는 단면도이다. 상기 구리확산 방지막(18)은 본 발명에서 제안한 핵심기술로서, 구리확산 방지막의 역할과 SM을 방지하는 역할을 동시에 수행하는 기능을 가지고 있다. 상기 금속막은 바람직하게는 물리적 기상증착법으로 실시하며, 금속막의 물질로는 탄탈륨(Ta), 탄탈 나이트라이드(TaN) 또는 이들의 적층구조를 사용한다. 여기서 Ta, TaN 또는 이들의 적층구조는 Ti, TiN 또는 이들의 적층구조에 비해 구리와의 접착성이 뛰어나, SM을 방지하는 역할을 한다.
상술한 듀얼 다마신 공정에서 비아홀과 트렌치에 충진된 구리는 결정도를 향상시키기 위해 소정의 온도에서 열처리 과정을 거치게 되는데, 이 때 열처리 후 실온으로 돌아오는 과정에서 구리는 소성변형을 거치게 된다. 결과적으로 구리배선층 내부에 그리고 열팽창계수가 상이한 절연막과 구리배선층 사이에 잔류 인장응력을 야기하게 된다. 이러한 잔류 인장응력은 본 발명에서의 구조처럼 비아홀층과 상부 트렌치 배선층이 서로 일체로 형성된 경우에는 비아 콘택(via-contact) 부위에 집중하게 된다. 여기서 비아 콘택 부위는 비아홀층과 하부 배선층이 접하는 부위를 칭한다. 따라서, 비아 콘택 부위의 구리가 확산방지막에 약하게 결합되어 있는 경우에는 보이드가 확산방지막의 저면에 발생하여, 하부 배선층과의 단선을 초래하게 된다. 따라서 본 발명에서 제안한 상기 Ta 계열의 구리확산 방지막(18)을 Ti 계열의 구리확산 방지막(17) 전면에 적층할 경우, 구리와의 접착성을 뛰어나게 하고 결과적으로 상술한 보이드 결함의 발생을 억제할 수 있다.
다음, 도 1e는 상기 듀얼 다마신 패턴에 구리의 충진(19)이 완료된 모습을 보여주는 단면도이다. 종래의 기술에는 듀얼 다마신 패턴 바닥면에 있는 구리확산 방지막과 소정의 금속막을 제거하기도 하지만, 본 발명에서는 상기한 보이드 형성의 방지를 위해 제거하지 않는다. 우선 구리 시드(seed)층(미도시)이 형성되어 이후 채워질 구리배선층의 성장을 촉진시킨다. 상기 구리 시드층의 형성이 완료되면 전기도금법에 의하여 듀얼 다마신 패턴에 구리(19)가 채워지게 된다.
도면에는 도시되지 않았지만 상술한 공정 이후에는 구리의 결정도를 증가시키기 위한 열처리 공정이 진행되고, CMP 공정을 통해 평탄화된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리확산 방지막 전면에 구리배선과의 접착성이 우수한 이종의 구리확산 방지막을 추가로 적층함으로써 구리배선층과의 접착성을 개선하고 SM에 기인한 보이드 결함을 방지하는 효과가 있다. 보다 자세하게는, 구리배선층과의 접착성이 우수한 이종의 구리확산 방지막을 종래의 구리확산 방지막 전면에 추가로 적층함으로써 구리확산 방지막의 역할과 함께 구리확산 방지막과 구리배선층과의 계면, 특히 비아 콘택 영역에서 발생하는 SM에 기인한 보이드 형성을 방지하고 따라서 하부 배선층과 상부 배선층의 단선에 따른 소자의 동작불능을 방지하는 효과가 있다.

Claims (6)

  1. 반도체 소자의 구리확산 방지막 형성방법에 있어서,
    구리배선이 형성된 반도체 기판에 비전도성 확산방지막과 층간절연막을 형성하는 단계;
    상기 층간절연막에 듀얼 다마신 패턴을 형성하는 단계;
    상기 듀얼 다마신 패턴에 구리의 확산 방지성이 우수한 제 1 구리확산 방지막을 단층 또는 다층구조로 형성하는 단계;
    상기 제 1 구리확산 방지막 전면에 상기 제 1 구리확산 방지막에 비해 구리와의 접착성이 우수하며, 상기 제 1 구리확산 방지막과 이종(異種)의 제 2 구리확산 방지막을 단층 또는 다층구조로 형성하는 단계;
    상기 제 2 구리확산 방지막 전면에 구리배선층을 형성하는 단계; 및
    상기 형성된 구리배선층의 결정도를 향상시키기 위한 열처리 공정을 진행하는 단계
    를 포함하며,
    상기 제 1 구리확산 방지막은 Ti, TiN 또는 이들의 적층구조로 형성하고, 상기 제 2 구리확산 방지막은 Ta, TaN 또는 이들의 적층구조로 형성하여, 이종 다적층 구조의 구리 확산 방지막이 형성되는 것을 특징으로 하는 반도체 소자의 구리확산 방지막 형성방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제 2 구리확산 방지막은 물리기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 구리확산 방지막 형성방법.
  4. 삭제
  5. 제 1항에 있어서,
    상기 층간절연막은 제 1 층간절연막, 식각방지막, 제 2 층간절연막의 적층구조로 형성하는 것을 특징으로 하는 반도체 소자의 구리확산 방지막 형성방법.
  6. 제 1항에 있어서,
    상기 구리배선층의 형성은 전기도금법을 이용하는 것을 특징으로 하는 반도체 소자의 구리확산 방지막 형성방법.
KR1020030077756A 2003-11-04 2003-11-04 반도체 소자의 구리확산 방지막 형성방법 KR100588664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077756A KR100588664B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 구리확산 방지막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077756A KR100588664B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 구리확산 방지막 형성방법

Publications (2)

Publication Number Publication Date
KR20050042697A KR20050042697A (ko) 2005-05-10
KR100588664B1 true KR100588664B1 (ko) 2006-06-12

Family

ID=37243634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077756A KR100588664B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 구리확산 방지막 형성방법

Country Status (1)

Country Link
KR (1) KR100588664B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686450B1 (ko) * 2005-10-21 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법
US10276636B2 (en) 2015-11-12 2019-04-30 SK Hynix Inc. Electronic device and method for fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法
KR100731082B1 (ko) * 2005-12-30 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686450B1 (ko) * 2005-10-21 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법
US10276636B2 (en) 2015-11-12 2019-04-30 SK Hynix Inc. Electronic device and method for fabricating the same

Also Published As

Publication number Publication date
KR20050042697A (ko) 2005-05-10

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP3778487B2 (ja) 金属キャパシタの形成方法
WO2006016918A1 (en) Bond pad structure for copper metallization having inceased reliability and method for fabricating same
JP2002141417A (ja) 並列キャパシタの積層構造と製造方法
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
US7618887B2 (en) Semiconductor device with a metal line and method of forming the same
US7498677B2 (en) Semiconductor device
KR100588904B1 (ko) 구리 배선 형성 방법
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100626935B1 (ko) 금속배선 구조 및 그 제조 방법
KR100772250B1 (ko) 반도체 다마신 공정에서의 금속배선 형성 방법
KR100789580B1 (ko) 반도체 소자의 금속배선 형성방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
US20020106895A1 (en) Method for forming copper interconnect and enhancing electromigration resistance
KR100295054B1 (ko) 다층금속배선을갖는반도체소자및그제조방법
KR100367487B1 (ko) 반도체소자의 제조방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
JP2004335721A (ja) 半導体装置の製造方法及び半導体装置
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100729087B1 (ko) 반도체 장치 형성 방법
KR100295141B1 (ko) 반도체소자의금속배선층형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100808794B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee