KR100686450B1 - 반도체 소자의 듀얼 다마신 배선 형성 방법 - Google Patents
반도체 소자의 듀얼 다마신 배선 형성 방법 Download PDFInfo
- Publication number
- KR100686450B1 KR100686450B1 KR1020050099564A KR20050099564A KR100686450B1 KR 100686450 B1 KR100686450 B1 KR 100686450B1 KR 1020050099564 A KR1020050099564 A KR 1020050099564A KR 20050099564 A KR20050099564 A KR 20050099564A KR 100686450 B1 KR100686450 B1 KR 100686450B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- insulating layer
- layer
- gas
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000009977 dual effect Effects 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000001020 plasma etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 abstract description 13
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 36
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 241001061036 Otho Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 사상에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법은 전도층이 형성된 하부 금속막 위에 확산 방지막, 제 1, 2절연막을 연속하여 적층한 후, 상기 제 2절연막 상부에 비아홀 패턴을 형성하는 단계와; 상기 비아홀 패턴을 마스크로 사용하여 상기 제 2절연막 및 제 1절연막을 식각하여 비아홀을 형성하는 단계가; 포함되고, 상기 하부 금속막 위에 증착되는 확산 방지막은 그 두께가 500±100Å의 범위로 제공되는 것을 특징으로 한다.
제안되는 바와 같은 반도체 소자의 듀얼 다마신 배선 형성 방법에 의하여, 비아 RIE공정시 발생되는 폴리머의 양을 최소화할 수 있는 장점이 있다.
반도체 소자, 듀얼 다마신, 확산 방지막
Description
도 1 내지 도 3은 종래의 듀얼 다마신 배선 형성 방법을 설명하는 공정 순서도.
도 4는 비아홀 상부 개구부 주변에 소정의 펜스가 형성된 모습을 보여주는 SEM 사진.
도 5 내지 도 11은 본 발명의 사상에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법을 개략적으로 도시한 공정 순서도.
본 발명은 반도체 소자의 배선 형성 방법에 관한 것으로서, 상세하게는, 비아 식각(via etch)시 발생되는 폴리머(polymer)의 양을 최소화하여 반도체 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 배선 형성 방법에 관한 것이다.
최근 전기적 특성이 알루미늄(Al)이나 텅스텐(W)보다 좋은 구리(Cu) 배선이 도입되면서, 구리에 대한 건식 식각의 어려움을 극복하기 위한 듀얼 다마신(dual damascene) 공정이 널리 사용되고 있다.
상기 듀얼 다마신 공정에 따르면, 비아홀(via hole) 및 트랜치(trench)를 먼저 형성한 후 비아홀 및 트랜치 내부를 구리막으로 채운다.
도 1 내지 도 3은 이와 같은 종래의 듀얼 다마신 배선 형성 방법을 설명하는 공정 순서도이다.
먼저, 도 1을 참조하면, 배선하고자 하는 하부 금속막(100)위의 확산 방지막(110) 위에 금속간 절연막(120)을 형성한다.
그리고, 상기 금속간 절연막(120) 위에 비아홀 형성용 마스크 패턴(미도시)을 형성하고, 상기 비아홀 형성용 마스크 패턴을 이용하여 비아홀(130)을 형성한다.
또한, 상기 비아홀 형성용 마스크 패턴을 제거하고, 다시 트랜치 형성용 마스크 패턴을 형성한다. 그리고, 상기 트랜치 형성용 마스크 패턴을 이용하여 트랜치(140)를 형성한다. 그리고, 상기 비아홀(130) 및 트랜치(140)가 형성되면, 하부 금속막(100)위의 확산 방지막(110) 일부 표면이 노출된다.
또한, 도 2를 참조하면, 상기 확산 방지막(110)의 노출 부분을 제거하기 위한 건식 식각 공정을 수행한다. 이때, 식각 가스로 CxFy 가스를 사용하는데, 이 경우 하부 금속막(100)의 노출 표면과 금속간 절연막(120)의 측면에는 폴리머(150)들이 만들어진다.
다음에 도 3을 참조하면, 노출된 하부 금속막(100)에 접촉되도록 비아홀(130) 및 트랜치(140) 내에 확산 방지막(160)을 형성하고, 상기 비아홀(130) 및 트 랜치(140) 내부가 완전히 채워지도록 확산 방지막(160) 위에 상부 금속막(170)을 형성한다.
다음에 통상의 평탄화 공정을 수행하면, 도시된 바와 같은 듀얼 다마신 배선이 완성된다.
한편, 이와 같은 종래의 듀얼 다마신 배선 형성 방법에 의하면, 상기 확산 방지막(110)의 일부를 제거하는 과정에서 발생한 폴리머(150)들이 후속의 세정 공정등에 의해서 완전히 제거되지 않으며, 도 4에 도시된 바와 같이, 비아홀 상부 개구부 주변에 소정의 펜스(도 4의 A 영역)가 형성된다. 그리고, 상기 폴리머(150)들에 의하여 비아 컨택 저항이 증대되는 문제점이 발생한다.
또한, 수분이 흡수되는 경우에 하부 금속막이 부식되도록 하는 원인으로도 작용하게 되는 문제점이 있다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 확산 방지막 제거시 폴리머가 발생되는 것을 최소화하여 비아 컨택 저항이 낮아지는 것을 방지하는 반도체 소자의 듀얼 다마신 배선 형성 방법을 제안하는 것을 목적으로 한다.
또한, 확산 방지막 제거시 폴리머가 발생되는 것이 최소화되어, 반도체 소자의 수율(yield)을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 배선 형성 방법을 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 사상에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법은 전도층이 형성된 하부 금속막 위에 확산 방지막, 제 1, 2절연막을 연속하여 적층한 후, 상기 제 2절연막 상부에 비아홀 패턴을 형성하는 단계와; 상기 비아홀 패턴을 마스크로 사용하여 상기 제 2절연막 및 제 1절연막을 식각하여 비아홀을 형성하는 단계가; 포함되고, 상기 하부 금속막 위에 증착되는 확산 방지막은 그 두께가 500±100Å의 범위로 제공되는 것을 특징으로 한다.
또한, 상기 확산 방지막은 상기 비아홀이 형성되는 단계에 의하여 300±100Å범위의 두께로 유지되는 것을 특징으로 한다.
또한, 상기 제 2절연막, 식각 정지막 및 제 1절연막을 식각하여 비아홀을 형성하는 단계는 반응성 이온 식각(RIE)에 의하여 수행되고, 상기 반응성 이온 식각은 CHF3 가스와 CF4 가스를 이용하여 60±6초 범위의 시간동안 수행되고, 그 다음 H2 플라즈마를 사용하여 15±2초 범위의 시간동안 수행된다.
또한, 상기 CHF3 가스와 CF4 가스의 양은 1:1정도의 비율로 사용되고, 상기 N2가스와 H2가스는 대략 3:1정도로 사용된다.
제안되는 바와 같은 반도체 소자의 듀얼 다마신 배선 형성 방법에 의하여, 비아 RIE공정시 발생되는 폴리머의 양을 최소화할 수 있는 장점이 있다.
또한, 비아 RIE공정시 발생되는 폴리머의 양을 최소화함으로써, 비아홀내 아크 잔류물이 잔류하게 되는 것을 방지하여 전기적 연결 불량의 최소화 및 반도체 소자의 양산율을 증가시킬 수 있는 장점이 있다.
이하에서는 본 발명의 바람직한 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상이 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에"있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 5 내지 도 9는 본 발명의 사상에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법을 개략적으로 도시한 공정 순서도이다.
먼저, 도 5를 참조하면, 접합 영역(소자 전극)이 형성된 반도체 기판 또는 하부 금속 배선층이 형성된 절연막등을 포함하는 전도층이 형성된 하부 금속막(200)위 상부에 전도층과 후속 공정에 의해 형성되는 금속 배선층과의 반응을 방지하기 위한 확산 방지막(210)을 형성한다. 이때, 상기 확산 방지막(210)은 SiN과 같은 질화막을 증착하여 형성하는 것이 바람직하다.
그리고, 상기 확산 방지막(210) 위에 제 1절연막(220)을 증착하고, 상기 제 1절연막(220) 위에 후속 공정에서 배선 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 식각 정지막(230)을 형성한다. 그리고, 상기 식각 정지막(230) 위에 금속 배선층 형성을 위한 제 2절연막(240)을 증착한다. 다만, 소정의 트랜치를 형성하기 위하여 상기 제 2절연막(240)을 식각하는 경우에 특정의 선택비에 의하여 식각 정지점을 선택할 수 있으므로, 상기 식각 정지막(230)은 본 발명의 필수구성요소는 아니라 하겠다.
상세히, 상기 제 1 및 2절연막(220,240)은 FSG(Flourinated Silicate Glass), PSG(Phospho Silicate Glass), USG(Undoped Silicate Glass), BPSG(Boro Phosho Silicate Glass), PE-TEOS(Plasma Enhanced Tetra Ethyl Otho Silicate) 막과 같은 SiO₂막 또는 SiOC막으로 형성할 수 있으며, 이둘중 적어도 두개의 막을 적층하여 형성할 수 있다.
또한, 상기 확산 방지막(210)은 SiN 또는 SiCN과 같은 물질막으로 이루어질 수 있으며, 구리막에 의한 확산(diffusion)이 발생되는 것을 방지하는 역할을 수행한다.
그리고, 상기 확산 방지막(210)은 본 발명의 사상에 따라 후술되는 비아 RIE(Reactive Ion Etch, 반응성 이온 시각)에 의하여 소정 부분 식각될 두께 및 최소한으로 유지되어야 할 두께를 고려하여 대략 500±100Å 범위의 두께로 형성되도록 한다.
그 다음, 도 6에 도시된 바와 같이, 제 2절연막(240) 위에 비아홀 형성을 위한 비아홀 패턴(250)을 형성한다. 이때, 상기 비아홀 패턴(250)은 일예로 상기 제 2절연막(240) 위에 감광막을 도포하고, 비아홀 패턴이 형성된 마스크로 감광막을 노광 및 현상하여 형성한다.
그 다음, 도 7에 도시된 바와 같이, 상기 비아홀 패턴(250)을 마스크로 이용하여 플라즈마를 이용한 건식 식각 공정(dry etching process)에 의하여 드러난 제 2절연막(240)을 제거하고, 재차 드러난 식각 저지막(230)을 제거하고, 재차 드러난 제 1절연막(220)을 식각하여 제거함으로써, 제 1절연막(220)에 금속 배선층과 하부 금속막(200)의 전도층이 연결되는 비아홀(260)이 형성되도록 한다.
상세히, 상기 비아홀(260)이 형성되도록 하기 위한 식각 공정은 RIE에 의하여 다음과 같은 공정 조건에 의하여 수행될 수 있다.
예를 들어, 상기 비아홀 형성을 위한 RIE는 160mTorr의 압력과 400W의 RF전압에서 300sccm양의 Ar가스와 10sccm양의 CHF3 가스와, 10sccm CF4 가스와, 200sccm N2가스를 이용하여 60초간 수행된다. 그 다음, 10mTorr의 압력과 400W의 RF전압에서 300sccm양의 N2가스와, 100sccm양의 H2가스를 이용하여 15초간 수행된다.
바람직하게는, 상기 CHF3가스와 CF4 가스의 비율이 대략 1:1정도로 유지되도록하고, 상기 N2가스와 H2가스는 대략 3:1정도의 비율로 유지되도록 한다.
상기 레시피(recipe)의 특징은 CHF3에 의한 트렌치 프로파일(trench profile) 보호와 함께 확산 방지막에 대한 식각 비율(etch rate)를 높일 수 있다.
그리고, 상기 H2 가스를 사용하여 상기 RIE 공정시 발생될 수 있는 폴리머의 양이 제거될 수 있게 된다.
따라서, 상기 확산 방지막(210)은 상기와 같은 공정 조건에서 수행되는 RIE 에 의하여 대략 200Å 정도(도 7의 a부분)가 손실(loss)되고, 최소한으로 요구되는 확산 방지막의 두께인 대략 300Å(도 7의 b부분)의 두께가 유지된다. 이와 같이, RIE 공정에 의하여 손실되는 확산 방지막의 두께(a)를 고려함으로써, 노출되는 확산 방지막의 두께(b)가 최소한으로 유지되도록 하여 후속 공정중에 발생되는 폴리머의 양이 최소화되는 효과가 있다.
그 다음, 도 8에 도시된 바와 같이, 상기 비아홀 패턴(250)을 제거한 후, 상기 제 2절연막(240) 위에 금속 배선이 형성되는 트랜치를 형성하기 위한 트랜치(trench) 패턴(270)을 형성한다. 그리고, 상기 트랜치 패턴(270)을 마스크로 플라즈마를 이용한 건식 시각에 의하여 드러난 제 2절연막(240)을 식각하여 제거함으로써, 상기 제 2절연막(240)에 금속 배선이 형성되는 트랜치를 형성시킨다. 상기의 트랜치 패턴을 형성하는 단계는 본 발명이 제안하는 기술적 사상에 필수적으로 요구되는 구성요소가 아님을 선언하여 밝혀둔다.
이때, 상기 식각 정지막(230)은 상기 제 1절연막(220)의 상부 표면에서 정확히 식각이 끝나고, 상기 제 1절연막(220)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 수행한다.
이와 같이, 상기 제 1절연막(220)의 상부에 식각 정지막(230)을 증착함으로써, 제 2절연막(240)의 식각시 제 1절연막(220)의 표면으로부터 추가 식각되는 현상을 방지할 수 있다.
그 다음, 도 9에 도시된 바와 같이, 상기 식각 정지막(230) 표면이 노출되고, 상기 제 2절연막(240)의 식각이 완료된 후, 상기 제 2절연막(240) 위에 트랜치 패턴(270)을 제거한다. 그리고, 상기 제 1절연막(220)의 비아홀(260)과 제 2절연막(240)의 트랜치 하부에 노출된 확산 방지막(210)과 식각 정지막(230)을 동시에 식각하여 제거한다.
이때, 상기 확산 방지막(210)과 식각 정지막(230)은 절연막이므로 금속 배선으로부터 하부 금속막(200)의 전도층으로 전류를 도통시키고, 원하는 유전 캐패시턴스(dielectric capacitance)를 얻기 위하여 제거하는 것이 바람직하다.
그 다음, 도 10에 도시된 바와 같이, 금속 박막을 증착하기 이전에 금속 박막과 하부 금속막(200)의 전도층 사이의 반응을 방지하기 위하여 상기 하부 금속막(200) 상부 전면에 베리어(barrier) 메탈(280)을 증착한다.
그리고, 상기 제 1절연막(220)의 비아홀(260)과 제 2절연막(240)의 트랜치에 스루풋(roughput)과 필링(filling) 능력이 우수한 EPD(Electroplating Process Deposition) 금속 박막을 필링시킬 수 있다.
그리고, 상기 베리어 메탈(280)의 큰 저항력(resistivity)에 의하여 박막 표면에 원활한 전자 공급이 방해되는 것을 방지하기 위하여 상기 베리어 메탈(280) 위에 CVD(chemical vapor deposition)에 의해 금속 씨드(seed)막(290)을 증착시킨다.
그 다음, 도 11에 도시된 바와 같이, EPD공정을 이용하여 상기 제 1절연막(220)의 비아홀(260)과 제 2절연막(240)의 트랜치에 금속 박막(300)을 필링시킨다. 그리고, CMP(Chemical Mechanical Polishing) 공저에 의해 상기 제 2절연막(240) 위에 금속 박막(300), 금속 씨드막(290), 베리어 메탈(280)을 연마하여 제거함으로 써 반도체 소자의 금속 배선층을 완성한다.
전술한 본 발명의 실시예에서는 비아 선행 듀얼 다마신 배선 형성 방법으로 설명하였다. 그러나, 본 발명은 상기 도 5 내지 도 11을 참조하여 트랜치 선행 듀얼 다마신 및 싱글 다마신 배선 형성 방법에 적용될 수 있음은 물론이다.
제안되는 바와 같은 반도체 소자의 듀얼 다마신 배선 형성 방법에 의하여, 비아 RIE공정시 발생되는 폴리머의 양을 최소화할 수 있는 장점이 있다.
또한, 비아 RIE공정시 발생되는 폴리머의 양을 최소화함으로써, 비아홀내 아크 잔류물이 잔류하게 되는 것을 방지하여 전기적 연결 불량의 최소화 및 반도체 소자의 양산율을 증가시킬 수 있는 장점이 있다.
Claims (4)
- 전도층이 형성된 하부 금속막 위에 확산 방지막, 제 1, 2절연막을 연속하여 적층한 후, 상기 제 2절연막 상부에 비아홀 패턴을 형성하는 단계와;상기 비아홀 패턴을 마스크로 사용하여 상기 제 2절연막 및 제 1절연막을 식각하여 비아홀을 형성하는 단계가; 포함되고,상기 제 2절연막 및 제 1절연막을 식각하여 비아홀을 형성하는 단계는 반응성 이온 식각(RIE)에 의하여 수행되고,상기 반응성 이온 식각은 CHF3 가스와 CF4 가스를 이용하여 60±6초 범위의 시간동안 수행되고, 그 다음 H2 플라즈마를 사용하여 15±2초 범위의 시간동안 수행되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 반응성 이온 식각에서 사용되는 상기 CHF3 가스와 CF4 가스의 양은 1:1정도의 비율로 사용되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선 형성 방법.
- 제 1항에 있어서,상기 확산 방지막은 상기 비아홀이 형성되는 단계에 의하여 300±100Å범위의 두께로 유지되는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050099564A KR100686450B1 (ko) | 2005-10-21 | 2005-10-21 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050099564A KR100686450B1 (ko) | 2005-10-21 | 2005-10-21 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100686450B1 true KR100686450B1 (ko) | 2007-02-26 |
Family
ID=38104504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050099564A KR100686450B1 (ko) | 2005-10-21 | 2005-10-21 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100686450B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010073705A (ko) * | 2000-01-19 | 2001-08-01 | 윤종용 | 선택적 에피텍셜 성장을 이용한 반도체 장치의 콘택 형성방법 |
| KR20050042697A (ko) * | 2003-11-04 | 2005-05-10 | 동부아남반도체 주식회사 | 반도체 소자의 구리확산 방지막 형성방법 |
| KR20050122642A (ko) * | 2004-06-25 | 2005-12-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
-
2005
- 2005-10-21 KR KR1020050099564A patent/KR100686450B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010073705A (ko) * | 2000-01-19 | 2001-08-01 | 윤종용 | 선택적 에피텍셜 성장을 이용한 반도체 장치의 콘택 형성방법 |
| KR20050042697A (ko) * | 2003-11-04 | 2005-05-10 | 동부아남반도체 주식회사 | 반도체 소자의 구리확산 방지막 형성방법 |
| KR100588664B1 (ko) * | 2003-11-04 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 구리확산 방지막 형성방법 |
| KR20050122642A (ko) * | 2004-06-25 | 2005-12-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020050042697 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787911B1 (en) | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing | |
| US6297554B1 (en) | Dual damascene interconnect structure with reduced parasitic capacitance | |
| US7655547B2 (en) | Metal spacer in single and dual damascene processing | |
| KR100702549B1 (ko) | 반도체 인터커넥트 구조 상의 금속층 증착 방법 | |
| US20080203579A1 (en) | Sacrificial metal spacer dual damascene | |
| US7045455B2 (en) | Via electromigration improvement by changing the via bottom geometric profile | |
| TW202308036A (zh) | 形成互連結構的方法 | |
| KR20020025237A (ko) | 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법 | |
| US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
| KR19980079710A (ko) | 금속 스페이서를 이용한 상호 접속과 그 제조 방법 | |
| KR100686450B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100552811B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100613393B1 (ko) | 반도체 소자의 제조 방법 | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR100613381B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100661220B1 (ko) | 듀얼 절연막을 이용한 금속 배선 형성 방법 | |
| KR101161665B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100642908B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100703560B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR100850087B1 (ko) | 구리배선의 전도도 향상을 위한 식각 방법 | |
| KR100641487B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |