JPH0897213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0897213A JPH0897213A JP23498094A JP23498094A JPH0897213A JP H0897213 A JPH0897213 A JP H0897213A JP 23498094 A JP23498094 A JP 23498094A JP 23498094 A JP23498094 A JP 23498094A JP H0897213 A JPH0897213 A JP H0897213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- flattening
- layer
- sog
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 凸部が形成されている下地について、下地に
狭い間隙が生じているような場合の平坦化も、これを良
好に平坦化して、信頼性の低下等を防止した半導体装置
の製造方法を提供する。 【構成】 凸部１（シリコン半導体基板１０上に形成さ
れた第１層Ａｌ系配線等）が形成されている下地上に平
坦化膜（ＳＯＧ膜等）を形成して平坦化を行う平坦化工
程を備えた半導体装置の製造方法において、下地上にプ
ラズマＴＥＯＳ−ＳｉＯ2 膜等の有機シリコンガスから
形成した絶縁膜２を形成し、該絶縁膜２の膜厚よりも薄
い膜厚で平坦化膜３を形成し、最も幅広の凸部上に形成
された平坦化膜３を取りきる条件でエッチバックを行
い、その後オゾンＴＥＯＳ−ＳｉＯ2膜４を形成して平
坦化を行う。
狭い間隙が生じているような場合の平坦化も、これを良
好に平坦化して、信頼性の低下等を防止した半導体装置
の製造方法を提供する。 【構成】 凸部１（シリコン半導体基板１０上に形成さ
れた第１層Ａｌ系配線等）が形成されている下地上に平
坦化膜（ＳＯＧ膜等）を形成して平坦化を行う平坦化工
程を備えた半導体装置の製造方法において、下地上にプ
ラズマＴＥＯＳ−ＳｉＯ2 膜等の有機シリコンガスから
形成した絶縁膜２を形成し、該絶縁膜２の膜厚よりも薄
い膜厚で平坦化膜３を形成し、最も幅広の凸部上に形成
された平坦化膜３を取りきる条件でエッチバックを行
い、その後オゾンＴＥＯＳ−ＳｉＯ2膜４を形成して平
坦化を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。本発明は、各種の半導体装置の製造方法とし
て利用することができ、特に、微細化・集積化した半導
体装置の製造方法として好適に利用できるものである。
に関する。本発明は、各種の半導体装置の製造方法とし
て利用することができ、特に、微細化・集積化した半導
体装置の製造方法として好適に利用できるものである。
【０００２】
【従来の技術及びその問題点】半導体装置については、
微細化がますます進行しており、基板上に凸部（例えば
下層配線）が形成されて段差が生じたとき、それを平坦
化する平坦化技術は極めて重要になっている。
微細化がますます進行しており、基板上に凸部（例えば
下層配線）が形成されて段差が生じたとき、それを平坦
化する平坦化技術は極めて重要になっている。
【０００３】即ち、例えば半導体集積回路装置（ＬＳ
Ｉ）技術において、多層配線技術はますます重要なもの
になってきており、特にスーパーコンピュータを支える
最先端の超高速性能バイポーラＬＳＩにおいては、配線
技術が回路性能を律速するようになってきた。これは、
回路が複雑になってきており、ゲート間を接続する配線
が増加する一方、デバイスとともに微細化してゆく過程
で配線信頼度に関する問題が顕在化してきたため、配線
技術が回路技術の要求に答えられなくなりつつあるため
である。このような背景もあって、半導体装置のデバイ
ス製造プロセスにおける平坦化技術は、ますます重要度
を増している。
Ｉ）技術において、多層配線技術はますます重要なもの
になってきており、特にスーパーコンピュータを支える
最先端の超高速性能バイポーラＬＳＩにおいては、配線
技術が回路性能を律速するようになってきた。これは、
回路が複雑になってきており、ゲート間を接続する配線
が増加する一方、デバイスとともに微細化してゆく過程
で配線信頼度に関する問題が顕在化してきたため、配線
技術が回路技術の要求に答えられなくなりつつあるため
である。このような背景もあって、半導体装置のデバイ
ス製造プロセスにおける平坦化技術は、ますます重要度
を増している。
【０００４】ところで、平坦化膜で平坦化を行おうとす
る場合、下地の凸部（配線等）が微細化しているため、
凸部間の狭い間隙（ギャップ）への十分な埋め込みが達
成できず、平坦化が困難であるという問題があった。
る場合、下地の凸部（配線等）が微細化しているため、
凸部間の狭い間隙（ギャップ）への十分な埋め込みが達
成できず、平坦化が困難であるという問題があった。
【０００５】例えば、代表的には、平坦化のプロセスで
は従来、ＳＯＧ（Ｓｐｉｎ ｏｎＧｌａｓｓ）を主体と
した平坦化膜を用いる平坦化方法が採用されていた。
は従来、ＳＯＧ（Ｓｐｉｎ ｏｎＧｌａｓｓ）を主体と
した平坦化膜を用いる平坦化方法が採用されていた。
【０００６】即ち、下地上に有機シリコンガスをソース
ガスとして用いた絶縁膜例えばｐ−ＴＥＯＳ−ＳｉＯ2
を形成し、ＳＯＧを形成し、その後エッチバックするこ
とにより、平坦化を行う技術が、一つの手法として用い
られていた。以下このｐ−ＴＥＯＳ−ＳｉＯ2 ／ＳｉＯ
2 ／ＳＯＧの構造を構造と称する。
ガスとして用いた絶縁膜例えばｐ−ＴＥＯＳ−ＳｉＯ2
を形成し、ＳＯＧを形成し、その後エッチバックするこ
とにより、平坦化を行う技術が、一つの手法として用い
られていた。以下このｐ−ＴＥＯＳ−ＳｉＯ2 ／ＳｉＯ
2 ／ＳＯＧの構造を構造と称する。
【０００７】しかしこの方法では必ずしも十分な平坦性
が得られないので、同プロセスを２度繰り返すことによ
って、平坦性の改善に取り組んできた。しかし、エッチ
バックが１度でも２度でも、ＳＯＧはコーティング（塗
布）するものであるといった性質上、下地の凸部の幅
（例えば下層配線の幅）の疎密によってその膜厚差が増
大することが回避できない。よって、例えば下地が配線
層により凸部ができている場合、この問題によって下層
の例えば第１層Ａｌ系配線と上層の例えば第２層Ａｌ系
配線との間の接続孔にＳＯＧが残ることがある。そうす
ると、ＳＯＧの焼成時の脱ガスにより上層のＡｌ系配線
の形成（例えばＡｌスパッタリングによるＡｌ系配線の
形成）を阻害して導通不良（いわゆるポイズンドビア）
を起こすことがある、という問題があった。また、ＳＯ
Ｇを残さないようなオーバーエッチバックを行うと、下
地のＡｌ系配線をアタックして、信頼性における問題を
起こすおそれがあった。
が得られないので、同プロセスを２度繰り返すことによ
って、平坦性の改善に取り組んできた。しかし、エッチ
バックが１度でも２度でも、ＳＯＧはコーティング（塗
布）するものであるといった性質上、下地の凸部の幅
（例えば下層配線の幅）の疎密によってその膜厚差が増
大することが回避できない。よって、例えば下地が配線
層により凸部ができている場合、この問題によって下層
の例えば第１層Ａｌ系配線と上層の例えば第２層Ａｌ系
配線との間の接続孔にＳＯＧが残ることがある。そうす
ると、ＳＯＧの焼成時の脱ガスにより上層のＡｌ系配線
の形成（例えばＡｌスパッタリングによるＡｌ系配線の
形成）を阻害して導通不良（いわゆるポイズンドビア）
を起こすことがある、という問題があった。また、ＳＯ
Ｇを残さないようなオーバーエッチバックを行うと、下
地のＡｌ系配線をアタックして、信頼性における問題を
起こすおそれがあった。
【０００８】そこで、狭いスペースの埋め込みも可能な
Ｏ3 −ＴＥＯＳによる絶縁膜を堆積してからＳＯＧをコ
ーティングして、平坦化膜が下地疎密依存性をもたない
ように工夫した平坦化の方法がある。
Ｏ3 −ＴＥＯＳによる絶縁膜を堆積してからＳＯＧをコ
ーティングして、平坦化膜が下地疎密依存性をもたない
ように工夫した平坦化の方法がある。
【０００９】これは、有機シリコンガスにより例えばプ
ラズマＴＥＯＳ−ＳｉＯ2 を形成し、更にオゾンＴＥＯ
Ｓ−ＳｉＯ2 を形成した後、ＳＯＧ膜を形成して、エッ
チバックを行うものである。このｐ−ＴＥＯＳ／Ｏ3 Ｔ
ＥＯＳ−ＳｉＯ2 ／ＳＯＧ／エッチバックの構造を、以
下構造と称する。
ラズマＴＥＯＳ−ＳｉＯ2 を形成し、更にオゾンＴＥＯ
Ｓ−ＳｉＯ2 を形成した後、ＳＯＧ膜を形成して、エッ
チバックを行うものである。このｐ−ＴＥＯＳ／Ｏ3 Ｔ
ＥＯＳ−ＳｉＯ2 ／ＳＯＧ／エッチバックの構造を、以
下構造と称する。
【００１０】しかしこの技術にも、Ｏ3 −ＴＥＯＳ−Ｓ
ｉＯ2 が狭いスペースでは、オーバーハング状に堆積さ
れたｐ−ＴＥＯＳ上に堆積できずに、ボイド（空隙）が
できるという問題が残されている。
ｉＯ2 が狭いスペースでは、オーバーハング状に堆積さ
れたｐ−ＴＥＯＳ上に堆積できずに、ボイド（空隙）が
できるという問題が残されている。
【００１１】以上のように従来の平坦化プロセスでは、
構造における下地疎密依存性による導通不良やＡｌ系
配線等へのアタックによる信頼性低下や、構造におけ
る予期せぬボイド形成といった問題があり、よってかか
る問題を解決する手段が求められていた。
構造における下地疎密依存性による導通不良やＡｌ系
配線等へのアタックによる信頼性低下や、構造におけ
る予期せぬボイド形成といった問題があり、よってかか
る問題を解決する手段が求められていた。
【００１２】
【発明の目的】本発明は、上記事情に鑑みてなされたも
ので、下地に狭い間隙が生じているような場合の平坦化
も、これを良好に平坦化して、信頼性の低下等を防止し
た半導体装置の製造方法を提供することを目的とする。
ので、下地に狭い間隙が生じているような場合の平坦化
も、これを良好に平坦化して、信頼性の低下等を防止し
た半導体装置の製造方法を提供することを目的とする。
【００１３】
【問題点を解決するための手段】本出願の請求項１の発
明は、凸部が形成されている下地上に平坦化膜を形成し
て平坦化を行う平坦化工程を備えた半導体装置の製造方
法において、下地上に有機シリコンガスにより絶縁膜
（例えばプラズマＴＥＯＳ−ＳｉＯ2 膜）を形成し、該
有機シリコンガスにより形成した絶縁膜（プラズマＴＥ
ＯＳ−ＳｉＯ2 膜等）の膜厚よりも小さい膜厚（即ち薄
い膜厚）で平坦化膜を形成し、最も幅広の凸部上に形成
された平坦化膜を取りきる条件でエッチバックを行い、
その後オゾンＴＥＯＳ−ＳｉＯ2 膜を形成して平坦化を
行う工程を備えることを特徴とする半導体装置の製造方
法であって、これにより上記問題点を解決するものであ
る。
明は、凸部が形成されている下地上に平坦化膜を形成し
て平坦化を行う平坦化工程を備えた半導体装置の製造方
法において、下地上に有機シリコンガスにより絶縁膜
（例えばプラズマＴＥＯＳ−ＳｉＯ2 膜）を形成し、該
有機シリコンガスにより形成した絶縁膜（プラズマＴＥ
ＯＳ−ＳｉＯ2 膜等）の膜厚よりも小さい膜厚（即ち薄
い膜厚）で平坦化膜を形成し、最も幅広の凸部上に形成
された平坦化膜を取りきる条件でエッチバックを行い、
その後オゾンＴＥＯＳ−ＳｉＯ2 膜を形成して平坦化を
行う工程を備えることを特徴とする半導体装置の製造方
法であって、これにより上記問題点を解決するものであ
る。
【００１４】本出願の請求項２の発明は、平坦化膜が、
ＳＯＧを塗布し、一般にこれを焼成して形成したもので
あることを特徴とする請求項１に記載の半導体装置の製
造方法であって、これにより上記問題点を解決するもの
である。
ＳＯＧを塗布し、一般にこれを焼成して形成したもので
あることを特徴とする請求項１に記載の半導体装置の製
造方法であって、これにより上記問題点を解決するもの
である。
【００１５】本出願の請求項３の発明は、凸部が、半導
体基板上に形成された配線であることを特徴とする請求
項１または２に記載の半導体装置の製造方法であって、
これにより上記問題点を解決するものである。
体基板上に形成された配線であることを特徴とする請求
項１または２に記載の半導体装置の製造方法であって、
これにより上記問題点を解決するものである。
【００１６】本発明の実施に際して、有機シリコン化合
物としては、ＴＥＯＳ（テトラエトキシシラン）をはじ
めとして、膜形成が可能であるその他の有機シリコンア
ルコキシドである例えば、ＯＭＣＴＳ（オクタメチルシ
クロテトラシロキサン）、ＴＰＯＳ（テトラプロポキシ
シラン）、ＴＭＣＴＳ（テトラメチルシクロテトラシロ
キサン）等を好ましく用いることができ、また、ＤＡＤ
ＢＳ（ジアセトキシ・ジターシャリーブトキシシラン）
や、ＤＥＳ（ジエチルシラン）などの、分子中にシリコ
ンと有機基とを有する化合物であるガスを用いることが
できる。
物としては、ＴＥＯＳ（テトラエトキシシラン）をはじ
めとして、膜形成が可能であるその他の有機シリコンア
ルコキシドである例えば、ＯＭＣＴＳ（オクタメチルシ
クロテトラシロキサン）、ＴＰＯＳ（テトラプロポキシ
シラン）、ＴＭＣＴＳ（テトラメチルシクロテトラシロ
キサン）等を好ましく用いることができ、また、ＤＡＤ
ＢＳ（ジアセトキシ・ジターシャリーブトキシシラン）
や、ＤＥＳ（ジエチルシラン）などの、分子中にシリコ
ンと有機基とを有する化合物であるガスを用いることが
できる。
【００１７】また本発明の実施に際して、平坦化膜とし
ては、各種のＳＯＧ（有機ＳＯＧ、無機ＳＯＧ）を用い
ることができる。
ては、各種のＳＯＧ（有機ＳＯＧ、無機ＳＯＧ）を用い
ることができる。
【００１８】
【作用】本発明によれば、下地の凸部（例えば第１層Ａ
ｌ系配線）間の狭いスペースにおいて、埋め込み形状が
逆テーパになったり、アスペクト比が大きくなって凸部
（例えば第１層Ａｌ系配線）上のｐ−ＴＥＯＳ−ＳｉＯ
2 膜等の絶縁膜がオーバーハング状となって埋め込みが
困難となる事態が生じる場合も、これを問題なく解決で
きる。即ち、本発明においては、オーバーハング形状と
なった箇所を緩和して埋め込みを完成させるために、ｐ
−ＴＥＯＳ−ＳｉＯ2 膜等の絶縁膜より薄い平坦化膜
（ＳＯＧ等）をコーティングする。その際に平坦化膜
（ＳＯＧ等）は幅の広い凸部（例えば配線幅の広い部
分）上の中央部に厚くコーティングされてしまうのが一
般的であるが、本発明では凸部幅（例えば配線幅）の広
い部分上の中央部に厚くコーティングされた平坦化膜
（ＳＯＧ等）を完全に取りきるエッチバック条件を設定
する。このとき本発明では、平坦化膜ＳＯＧ等はｐ−Ｔ
ＥＯＳ膜等より薄膜に形成してあるため、完全に取りき
っても下地（第１層Ａｌ系配線等）をアタックしない。
従って下地配線等の信頼性を確保することができる。従
来であると、平坦化のためのＳＯＧ等を完全に取りきら
ないと後の例えば第２層Ａｌ系配線との接続孔の形成時
にＳＯＧ等からの脱ガスの影響により接続不良（ポイズ
ンドビア）が生じてしまっていたのが、この問題を解消
することができる。
ｌ系配線）間の狭いスペースにおいて、埋め込み形状が
逆テーパになったり、アスペクト比が大きくなって凸部
（例えば第１層Ａｌ系配線）上のｐ−ＴＥＯＳ−ＳｉＯ
2 膜等の絶縁膜がオーバーハング状となって埋め込みが
困難となる事態が生じる場合も、これを問題なく解決で
きる。即ち、本発明においては、オーバーハング形状と
なった箇所を緩和して埋め込みを完成させるために、ｐ
−ＴＥＯＳ−ＳｉＯ2 膜等の絶縁膜より薄い平坦化膜
（ＳＯＧ等）をコーティングする。その際に平坦化膜
（ＳＯＧ等）は幅の広い凸部（例えば配線幅の広い部
分）上の中央部に厚くコーティングされてしまうのが一
般的であるが、本発明では凸部幅（例えば配線幅）の広
い部分上の中央部に厚くコーティングされた平坦化膜
（ＳＯＧ等）を完全に取りきるエッチバック条件を設定
する。このとき本発明では、平坦化膜ＳＯＧ等はｐ−Ｔ
ＥＯＳ膜等より薄膜に形成してあるため、完全に取りき
っても下地（第１層Ａｌ系配線等）をアタックしない。
従って下地配線等の信頼性を確保することができる。従
来であると、平坦化のためのＳＯＧ等を完全に取りきら
ないと後の例えば第２層Ａｌ系配線との接続孔の形成時
にＳＯＧ等からの脱ガスの影響により接続不良（ポイズ
ンドビア）が生じてしまっていたのが、この問題を解消
することができる。
【００１９】また、一般に、凸部間の狭いスペースにお
ける平坦化膜（ＳＯＧ等）は、いわゆるマイクロローデ
ィング効果により窪んでしまう傾向があるが、この窪ん
だ箇所も、本発明ではＯ3 −ＴＥＯＳ−ＳｉＯ2 を堆積
することにより、良好に埋め込むことができる。
ける平坦化膜（ＳＯＧ等）は、いわゆるマイクロローデ
ィング効果により窪んでしまう傾向があるが、この窪ん
だ箇所も、本発明ではＯ3 −ＴＥＯＳ−ＳｉＯ2 を堆積
することにより、良好に埋め込むことができる。
【００２０】
【実施例】以下本発明の実施例について、詳細に説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。 実施例１
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。 実施例１
【００２１】この実施例は、本発明を、シリコン半導体
基板上に幅の異なる第１層Ａｌ系配線が細密に形成され
ていることにより段差が生じている下地を、ＳＯＧを用
いて平坦化する場合に適用したものである。図１ないし
図６に、本実施例の工程を、各工程後の半導体装置の断
面図をもって図示する。
基板上に幅の異なる第１層Ａｌ系配線が細密に形成され
ていることにより段差が生じている下地を、ＳＯＧを用
いて平坦化する場合に適用したものである。図１ないし
図６に、本実施例の工程を、各工程後の半導体装置の断
面図をもって図示する。
【００２２】本実施例は、凸部１（ここではシリコン半
導体基板１０上に形成された第１層Ａｌ系配線）が形成
されている下地上に平坦化膜（ここではＳＯＧ膜）を形
成して平坦化を行う平坦化工程を備えた半導体装置の製
造方法において、下地上にプラズマＴＥＯＳ−ＳｉＯ2
膜２を形成し（図１）、該プラズマＴＥＯＳ−ＳｉＯ2
膜２の膜厚よりも小さい膜厚で平坦化膜３を形成し（図
２）、最も幅広の凸部上に形成された平坦化膜３を取り
きる条件でエッチバックを行い（図３）、その後オゾン
ＴＥＯＳ−ＳｉＯ2 膜４を形成して平坦化を行う（図
４）工程を備えるものである。
導体基板１０上に形成された第１層Ａｌ系配線）が形成
されている下地上に平坦化膜（ここではＳＯＧ膜）を形
成して平坦化を行う平坦化工程を備えた半導体装置の製
造方法において、下地上にプラズマＴＥＯＳ−ＳｉＯ2
膜２を形成し（図１）、該プラズマＴＥＯＳ−ＳｉＯ2
膜２の膜厚よりも小さい膜厚で平坦化膜３を形成し（図
２）、最も幅広の凸部上に形成された平坦化膜３を取り
きる条件でエッチバックを行い（図３）、その後オゾン
ＴＥＯＳ−ＳｉＯ2 膜４を形成して平坦化を行う（図
４）工程を備えるものである。
【００２３】特に本実施例では、平坦化膜３は、ＳＯＧ
を塗布し焼成して形成したものである。
を塗布し焼成して形成したものである。
【００２４】更に具体的には、本実施例では、下記具体
的手法をとることにより、多層配線技術の層間絶縁膜の
形成において、下地第１層Ａｌ系配線間の狭いスペース
において埋め込み形状が逆テーパになることを防止し、
かつスペースのアスペクト比が大きくなって第１層Ａｌ
系配線上のｐ−ＴＥＯＳ−ＳｉＯ2 がオーバーハング状
となって埋め込みが困難となり「ボイド」に陥ることを
回避するためにオーバーハング形状となった箇所を緩和
して、良好な埋め込みを完成して平坦化を行うようにし
た。
的手法をとることにより、多層配線技術の層間絶縁膜の
形成において、下地第１層Ａｌ系配線間の狭いスペース
において埋め込み形状が逆テーパになることを防止し、
かつスペースのアスペクト比が大きくなって第１層Ａｌ
系配線上のｐ−ＴＥＯＳ−ＳｉＯ2 がオーバーハング状
となって埋め込みが困難となり「ボイド」に陥ることを
回避するためにオーバーハング形状となった箇所を緩和
して、良好な埋め込みを完成して平坦化を行うようにし
た。
【００２５】図１ないし図６はこの実施例を製作工程順
に示した断面図であり、多層配線技術における、第１層
〜第２層配線間の絶縁膜の平坦化方法を示している。
に示した断面図であり、多層配線技術における、第１層
〜第２層配線間の絶縁膜の平坦化方法を示している。
【００２６】まず、図１において、第１層ｐ−ＴＥＯＳ
−ＳｉＯ2 膜２を３００ｎｍ、凸部１である第１層Ａｌ
系配線上に堆積する。ｐ−ＴＥＯＳ−ＳｉＯ2 膜は段差
被膜性が十分ではないため、例えば０．５０μｍのスペ
ースに３００ｎｍの第１層ｐ−ＴＥＯＳ膜を堆積した場
合、オーバーハング状になることが避けられない。
−ＳｉＯ2 膜２を３００ｎｍ、凸部１である第１層Ａｌ
系配線上に堆積する。ｐ−ＴＥＯＳ−ＳｉＯ2 膜は段差
被膜性が十分ではないため、例えば０．５０μｍのスペ
ースに３００ｎｍの第１層ｐ−ＴＥＯＳ膜を堆積した場
合、オーバーハング状になることが避けられない。
【００２７】次に、図２に示すように、平坦化膜３とし
て第１層ＳＯＧを１００〜２５０ｎｍコーティングす
る。ＳＯＧをコーティングすることによって、狭いスペ
ースのオーバーハング状になった第１層ｐ−ＴＥＯＳ−
ＳｉＯ2 を埋め込むことができる。ここで、ＳＯＧの性
質上、配線幅の広い凸部１（Ａｌ配線）上の中間部にお
けるＳＯＧが最も厚膜化する（図２に符号３１で示
す）。この時に重要なのは、平坦化膜３であるこの第１
層ＳＯＧは、第１層ｐ−ＴＥＯＳ−ＳｉＯ2 膜２より、
プロセスばらつきも含めた上で、薄膜にするということ
である。
て第１層ＳＯＧを１００〜２５０ｎｍコーティングす
る。ＳＯＧをコーティングすることによって、狭いスペ
ースのオーバーハング状になった第１層ｐ−ＴＥＯＳ−
ＳｉＯ2 を埋め込むことができる。ここで、ＳＯＧの性
質上、配線幅の広い凸部１（Ａｌ配線）上の中間部にお
けるＳＯＧが最も厚膜化する（図２に符号３１で示
す）。この時に重要なのは、平坦化膜３であるこの第１
層ＳＯＧは、第１層ｐ−ＴＥＯＳ−ＳｉＯ2 膜２より、
プロセスばらつきも含めた上で、薄膜にするということ
である。
【００２８】次に、図３に示すように、第１回目のエッ
チバックを行う。このとき、幅の広い凸部１（Ａｌ配
線）の中間部の平坦化膜（符号３１で示す部分のＳＯ
Ｇ）を完全にエッチバックする条件を設定する必要があ
る。この第１回のエッチバックによって、後に接続孔を
開けたときに、第１層ＳＯＧ残りによる開口不良（ポイ
ズンドビア）を回避できる。よってこの実施例は、本発
明を適用したことによって、平坦化膜３である第１層Ｓ
ＯＧを完全に取りきっても、第１層ｐ−ＴＥＯＳ２が平
坦化膜３である第１層ＳＯＧよりも厚膜であるため、下
地凸部１である第１層Ａｌ系配線をアタックしない。よ
って、第１層Ａｌ系配線の信頼性を確保することができ
る。但し、エッチバックの際に、狭いスペースにおける
ＳＯＧがマイクロローディング効果により窪むことは、
避けられない。この部分を、図３において符号３２で示
す。
チバックを行う。このとき、幅の広い凸部１（Ａｌ配
線）の中間部の平坦化膜（符号３１で示す部分のＳＯ
Ｇ）を完全にエッチバックする条件を設定する必要があ
る。この第１回のエッチバックによって、後に接続孔を
開けたときに、第１層ＳＯＧ残りによる開口不良（ポイ
ズンドビア）を回避できる。よってこの実施例は、本発
明を適用したことによって、平坦化膜３である第１層Ｓ
ＯＧを完全に取りきっても、第１層ｐ−ＴＥＯＳ２が平
坦化膜３である第１層ＳＯＧよりも厚膜であるため、下
地凸部１である第１層Ａｌ系配線をアタックしない。よ
って、第１層Ａｌ系配線の信頼性を確保することができ
る。但し、エッチバックの際に、狭いスペースにおける
ＳＯＧがマイクロローディング効果により窪むことは、
避けられない。この部分を、図３において符号３２で示
す。
【００２９】次に、図４に示すように、Ｏ3 −ＴＥＯＳ
−ＳｉＯ2 ４を堆積することで、図３における狭いスペ
ースの窪んだ箇所（符号３２で示した部分）を埋め込む
（ギャップフィルする）ことができる。また、Ｏ3 −Ｔ
ＥＯＳ−ＳｉＯ2 膜４を３００〜５００ｎｍ堆積するこ
とによって、凸部１（下層配線）の疎密依存性をもたな
い構造にできる。
−ＳｉＯ2 ４を堆積することで、図３における狭いスペ
ースの窪んだ箇所（符号３２で示した部分）を埋め込む
（ギャップフィルする）ことができる。また、Ｏ3 −Ｔ
ＥＯＳ−ＳｉＯ2 膜４を３００〜５００ｎｍ堆積するこ
とによって、凸部１（下層配線）の疎密依存性をもたな
い構造にできる。
【００３０】次に、図５に示すように、第２層平坦化膜
５として第２層ＳＯＧを１００〜２００ｎｍコーティン
グして平坦度を向上させる。
５として第２層ＳＯＧを１００〜２００ｎｍコーティン
グして平坦度を向上させる。
【００３１】次に、図６では、図５において平坦化した
状態のままでエッチングを行う。エッチングは接続孔が
形成される第１層Ａｌ配線上の第２層平坦化膜５（第２
層ＳＯＧ）を完全に取り除き、第１層ｐ−ＴＥＯＳ−Ｓ
ｉＯ2 膜２の膜厚範囲内までのエッチングとする。それ
から、第２層ｐ−ＴＥＯＳ−ＳｉＯ2 膜６を１５０〜３
００ｎｍ堆積し、２層目のＡｌ系配線とＯ3 −ＴＥＯＳ
−ＳｉＯ2 膜が接触しない構造とする。
状態のままでエッチングを行う。エッチングは接続孔が
形成される第１層Ａｌ配線上の第２層平坦化膜５（第２
層ＳＯＧ）を完全に取り除き、第１層ｐ−ＴＥＯＳ−Ｓ
ｉＯ2 膜２の膜厚範囲内までのエッチングとする。それ
から、第２層ｐ−ＴＥＯＳ−ＳｉＯ2 膜６を１５０〜３
００ｎｍ堆積し、２層目のＡｌ系配線とＯ3 −ＴＥＯＳ
−ＳｉＯ2 膜が接触しない構造とする。
【００３２】このように本発明を適用したことにより、
多層配線技術における層間絶縁膜を、平坦化膜であるＳ
ＯＧとＯ3 −ＴＥＯＳ−ＳｉＯ2 膜との組み合わせによ
り形成したことによって、平坦性の優れた層間絶縁膜を
実現できる。本実施例によればこのように、ボイドの発
生や、ＳＯＧの膜ガス等による導通不良（ポイズンドビ
ア）を起こすことを回避できる効果が発揮された。
多層配線技術における層間絶縁膜を、平坦化膜であるＳ
ＯＧとＯ3 −ＴＥＯＳ−ＳｉＯ2 膜との組み合わせによ
り形成したことによって、平坦性の優れた層間絶縁膜を
実現できる。本実施例によればこのように、ボイドの発
生や、ＳＯＧの膜ガス等による導通不良（ポイズンドビ
ア）を起こすことを回避できる効果が発揮された。
【００３３】また具体的には、本実施例によれば、凸部
をなすＡｌ系配線の狭いスペースにおけるオーバーハン
グ形状をＳＯＧをコートすることで緩和でき、また、マ
イクロローディング効果によって狭いスペース部におけ
るＳＯＧが窪む箇所をＯ3 −ＴＥＯＳ−ＳｉＯ2 を堆積
することで、良好に埋め込む（ギャップフィルする）こ
とができた。
をなすＡｌ系配線の狭いスペースにおけるオーバーハン
グ形状をＳＯＧをコートすることで緩和でき、また、マ
イクロローディング効果によって狭いスペース部におけ
るＳＯＧが窪む箇所をＯ3 −ＴＥＯＳ−ＳｉＯ2 を堆積
することで、良好に埋め込む（ギャップフィルする）こ
とができた。
【００３４】上記の２点により、狭いスペースの十分な
埋め込みが完成し、オーバーハング形状によって生ずる
「ボイド」を回避することができる。
埋め込みが完成し、オーバーハング形状によって生ずる
「ボイド」を回避することができる。
【００３５】また、平坦化膜であるＳＯＧが下層のｐ−
ＴＥＯＳ−ＳｉＯ2 よりも薄膜であるために、エッチバ
ック時に凹部である下地第１層Ａｌ系配線をアタックし
ない。よって、第１層Ａｌ系配線の信頼性を確保でき
る。
ＴＥＯＳ−ＳｉＯ2 よりも薄膜であるために、エッチバ
ック時に凹部である下地第１層Ａｌ系配線をアタックし
ない。よって、第１層Ａｌ系配線の信頼性を確保でき
る。
【００３６】また、Ｏ3 −ＴＥＯＳ−ＳｉＯ2 を堆積す
ることで、下層Ａｌ系配線の疎密依存性が無くなる。
ることで、下層Ａｌ系配線の疎密依存性が無くなる。
【００３７】よって、第１層Ａｌ系配線の狭いスペース
における十分な埋め込みが完成するとともに、第１層Ａ
ｌ系配線の信頼性が確保できる。
における十分な埋め込みが完成するとともに、第１層Ａ
ｌ系配線の信頼性が確保できる。
【００３８】なお別途、ＴＥＯＳに代えて有機シリコン
化合物としてＯＭＣＴＳ、ＴＰＯＳ、ＴＭＣＴＳ、ＤＡ
ＤＢＳ、ＤＥＳを用いて上記と同様に実施したところ、
同様の効果を得ることができた。
化合物としてＯＭＣＴＳ、ＴＰＯＳ、ＴＭＣＴＳ、ＤＡ
ＤＢＳ、ＤＥＳを用いて上記と同様に実施したところ、
同様の効果を得ることができた。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
下地上に狭い間隙が生じてるような場合の平坦化も、こ
れを良好に平坦化して、信頼性の低下等を防止した半導
体装置の製造方法を提供することができた。
下地上に狭い間隙が生じてるような場合の平坦化も、こ
れを良好に平坦化して、信頼性の低下等を防止した半導
体装置の製造方法を提供することができた。
【図１】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（１）。
順に断面図で示すものである（１）。
【図２】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（２）。
順に断面図で示すものである（２）。
【図３】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（３）。
順に断面図で示すものである（３）。
【図４】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（４）。
順に断面図で示すものである（４）。
【図５】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（５）。
順に断面図で示すものである（５）。
【図６】実施例１の半導体装置の製造方法のプロセスを
順に断面図で示すものである（６）。
順に断面図で示すものである（６）。
【符号の説明】 １ 下地の凸部（第１層Ａｌ系配線） ２ 第１層ｐ−ＴＥＯＳ−ＳｉＯ2 膜 ３ 平坦化膜（第１層ＳＯＧ膜） ４ Ｏ3 −ＴＥＯＳ−ＳｉＯ2 膜 ５ 平坦化膜（第２層ＳＯＧ膜） ６ 第２層ｐ−ＴＥＯＳ−ＳｉＯ2 膜
Claims (3)
- 【請求項１】凸部が形成されている下地上に平坦化膜を
形成して平坦化を行う平坦化工程を備えた半導体装置の
製造方法において、 下地上に有機シリコンガスにより絶縁膜を形成し、 該有機シリコンガスにより形成した絶縁膜の膜厚よりも
小さい膜厚で平坦化膜を形成し、 最も幅広の凸部上に形成された平坦化膜を取りきる条件
でエッチバックを行い、 その後オゾンＴＥＯＳ−ＳｉＯ2 膜を形成して平坦化を
行う工程を備えることを特徴とする半導体装置の製造方
法。 - 【請求項２】平坦化膜がＳＯＧを塗布して形成したもの
であることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】凸部が、半導体基板上に形成された配線で
あることを特徴とする請求項１または２に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23498094A JPH0897213A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23498094A JPH0897213A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897213A true JPH0897213A (ja) | 1996-04-12 |
Family
ID=16979265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23498094A Pending JPH0897213A (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174269A (ja) * | 1997-08-27 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2002033388A (ja) * | 2000-07-17 | 2002-01-31 | Sony Corp | 半導体装置とその製造方法 |
-
1994
- 1994-09-29 JP JP23498094A patent/JPH0897213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174269A (ja) * | 1997-08-27 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2002033388A (ja) * | 2000-07-17 | 2002-01-31 | Sony Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
| US6303490B1 (en) | Method for barrier layer in copper manufacture | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| JPH0897213A (ja) | 半導体装置の製造方法 | |
| KR100698101B1 (ko) | 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP2000306999A (ja) | 半導体装置およびその製造方法 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| KR100253368B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| KR100582372B1 (ko) | 대머신 타입 금속배선 형성방법 | |
| KR100235947B1 (ko) | 반도체 소자의 제조방법 | |
| JP4188606B2 (ja) | Ｓｏｇ膜の形成方法 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| KR970005683B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 |