JP2014022694A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014022694A
JP2014022694A JP2012162983A JP2012162983A JP2014022694A JP 2014022694 A JP2014022694 A JP 2014022694A JP 2012162983 A JP2012162983 A JP 2012162983A JP 2012162983 A JP2012162983 A JP 2012162983A JP 2014022694 A JP2014022694 A JP 2014022694A
Authority
JP
Japan
Prior art keywords
wiring
chemical mechanical
mechanical polishing
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012162983A
Other languages
English (en)
Inventor
Sadahiro Kishii
貞浩 岸井
Shoichi Suda
章一 須田
Yoshihiro Nakada
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012162983A priority Critical patent/JP2014022694A/ja
Publication of JP2014022694A publication Critical patent/JP2014022694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 化学的機械研磨における配線の密な領域のエロージョンの抑制、及び配線の疎な領域に残る金属が配線のショートの原因にならないようにするための半導体装置の製造方法を提供する。
【解決手段】
本発明は、基板上に、金属配線埋め込み用の第一の絶縁膜と化学的機械研磨法に対し第一の絶縁膜より耐性のある第二の絶縁膜とを積層する工程と、配線領域において、前記積層された第一及び第二の絶縁膜に配線用の溝を形成する工程と、非配線領域において、前記配線領域と一定の距離を設けた隣接領域に複数の開口を前記第二の絶縁膜に形成する工程と、前記基板全面に配線材料である金属層を積層する工程と、化学的機械研磨法を用いて前記第二の絶縁膜上の前記金属層を研磨し、前記溝に配線金属を埋め込む工程と、を有することを特徴とする半導体装置の製造方法に関する。
【選択図】図4

Description

本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置は、大容量化、高性能化が進み、とくに、基板上にベアチップを搭載したマルチチップモジュール(MCM)が大容量化、高性能化の実装形態として検討されている。
従来、複数のベアチップが搭載された基板上に絶縁体層を設け、該絶縁体層に金属を埋め込んで配線するダマシン配線が一般的になされている。ダマシン配線は、絶縁膜表面に溝(トレンチ)を掘り、その溝に銅などの金属を電解メッキなどによって埋め込んで、溝以外の金属を化学的機械研磨(Chemical Mechanical Polishing)法を用いて除去し、溝部のみに配線を形成する技術である。
化学的機械研磨は、研磨対象の基板の大小を問わず一括して平坦化でき、欠陥密度やプラズマ損傷を低く抑えることが可能となる等のメリットを有する。
また、化学的機械研磨による研磨精度を向上させるため、ウエハ全面にストッパ膜を設ける方法が提案されている。
「半導体CMP技術」土肥俊郎編、工業調査会発行、ページ49、2001年 http://blog.goo.ne.jp/takekih/e/36ab63a4d7bd32cb6775cef24e3f11c7(2012年6月1日)
一般に、ダマシン配線では、ウエハ基板上の絶縁膜に配線に相当するパターンを露光及びエッチングにより形成し、配線パターン形成後、配線材料としての金属材料を堆積させ、その後、溝及びホール以外の金属部分を除去する化学的機械研磨が行なわれる。
しかしながら、この化学的機械研磨によって、配線の密な領域の配線が低くなる、あるいは損失する等のエロージョン現象が生じ、配線の疎な領域においては、化学的機械研磨後に金属が残り、その残留金属と配線との間でショートする場合がある。
一方、ウエハ全面にストッパ膜を設ける方法では、配線の疎な領域に存在するストッパ膜が剥がれ、金属が配線パターンに埋め込まれなくなることがある。また、配線の疎な領域において、化学的機械研磨後に金属が残り、残留金属と配線との間でショートする場合がある。
そこで、本発明では、化学的機械研磨時に配線の密な領域で発生するエロージョンを抑制し、配線の疎な領域に残る金属が配線とのショートの原因にならないようにするための半導体装置およびその製造方法を提供する。
発明の一つの態様は、基板上に、金属配線埋め込み用の第一の絶縁膜と化学的機械研磨法に対し第一の絶縁膜より耐性のある第二の絶縁膜とを積層する工程と、配線領域において、前記積層された第一及び第二の絶縁膜に配線用の溝を形成する工程と、非配線領域において、前記配線領域と一定の距離を設けた隣接領域に複数の開口を前記第二の絶縁膜に形成する工程と、前記基板全面に配線材料である金属層を積層する工程と、化学的機械研磨法を用いて前記第二の絶縁膜上の前記金属層を研磨し、前記溝に配線金属を埋め込む工程と、を有することを特徴とする半導体装置の製造方法に関する。
本発明によれば、基板上の配線されない領域において、研磨ストッパ用の絶縁膜を配線されない領域において配線領域と一定の距離を置いて隣接領域に複数の開口を形成した研磨ストッパ用の絶縁膜を挿入し、その上に積層させた金属層を化学的機械研磨で研磨することによって、エロージョンが抑制され、金属が残ってもショートすることのない平滑化技術が提供される。
配線用金属層における化学的機械研磨適用の問題点を説明する図である。 絶縁膜上全面にストッパ膜を設けた基板の構成を示す図である。 絶縁膜上全面にストッパ膜を設けた基板における化学的機械研磨適用の問題点を説明する図である。 本発明の実施の形態になる化学的機械研磨用ストッパ膜の構成例を示す図である。 本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例1:工程[1]〜[4])を示す図である。 本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例1:工程[5]〜[10])を示す図である。 本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例2:工程[1]〜[4])を示す図である。 本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例2:工程[5]〜[10])を示す図である。 本発明の実施の形態になる半導体装置における配線をチェックする試験装置の構成例を示す図である。 本発明の実施の形態になる化学的機械研磨ストッパ膜の導入効果の検証結果を示す表である。
以下、本発明の実施形態につき、図面に基づいて説明する。
図1は、配線用金属層における化学的機械研磨適用の問題点を説明する図である。図1の内、(a)は上面図、および、(b)は(a)の点線L−L部分の断面図をそれぞれ示している。
配線用の絶縁膜1からなる基板は、樹脂などの配線用の絶縁膜1を有し、配線領域100と非配線領域200の2つの領域からなる。絶縁膜1の上面にレジストを塗布後、該レジストに配線パターンを露光し、エッチングすることによって配線溝を形成し、基板全体に配線材料としてCu等の金属層4を堆積する。化学的機械研磨は、こうした金属層4について配線溝以外の金属を除去するものである。
なお、基板はシリコンチップを埋め込んだモールド基板を想定しているが、図では、シリコンチップを省略し、絶縁膜1のみを示している。
配線の疎な領域(非配線領域200)において、化学的機械研磨後に、部分的に金属が残る((a)のA部分)場合がある。配線用の金属が残るパターンは予想できず、残留金属と配線との間でショートが発生する要因となる。
また、配線の密な領域(配線領域100)において、中央部付近で過剰な削り込みとなる、いわゆるエロージョン現象((b)のB部分)が生じ、配線の高さが低くなり、あるいは損失し、その結果、配線抵抗の増大、あるいは断線という問題が起きる。
上述した化学的機械研磨時の問題に対し、従来、研磨の進行を抑制するストッパ膜の導入が試みられてきた。以下、図2及び図3を用いて、ストッパ膜について説明する。
図2は、絶縁膜上全面にストッパ膜を設けた基板の構成を示す。図2は、配線用の絶縁膜基板全体に一様にストッパ膜としての絶縁膜を導入した場合の構成を示しており、(a)は上面図、また(b)は(a)における点線L−L部分の断面図を示している。
図3は、絶縁膜上全面にストッパ膜を設けた基板における化学的機械研磨適用の問題点を説明する図である。図3において、(a)は上面図、および、(b)は(a)における点線L−L部分の断面図、および(c)は(a)における点線Lc−Ld部分の断面図をそれぞれ示している。
ストッパ膜2が一様に積層された絶縁膜1上にレジストを塗布後、該レジストに配線パターンを露光し、エッチングすることによって配線溝を形成し、基板全体に配線材料としてCu等の金属層4を堆積する。そして、配線材料を堆積後、配線溝以外の金属を除去するための化学的機械研磨による研磨処理が行なわれる。
上記ストッパ膜を有する基板における化学的機械研磨適用には、以下のようないくつかの問題がある。
配線の疎な領域(非配線領域200)において、化学的機械研磨後に金属が残る場合がある(図中A)。このような配線金属が残るパターンは予想できず、これが配線間の短絡の要因ともなる。
また、配線形成プロセス中に配線の疎な領域(非配線領域200)に存在するストッパ膜が剥離することがある(図中C)。化学的機械研磨前に剥離が生じると、スクラッチの原因になり、金属が配線パターンに埋め込まれなくなってしまう。
そこで、本発明では、ストッパ膜を導入した場合に、配線の疎な領域(非配線領域200)において金属が残っても配線に影響しない半導体装置の製造方法を提供する。
図4は、本発明の実施の形態になる化学的機械研磨用ストッパ膜の構成例を示す。図4では、配線用の絶縁膜1上に積層させた、化学的機械研磨による過剰な削り込みを抑制するストッパ膜2について、配線の疎な領域(非配線領域200)において格子状に残した構成を示している。
図4において、(a)は上面図、(b)は(a)における点線L−L部分の断面図、および(c)は(a)における点線Lc−Ld部分の断面図をそれぞれ示している。
配線用の絶縁膜1と絶縁膜1上に積層されたストッパ膜2を有する基板の配線領域100において、絶縁膜1の上部とストッパ膜2には、複数の配線溝10を同時にエッチングすることによって形成する。一方、非配線領域200では、ストッパ膜2が格子状に残るようにエッチングによって形成する。
配線の無い領域(非配線領域200)では、格子状の絶縁性の凸部が存在するので、配線パターン以外の領域で、配線材料が残っても配線間がショートすることはなくなる。また、最終的にストッパ膜2を除去しても、孤立した位置に残るだけなので、配線のショートを引き起こすことはない。
さらに、図4における化学的機械研磨に供する半導体基板の各構成要素をより具体例的に以下に説明する。
配線用の金属層4としては、Cuが用いられる。
また、配線用の絶縁膜1としては、無機膜より厚く堆積できる有機膜を用いるのが好ましい。配線の高さを大きく形成でき、配線抵抗が低減できる。配線抵抗は、配線高さに反比例するので、設計基準においてある一定の抵抗値以下を満たせば良いという場合には、プロセスマージンが広がることになる。
また、ストッパ膜2に適用する材料としては、エロ-ジョンを抑制するため、化学的機械研磨の研磨速度を減速させるような耐研磨性が要求され、例えば、SiOあるいはSiNなどの無機膜が適用される。
なお、上述した各構成部分に適用する材料については一例に過ぎず、本発明はこれに限定されるものではない。
以下に、図4に示した化学的機械研磨用のストッパ膜の構成を実現するための製造方法について説明する。
(実施例1)
図5は、本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例1:工程[1]〜[4])を示す。また、図6は、本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例1:工程[5]〜[10])を示す。
図5、6は、図4のストッパ膜の構造を実現するための製造工程を断面図で示したものである。なお、(a)〜(j)は、化学的機械研磨ストッパ膜を用いた半導体装置の製造工程[1]〜[10]のそれぞれに対応している。以下、工程にしたがって説明する。
工程[1]:基板上に形成された配線用の絶縁膜1の上に化学的機械研磨の研磨速度を遅くするためのストッパ膜2を一様に被覆させる。
なお、絶縁膜1としては、シリコンチップが埋め込まれたモールド基板上に、WPR(JSR社製の熱可塑性絶縁材料)を2μm塗布することによって形成し、300度で熱処理を30分行なったものを用いた。また、ストッパ膜2では、PECVD(Plasma Enhanced Chemical Vapor DepositionプラズマCVD)によって膜厚200nmのSiOを形成させた。なお、ガスとして、TEOS(Tetraethyl Ortho-Silicateオルトケイ酸テトラエチル)ガスを使用した。
工程[2]:ストッパ膜2上にレジスト3をスピンナーなどにより塗布する。
工程[3]:配線領域100における配線パターンを露光・現像する。365nm波長を持つi線ステッパにより最小配線幅1μmの配線パターンが形成される。
工程[4]:レジスト3のパターンをマスクとして、薬剤やイオンなどを用いてエッチングすることによって配線領域100における配線溝10が形成される。
つぎに、非配線領域200における格子状パターン形成のための以下の工程を行なう。
工程[5]:配線溝10を含む基板全体に一様にレジスト3を塗布する。
工程[6]:配線の存在しない領域(非配線領域200)において、露光・現像を行なう。
工程[7]:レジスト3のパターンをマスクとして、薬剤を用いてエッチングし、非配線領域200に格子状のパターンを形成する。その際、化学的機械研磨の速度が遅いストッパ膜2のみ、エッチングする。その後、レジストを除去することによって、非配線領域200には、ランド孔20を絶縁する格子状のストッパ膜2が凸状に形成される。格子状の配線幅は2μmとした。
工程[8]:基板全面に配線材料としてCuを堆積する。Tiをスパッタで20nm堆積させた後、さらにCuをスパッタで50nm堆積させ、メッキによりCuを3μm堆積させた。
工程[9]:化学的機械研磨により配線パターン以外の領域の金属を除去する。研磨剤として、日立化成製のHS−3C935にHを添加したものを使用した。
工程[10]:化学的機械研磨による研磨後に、化学的機械研磨のストッパ膜を除去する。異種膜を除去することにより、剥がれが発生しなくなる。
ストッパ膜を残しておくと、異種膜は熱膨張係数が異なるので、剥がれが生じる可能性が高くなる。有機膜と無機膜は熱膨張係数が大きく違うので、特に剥がれが生じやすい。
以上のような製造工程によって、配線の密な領域では、エロージョンの大きさを抑制でき、配線のない領域では、金属膜がたとえ残ったとしても、配線間のショートには繋がらない歩留まりのよい半導体装置が提供される。
(実施例2)
実施例2では、実施例1と異なり、化学的機械研磨ストッパ膜について配線のない領域の格子状パターンを先に形成した後に、配線領域の配線パターン形成させる製造方法を提案する。
図7は、本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例2:工程[1]〜[4])を示す。また、図8は、本発明の実施の形態になる化学的機械研磨ストッパ膜を用いた半導体装置の製造方法(実施例2:工程[5]〜[10])を示す。
図7、8は、図4のストッパ膜の構造を実現するための製造工程を断面図で示したものである。なお、(a)〜(j)は、化学的機械研磨ストッパ膜を用いた半導体装置の製造工程[1]〜[10]のそれぞれに対応している。以下、工程にしたがって説明する。
工程[1]:基板上に形成された配線用の絶縁膜1の上に、化学的機械研磨の研磨速度を遅くするためのストッパ膜2を一様に被覆させる。
なお、絶縁膜1としては、シリコンチップが埋め込まれたモールド基板上に、WPR(JSR社製の熱可塑性絶縁材料)を2μm塗布することによって形成し、300度で熱処理を30分行なったものを用いた。また、ストッパ膜2では、PECVD(Plasma Enhanced Chemical Vapor DepositionプラズマCVD)によって膜厚200nmのSiOを形成させた。なお、TEOS(Tetraethyl Ortho-Silicateオルトケイ酸テトラエチル)ガスを使用した。
工程[2]:ストッパ膜2上にレジスト3をスピンナーなどにより塗布する。
工程[3]:配線領域200において、配線パターン以外のダミーパターンとして格子状のパターンを露光・現像する。
工程[4]:レジスト3のパターンをマスクとして、薬剤などを用いてエッチングすることによって非配線領域200において絶縁性の格子状パターンを形成する。その際、化学的機械研磨の速度が遅いストッパ膜2のみ、エッチングする。その後、レジストを除去することによって、配線領域100には、ランド孔20を絶縁する格子状のストッパ膜2が凸状に形成される。格子状の配線幅は2μmとした。
つぎに、配線領域100における配線パターン形成のための以下の工程を行なう。
工程[5]:ランド孔20を含む基板全体に一様にレジスト3を塗布する。
工程[6]:配線領域100において、露光・現像を行なう。365nm波長を持つi線ステッパにより最小配線幅1μmの配線パターンが形成される。
工程[7]:レジスト3のパターンをマスクとして、薬剤やイオンを用いてエッチングすることによって、配線領域100に配線溝10が形成される。
工程[8]:基板全面に配線材料としてCuを堆積する。Tiをスパッタで20nm堆積させた後、さらにCuをスパッタで50nm堆積させ、メッキによりCuを3μm堆積させた。
工程[9]:化学的機械研磨により配線パターン以外の領域の金属を除去する。研磨剤として、日立化成製のHS−3C935にHを添加したものを使用した。
工程[10]:化学的機械研磨による研磨後に、化学的機械研磨のストッパ膜を除去する。
以上のような製造工程によって、実施例2においても実施例1と同様に、配線の密な領域では、エロージョンの大きさを抑制でき、配線のない領域では、金属膜がたとえ残ったとしても、配線間のショートには繋がらない歩留まりのよい半導体装置が提供される。
上述してきた本発明のストッパ膜の効果について、図9,10を用いて説明する。
図9は、本発明の実施の形態になる半導体装置における配線をチェックする試験装置の構成例を示す。
化学的機械研磨ストッパ膜の導入効果を検証するため、絶縁膜1の配線領域100において耐圧をチェックする配線パターンとして配線幅3μm、配線高さ2μm、配線間隔50μm、および電極100間距離3mmとなる各種試料を作成した。測定に供した試料は、本発明の実施例1及び実施例2、比較例1としてストッパ膜のない試料、さらに比較例2としてストッパ膜はあるが非配線領域200においてパターンのない試料の4種類の試料を用意した。そして、端子101を介し、電極100間に電源102から80Vを印加して耐圧をチェックした。
図10は、本発明の実施の形態になる化学的機械研磨ストッパ膜の導入効果の検証結果を示す。表は、各試料に対する配線抵抗の不良率(%)とエロージョンの深さ(μm)の2つの指標で評価した結果を示している。
配線抵抗の不良率では、本発明の実施例1、2とも0%であるのに対し、比較例1、2では、それぞれ0.4%、0.5%となっている。これは、非配線領域における格子状パターンからなるストッパ膜が、化学的機械研磨時による配線とのショート要因となるランダムな金属の削り残しの発生を防止する効果があることを示している。化学的機械研磨処理後に残る金属は、ストッパ膜を格子状とすることで形成される複数の開口部に限定され孤立状態となるため、配線とのショートを防ぐことができる。
また、エロージョンでは、実施例1、2及び比較例2がほぼ同一の結果となり、比較例1だけが他に対し2.5倍大きくなることが分かった。これは、ストッパ膜の導入の効果を示すものである。
以上、実施例では、非配線領域におけるストッパ膜のパターンを格子状としたが、本発明は、これに限定されることはなく、化学的機械研磨後にランダムに発生しやすい削り残しの金属が配線と絶縁して孤立した箇所に限定して残るように、複数の開口が形成されるパターンであればよい。
本発明は、化学的機械研磨による研磨法を適用する半導体装置の製造技術の分野に関する。
1 絶縁膜
2 ストッパ膜
3 レジスト
4 金属層
10 配線溝
20 ランド孔
100 配線領域
200 非配線領域
A 残留金属
B エロージョン
C 剥離

Claims (7)

  1. 基板上に、金属配線埋め込み用の第一の絶縁膜と化学的機械研磨法に対し前記第一の絶縁膜より耐性のある第二の絶縁膜とを積層する工程と、
    配線領域において、前記積層された第一及び第二の絶縁膜に配線用の溝を形成する工程と、
    非配線領域において、前記配線領域と一定の距離を設けた隣接領域に複数の開口を前記第二の絶縁膜に形成する工程と、
    前記基板全面に配線材料である金属層を積層する工程と、
    化学的機械研磨法を用いて前記第二の絶縁膜上の前記金属層を研磨し、前記溝に配線金属を埋め込む工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第二の絶縁膜の前記複数の開口は、格子状に配置されていることによって形成されたものであることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第一の絶縁膜は、有機膜であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記配線領域における前記配線の溝を先に形成した後、前記隣接領域における前記第二の絶縁膜の開口を形成することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記被配線領域における第二の絶縁層の前記複数の開口は、前記配線の溝より先に形成されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  6. 前記化学的機械研磨法による研磨終了後に、前記第二の絶縁膜を除去する工程を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
  7. 基板上に設けられた金属配線埋め込み用の第一の絶縁膜と、
    前記第一の絶縁膜上に化学的機械研磨に対し前記第一の絶縁膜より耐性のある第二の絶縁膜を積層し、配線領域において前記第一及び第二の絶縁膜に形成させた配線用の溝と、非配線領域において前記第二の絶縁膜に形成させた複数の開口とを有する前記基板全面に金属層を積層し、化学的機械研磨を用いて前記金属層を研磨して前記溝に埋め込んだ配線金属と、
    を有することを特徴とする半導体装置。
JP2012162983A 2012-07-23 2012-07-23 半導体装置およびその製造方法 Pending JP2014022694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012162983A JP2014022694A (ja) 2012-07-23 2012-07-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012162983A JP2014022694A (ja) 2012-07-23 2012-07-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014022694A true JP2014022694A (ja) 2014-02-03

Family

ID=50197217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012162983A Pending JP2014022694A (ja) 2012-07-23 2012-07-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014022694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072401A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340566A (ja) * 1999-05-28 2000-12-08 Hitachi Ltd 半導体装置の製造方法
JP2001077116A (ja) * 1999-09-06 2001-03-23 Sony Corp 半導体装置の製造方法
JP2001230251A (ja) * 2000-02-15 2001-08-24 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2003017496A (ja) * 2001-04-27 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
WO2005034234A1 (ja) * 2003-10-02 2005-04-14 Fujitsu Limited 半導体装置及びその製造方法
JP2012015268A (ja) * 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340566A (ja) * 1999-05-28 2000-12-08 Hitachi Ltd 半導体装置の製造方法
JP2001077116A (ja) * 1999-09-06 2001-03-23 Sony Corp 半導体装置の製造方法
JP2001230251A (ja) * 2000-02-15 2001-08-24 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2003017496A (ja) * 2001-04-27 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
WO2005034234A1 (ja) * 2003-10-02 2005-04-14 Fujitsu Limited 半導体装置及びその製造方法
JP2012015268A (ja) * 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072401A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100604903B1 (ko) 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN102082114A (zh) 双大马士革结构的形成方法
JP2010080774A (ja) 半導体装置
US20150162285A1 (en) Semiconductor structure and method for forming the same
TW200910520A (en) Method for forming contact in semiconductor device
JP2014022694A (ja) 半導体装置およびその製造方法
JP2010080773A (ja) 半導体装置
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法
JP5041088B2 (ja) 半導体装置
WO2011044833A1 (en) Semiconductor device structure and method for manufacturing the same
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
JP2008124070A (ja) 半導体装置
JP2013084842A (ja) 配線構造及びその製造方法
TW548789B (en) Method of forming metal line
CN112382609B (zh) 双大马士革工艺方法
KR100650264B1 (ko) 반도체소자의 금속절연막 형성방법
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100863419B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2006324388A (ja) 半導体装置およびその製造方法
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100979245B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004