KR100863419B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100863419B1
KR100863419B1 KR1020070027221A KR20070027221A KR100863419B1 KR 100863419 B1 KR100863419 B1 KR 100863419B1 KR 1020070027221 A KR1020070027221 A KR 1020070027221A KR 20070027221 A KR20070027221 A KR 20070027221A KR 100863419 B1 KR100863419 B1 KR 100863419B1
Authority
KR
South Korea
Prior art keywords
forming
trench
etch stop
film
insulating film
Prior art date
Application number
KR1020070027221A
Other languages
English (en)
Other versions
KR20080085540A (ko
Inventor
김진구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070027221A priority Critical patent/KR100863419B1/ko
Priority to US11/965,827 priority patent/US8030203B2/en
Publication of KR20080085540A publication Critical patent/KR20080085540A/ko
Application granted granted Critical
Publication of KR100863419B1 publication Critical patent/KR100863419B1/ko
Priority to US13/222,501 priority patent/US8685852B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 반도체 기판 상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상부에 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상부에 제2 절연막을 형성하는 단계와, 상기 제2 절연막, 상기 식각 정지막 및 상기 제1 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함하는 전체 구조 상부에 도전 물질을 형성하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계와, 상기 제2 절연막을 식각하여 상기 콘택 플러그를 노출시키는 트렌치를 형성하는 단계 및 상기 트렌치 내부에 금속 배선을 형성하는 단계를 포함하기 때문에, 금속 배선 사이의 캐패시턴스를 감소시킬 수 있다.
금속 배선, 콘택 플러그, 하드 마스크, 캐패시턴스

Description

반도체 소자의 금속 배선 형성 방법{Method for forming metal line of semiconductor device}
도 1은 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 반도체 소자의 레이 아웃도이다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
202 : 반도체 기판 204 : 소자 분리막
206a : 제1 절연막 206b : 제2 절연막
208 : 식각 정지막 212 : 트렌치 절연막
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선 사이의 캐패시턴스를 감소시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
메모리 제품의 고속화 및 고집적화가 진행되면서 단위 면적당 소자의 밀도가 증가하고, 더불어 상호 연결선(interconnection line) 영역에서 상호 연결선의 밀도가 증가하고 있다. 특히 수천 ㎛ 이상 떨어져 있는 트랜지스터의 소오스, 드레인, 게이트 전원 및 신호의 상호 연결선으로 금속 배선을 주로 사용하고 있으며, 각 단위 회로간 국부적 상호 연결선으로 금속배선을 종종 사용하고 있다.
그런데, 반도체 소자의 집적도가 증가함에 따라, 다층 금속 배선을 가지는 소자의 구조가 필요하게 되고, 또한 동일 층상에 있어서 금속 배선 사이의 간격이 점차 좁아지게 되었다. 이에 따라, 동일층상에서 서로 인접한 금속 배선 사이 또는 상하로 인접한 각 금속 배선 사이에 존재하는 저항이 증가하게 되었다. 따라서 단층 또는 다층 금속 배선 구조에서 금속 배선의 저항을 줄이는 연구가 진행되고 있다. 그런데, 금속 배선의 저항을 줄이기 위해 금속 배선의 높이나 폭을 더욱 크게 형성하면 금속 배선 사이에 존재하는 캐패시턴스(capacitance)를 증가시키게 된다. 이러한 캐패시턴스 성분들은 RC 에 의해 유도되는 지연(Delay)에 의하여 소자의 전기적 특성(Performance)을 열화시키고, 더 나아가 반도체 소자의 전력 소모량을 증가시키고 신호 누설량 또한 증가시킨다.
한편, 다마신 공정을 이용하여 금속 배선을 형성할 때 절연막을 식각하여 트렌치를 형성하는데, 이때 사용되는 하드 마스크는 통상적으로 다수의 적층막으로 형성하게 된다. 하드 마스크를 다수의 적층막으로 형성할 때에는 공정이 복잡해지거나 결함이 발생될 수가 있기 때문에, 최소한의 적층막으로 하드 마스크를 형성하는 것이 바람직하다.
본 발명은 다마신 공정을 이용하여 금속 배선을 형성할 때 콘택 플러그를 형성하는 폴리 실리콘층을 하드 마스크로 사용하여 트렌치를 형성하기 때문에 공정이 간단하고, 금속 배선 사이에 유전율이 큰 식각 정지막이 형성되지 않기 때문에 금속 배선 사이의 캐패시턴스를 감소시킬 수 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판 상부에 절연막을 형성하는 단계와, 상기 절연막 상부에 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상부에 트렌치 절연막을 형성하는 단계와, 상기 트렌치 절연막, 상기 식각 정지막 및 상기 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함하는 전체 구조 상부에 도전 물질을 형성하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계와, 상기 트렌치 절연막을 식각하여 상기 콘택 플러그를 노출시키는 트렌치를 형성하는 단계 및 상기 트렌치 내부에 금속 배선을 형성하는 단계를 포함한다.
상기 식각 정지막은 질화막으로 형성할 수 있다. 상기 식각 정지막은 산화막보다 유전율이 높은 물질로 형성할 수 있다. 상기 도전 물질의 일부는 상기 트렌치 절연막 상부에 하드 마스크를 형성할 수 있다. 상기 트렌치 절연막을 식각하여 상기 트렌치를 형성할 때 상기 하드 마스크를 사용할 수 있다. 상기 금속 배선은 다마신 공정으로 형성할 수 있다. 상기 금속 배선은 상기 식각 정지막 상부에 형성될 수 있다. 상기 도전 물질은 폴리 실리콘이나 텅스텐일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 반도체 소자의 레이 아웃도이다.
도 1을 참조하면, 반도체 기판의 소정 영역에 복수의 소자 분리 영역(101)과 활성 영역(102)이 서로 교대로 평행하게 형성된다. 소자 분리 영역(101)에는 소자 분리막(도시하지 않음)이 형성되고, 활성 영역(102)에는 드레인/소스 영역을 포함하는 접합 영역(도시하지 않음)이나 게이트(도시하지 않음) 등의 구조물이 형성된다. 한편, 활성 영역(102)에 형성된 구조물 상부에는 콘택 플러그를 포함하는 절연막이 형성되고, 하단이 드레인 영역과 연결되도록 드레인 콘택 플러그(103)를 형성한다. 이후에, 드레인 콘택 플러그(103) 상부에 금속 라인을 형성하여 드레인 영역과 금속 라인을 연결한다. 이하에서는, 전술한 공정을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다. 특히, 도 2a 내지 도 2f는 셀 영역을 도시하였 으며, 도 2a 내지 도 2f에 표시된 'A영역'은 도 1에서 선 A-A'를 따라 절단한 부분의 단면을 도시하며, 'B영역'은 도 1에서 선 B-B'를 따라 절단한 부분의 단면을 도시한다.
도 2a를 참조하면, 셀 영역과 주변 회로 영역(도시하지 않음)을 포함하는 반도체 기판(202)의 소정 영역에 서로 평행한 복수 개의 소자 분리막(204)을 형성하여 활성영역을 정의한다. 셀 영역은 복수 개의 스트링으로 구성되며, 각 스트링은 소스 선택 트랜지스터(도시하지 않음), 복수 개의 메모리 셀(도시하지 않음) 및 드레인 선택 트랜지스터(도시하지 않음)가 직렬로 연결되어 형성된다. 상기 주변 회로 영역에는 주변 트랜지스터가 형성된다.
또한, 소스/드레인 영역을 포함하는 접합 영역을 형성하기 위하여 상기 형성된 트랜지스터 및 메모리 셀들이 구비된 전체 구조 상부에 이온주입공정을 실시한다. 이에 따라 소스 선택 트랜지스터 일측의 반도체 기판에 소스 영역(도시하지 않음)이 형성되고, 드레인 선택 트랜지스터 일측의 반도체 기판에 드레인 영역(D)이 형성된다. 또한, 상기 메모리 셀 사이에는 불순물 영역(도시하지 않음)이 형성된다.
그리고, 상기 전체 구조상에 제1 절연막(206a)을 형성하고, 제1 절연막(206a)을 식각하여 소스 콘택홀(미도시)을 형성한다. 제1 절연막(206a)의 하부에는 식각 방지막이 더욱 형성될 수 있다. 제1 절연막(206a)은 산화막으로 형성하는 것이 바람직하다. 상기 소스 콘택홀에 도전 물질을 매립한 후 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법과 같은 평탄화 공정을 실시하여 소 스 콘택 플러그(미도시)를 형성한다.
이어서, 상기 소스 콘택 플러그를 포함하는 제1 절연막(206a) 상부에 제2 절연막(206b)를 형성하고, 제2 절연막(206b) 상부에 식각 정지막(208)을 형성한다. 제2 절연막(206b)은 산화막으로 형성하는 것이 바람직하다. 식각 정지막(208)은 질화막 또는 산화막에 비해 유전율이 높은, 예를 들면 두 배 정도 높은 물질을 이용하여 1~5000Å의 두께로 형성하는 것이 바람직하다. 그리고, 드레인 콘택 플러그(210)를 포함하는 식각 정지막(208) 상부에 트렌치 절연막(210)을 형성한다. 트렌치 절연막(210)은 후속하는 공정에서 다마신(damascene) 공정을 이용한 금속 배선을 형성하기 위하여 단차를 제공하는 역할을 하며, 산화막을 이용하여 1~5000Å의 두께로 형성하는 것이 바람직하다.
도 2b를 참조하면, 트렌치 절연막(210), 식각 정지막(208), 제2 절연막(206b), 제1 절연막(206a) 및 상기 식각 방지막의 일부를 식각하여 드레인 콘택홀을 형성함으로써 반도체 기판(202)에 형성된 드레인 영역(D)이 노출되도록 한다. 그리고, 드레인 콘택홀을 포함하는 반도체 기판(202)의 전체 구조 상부에 폴리 실리콘이나 텅스텐 등과 같은 도전 물질을 형성한다. 이때 드레인 콘택홀 내부의 도전 물질은 드레인 콘택 플러그(212a)가 되고, 트렌치 절연막(210) 상부의 도전 물질은 후속하는 공정에서 하드 마스크막(212)으로 사용된다. 드레인 콘택 플러그(212a)는 반도체 기판(202)에 형성된 드레인 영역(D)과 전기적으로 연결된다. 도전 물질은 트렌치 절연막(210) 상부에 10~5000Å의 두께로 형성된다. 이로써, 하드 마스크막(212)은 10~5000Å의 두께로 형성될 수 있다.
도 2c를 참조하면, 하드 마스크막(212) 상부에 반사 방지막(도시하지 않음) 및 포토 레지스트 패턴(216)을 형성한다. 포토 레지스트 패턴(216)은 후속하는 공정에서 금속 배선이 형성될 영역이 오픈되도록 형성하는 것이 바람직하다.
도 2d를 참조하면, 포토 레지스트 패턴(216; 도 2c 참조)를 식각 마스크로 이용하는 식각 공정을 실시하여 반사 방지막(도시하지 않음)과 하드 마스크막(212)을 패터닝한다. 이후에, 포토 레지스트 패턴(216)과 반사 방지막(도시하지 않음)을 제거한다.
도 2e를 참조하면, 하드 마스크막(212; 도 2d 참조)를 이용한 식각 공정을 실시하여 금속 배선을 형성하고자 하는 영역의 트렌치 절연막(210)을 제거한다. 이때 B영역에서는 식각 정지막(208)이 에치 스탑퍼 역할을 하며 트렌치 절연막(210)에 트렌치가 형성될 수 있다. 이후에 하드 마스크막(212)을 제거한다. 이때 A영역에서는 드레인 콘택 플러그(212a) 상부의 일부가 제거되어 트렌치 절연막(210)에 트렌치가 형성될 수 있다.
도 2f를 참조하면, 트렌치 절연막(210)를 포함하는 전체 구조 상부에 티타늄/티타늄나이트라이드(Ti/TiN)의 적층막 등과 같은 베리어 금속층(barrier metal layer; 도시하지 않음)을 형성한 후 텅스텐(W) 등과 같은 금속 물질을 형성한다. 그리고 상기 금속 물질에 대해 화학 기계적 연마 방법과 같은 평탄화 공정이나 에치백 공정을 실시하여 금속 배선(214)을 형성한다.
다마신 공정을 이용하여 금속 배선을 형성할 때에는, 드레인 콘택 플러그를 형성한 후 드레인 콘택 플러그를 포함한 제2 절연막 상부에 질화막을 이용하여 식 각 정지막을 형성할 수도 있다. 즉, 드레인 콘택 플러그를 포함한 제2 절연막 상부에 식각 정지막 및 트렌치 절연막을 형성한 후, 트렌치 절연막과 식각 정지막의 일부를 제거하여 트렌치를 형성하고 트렌치를 금속 물질로 매립하여 금속 배선을 형성할 수 있다. 이때, 드레인 콘택 플러그를 노출시키기 위하여 식각 정지막을 식각하는 과정에서 하부의 제2 절연막이 함께 식각되어 트렌치가 식각 정지막이 형성된 깊이보다 더 깊게 형성되기 때문에, 트렌치에 금속 배선을 하면 식각 정지막이 금속 배선 사이에 위치하게 된다. 이에 따라 산화막 대비 유전율이 두 배 이상 높은 질화막이 금속 배선 사이에 잔류하여 금속 배선 사이의 캐패시턴스(capacitance)가 증가하는 문제점이 있다. 또한 이러한 문제점을 해결하기 위하여 식각 정지막의 두께를 낮추면 트렌치 절연막 식각시 식각 정지막이 손상되어 금속 배선이 뷸균일하게 형성되는 문제점이 발생한다.
하지만 본 발명은 제2 절연막(206b) 상에 식각 정지막(208)과 트렌치 절연막(210)을 먼저 형성하고 트렌치 절연막(210), 식각 정지막(208), 제2 절연막(206b) 및 제1 절연막(206a)을 식각하여 드레인 콘택홀을 형성하기 때문에 드레인 콘택 플러그(212a) 상부에 식각 정지막(208)이 잔류하지 않는다. 따라서, 식각 정지막(208) 상부에 형성된 트렌치 절연막(210)에 트렌치를 형성하고 트렌치를 매립하여 드레인 콘택 플러그(212a)와 연결되는 금속 배선(214)을 형성할 때 금속 배선(214)은 식각 정지막(208) 상부에 형성된다. 이에 따라, 금속 배선(214) 사이에 식각 정지막(208)이 잔류하지 않기 때문에 식각 정지막(208)으로 인하여 금속 배선(214) 사이의 캐패시턴스가 증가하는 문제점을 해결할 수 있다.
또한, 트렌치 절연막(210)에 트렌치를 형성하기 위하여 식각 공정을 실시할 때, 트렌치 절연막(210) 상부에 형성되는 식각 마스크막은 아몰퍼스 카본막으로 형성할 수도 있다. 그런데, 아몰퍼스 카본막은 형성 공정 중에 파티클(particle)이 발생할 수 있어 미세한 공정을 실시하는데 어려움이 있으며, 아몰퍼스 카본막을 보호하기 위하여 상부에 SiON막을 추가로 형성해야 하기 때문에 공정이 번거롭고 비용이 많이 드는 문제점이 있다. 반면에, 본 발명은 드레인 콘택 플러그를 형성할 때 사용되는 도전 물질로 식각 마스크를 형성하기 때문에, 공정이 단순하고 비용이 절감될 수 있다.
본 발명의 금속 배선 형성 방법에 따르면, 금속 배선 사이에 식각 정지막이 잔류하는 종래 기술에 비하여 금속 배선 사이의 캐패시턴스를 감소시킬 수 있다. 또한 금속 배선 사이의 캐패시턴스가 감소되는 만큼 금속 배선의 저항을 감소시키기 위하여 금속 배선의 높이나 폭을 증가시킬 수 있는 마진을 확보할 수 있다. 따라서 RC 에 의해 유도되는 지연을 방지하고 전력소모량을 감소시킬 수 있기 때문에 소자의 특성을 향상시킬 수 있다.
또한, 금속 배선을 형성하기 위해 실시하는 식각 공정의 하드 마스크막을 드레인 콘택 플러그를 형성하기 위한 도전 물질로 형성하기 때문에, 공정이 단순해지고 생산 비용이 절감될 수 있다.

Claims (9)

  1. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상부에 식각 정지막을 형성하는 단계;
    상기 식각 정지막 상부에 트렌치 절연막을 형성하는 단계;
    상기 트렌치 절연막, 상기 식각 정지막 및 상기 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함하는 전체 구조 상부에 도전 물질을 형성하여 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계;
    상기 트렌치 절연막을 식각하여 상기 콘택 플러그를 노출시키는 트렌치를 형성하는 단계; 및
    상기 트렌치 내부에 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 식각 정지막은 산화막보다 유전율이 높은 물질로 형성하는 반도체 소자의 금속 배선 형성 방법.
  3. 제1항에 있어서,
    상기 식각 정지막은 질화막으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  4. 제1항에 있어서,
    상기 도전 물질의 일부는 상기 트렌치 절연막 상부에 하드 마스크를 형성하는 반도체 소자의 금속 배선 형성 방법.
  5. 제4항에 있어서,
    상기 트렌치 절연막을 식각하여 상기 트렌치를 형성할 때 상기 하드 마스크를 사용하는 식각 공정을 실시하는 반도체 소자의 금속 배선 형성 방법.
  6. 제1항에 있어서,
    상기 금속 배선은 다마신 공정으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  7. 제1항에 있어서,
    상기 금속 배선은 상기 식각 정지막 상부에 형성되는 반도체 소자의 금속 배선 형성 방법.
  8. 제1항에 있어서,
    상기 도전 물질은 폴리 실리콘이나 텅스텐인 반도체 소자의 금속 배선 형성 방법.
  9. 제1항에 있어서,
    상기 절연막은 제1 절연막 및 제2 절연막을 포함하는 반도체 소자의 금속 배선 형성 방법.
KR1020070027221A 2007-03-06 2007-03-20 반도체 소자의 금속 배선 형성 방법 KR100863419B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070027221A KR100863419B1 (ko) 2007-03-20 2007-03-20 반도체 소자의 금속 배선 형성 방법
US11/965,827 US8030203B2 (en) 2007-03-06 2007-12-28 Method of forming metal line of semiconductor device
US13/222,501 US8685852B2 (en) 2007-03-06 2011-08-31 Method of forming metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027221A KR100863419B1 (ko) 2007-03-20 2007-03-20 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20080085540A KR20080085540A (ko) 2008-09-24
KR100863419B1 true KR100863419B1 (ko) 2008-10-14

Family

ID=40025249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027221A KR100863419B1 (ko) 2007-03-06 2007-03-20 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100863419B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912947B1 (ko) 2011-11-09 2018-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058523A (ko) 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR20060076499A (ko) 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20060120989A (ko) 2005-05-23 2006-11-28 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058523A (ko) 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR20060076499A (ko) 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20060120989A (ko) 2005-05-23 2006-11-28 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20080085540A (ko) 2008-09-24

Similar Documents

Publication Publication Date Title
US11217476B2 (en) Method of forming an interconnect structure of a semiconductor device
CN106033741B (zh) 金属内连线结构及其制作方法
KR100965031B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
JP2012199381A (ja) 半導体装置およびその製造方法
US6346475B1 (en) Method of manufacturing semiconductor integrated circuit
JP2009152361A (ja) 半導体装置およびその製造方法
KR100950553B1 (ko) 반도체 소자의 콘택 형성 방법
KR20100005393A (ko) 패드 메탈 박피를 막는 구조를 갖는 반도체 및 그 제조방법
KR100863419B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN113539954B (zh) 半导体结构及其制作方法
CN116314012A (zh) 金属内连线结构及其制作方法
KR100344835B1 (ko) 반도체 소자 및 그의 제조방법
KR20080081577A (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100613283B1 (ko) 반도체 소자의 배선 형성방법
US8685852B2 (en) Method of forming metal line of semiconductor device
US20080057694A1 (en) Method for manufacturing semiconductor device
KR20080000269A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
US11482448B2 (en) Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR20070090351A (ko) 반도체 소자의 제조 방법
KR20080071345A (ko) 식각정지막을 갖는 반도체소자 및 그 제조방법.
KR20090105601A (ko) 반도체 소자 및 반도체 소자의 금속 배선 형성 방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee