KR20180056725A - 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법 - Google Patents

솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법 Download PDF

Info

Publication number
KR20180056725A
KR20180056725A KR1020187011137A KR20187011137A KR20180056725A KR 20180056725 A KR20180056725 A KR 20180056725A KR 1020187011137 A KR1020187011137 A KR 1020187011137A KR 20187011137 A KR20187011137 A KR 20187011137A KR 20180056725 A KR20180056725 A KR 20180056725A
Authority
KR
South Korea
Prior art keywords
layer
metal
contact pad
forming
barrier layer
Prior art date
Application number
KR1020187011137A
Other languages
English (en)
Other versions
KR102029915B1 (ko
Inventor
지치 왕
신친 왕
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201511009450.8A external-priority patent/CN105489582B/zh
Priority claimed from CN201521116234.9U external-priority patent/CN205452270U/zh
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20180056725A publication Critical patent/KR20180056725A/ko
Application granted granted Critical
Publication of KR102029915B1 publication Critical patent/KR102029915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법. 솔더 패드(31)는 적어도 2개의 금속층들 및 인접한 금속층들 사이에 위치되는 유전체층을 포함한다. 솔더 패드는 레이저 드릴링 구역(310)을 포함하고; 유전체층에는 레이저 드릴링 구역에 대응하는 개구가 제공되고, 개구에는 금속 플러그가 제공되고, 금속 플러그의 양단은 각각 인접한 금속층들과 접촉한다. 솔더 패드를 형성하기 위한 방법은 솔더 패드 상에 수행되는 레이저 드릴링의 품질을 개선하고, 레이저 드릴링의 난이도를 감소시키고; 레이저는 유전체층을 열 왜곡으로부터 효과적으로 방지하기 위해 유전체층과 접촉함이 없이 금속 물질 상에 작용한다.

Description

솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
본 출원은 2015년 10월 29일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "SEMICONDUCTOR CHIP AND FORMING METHOD THEREFOR"인 중국 특허 출원 제201511009450.8호에 대한 우선권, 및 2015년 10월 29일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "SEMICONDUCTOR CHIP"인 중국 특허 출원 제201521116234.9호에 대한 우선권을 주장하며, 상기 출원 둘 모두는 그 전체가 참조로 본원에 통합되어 있다.
본 개시는 반도체 칩들의 기술 분야에 관한 것으로, 특히 반도체 칩 제조 분야에 관한 것이다.
레이저 드릴링 기술은 반도체들의 분야, 특히 반도체 칩 패키징 분야에서 널리 사용된다.
도 1 및 도 2를 참조하면, 도 1은 웨이퍼 레벨 반도체 칩의 개략적인 구조도이고, 도 2는 반도체 칩의 패키지의 개략적인 구조도이다. 도 1을 참조하면, 웨이퍼(100)는 어레이로 배열된 다수의 반도체 칩들(201)을 포함한다. 커팅 트렌치 구역은 인접한 반도체 칩들(201) 사이에 제공된다. 웨이퍼 레벨 패키징 및 테스트가 완료된 후, 반도체 칩들(201)은 커팅 트렌치 구역들을 따라 서로 분리된다. 반도체 칩들(201) 각각은 집적 회로 및 집적 회로에 전기적으로 연결된 다수의 접촉 패드들을 포함한다. 접촉 패드는 외부 회로와 전기적으로 연결되도록 구성된다.
도 2를 참조하면, 이미지 감지 칩이 일례로서 취해진다. 보호층(203)은 반도체 칩(201)의 제1 표면 I 상에 배열된다. 접촉 패드들(202)은 보호층(203)에 위치된다. 광학 디바이스층(207)은 감광성 구역에 대응하는 보호층(203)의 위치에 배열된다. 파티션 벽(205)은 보호 기판(200) 상에 배열된다. 반도체 칩(201)이 정렬 방식으로 보호 기판(200)과 라미네이팅된 후, 광학 디바이스층(207)은 파티션 벽(205)에 의해 둘러싸여 캐비티(206) 내에 위치된다.
도 2에 도시된 구조에서, 접촉 패드(202) 및 외부 회로를 전기적으로 연결하기 위해, 접촉 패드(202)를 관통하는 레이저 홀(209)이 접촉 패드(202)에 형성되고, 반도체 칩(201)의 제2 표면 II까지 연장되는 금속 배선층(210)은 레이저 홀(209)에 형성되고, 그 다음, 금속 배선층(210)에 연결되는 솔더 볼(212)은 제2 표면 II 상에 형성된다. 접촉 패드(202)는 솔더 볼(212)을 통해 외부 회로에 전기적으로 연결된다. 또한, 금속 배선층(210)과 반도체 칩(201) 내의 다른 회로들 사이의 상호 간섭을 방지하기 위해, 반도체 칩(201) 상에 절연층(208a) 및 절연층(211)이 형성되어 금속 배선층을 다른 회로들로부터 절연시킨다.
종래의 기술에서, 접촉 패드는 일반적으로 다중층 구조, 즉, 적어도 2개의 금속층들 및 인접한 금속층들 사이의 유전체층을 포함하는 구조를 갖는다. 접촉 패드의 구조 및 재료는 레이저 드릴링의 품질 및 난이도에 직접적으로 영향을 미친다. 따라서, 당업자들에 의해 해결될 기술적인 문제는 접촉 패드에 대한 레이저 드릴링의 품질을 개선하고 레이저 드릴링의 난이도를 감소시키는 방법이다.
본 개시에 따라 새로운 구조를 갖는 접촉 패드가 설계되고, 이는 접촉 패드에 대한 레이저 드릴링의 품질을 개선하고 레이저 드릴링의 난이도를 감소시킨다.
본 개시의 양상에서, 접촉 패드가 제공되고, 접촉 패드는 적어도 2개의 금속층들 및 인접한 금속층들 사이에 위치된 유전체층을 포함한다. 접촉 패드 상에 레이저 드릴링 구역이 배열되고, 레이저 드릴링 구역에 대응하는 유전체층의 위치에 개구가 배열되고, 개구에 금속 플러그가 배열되고, 금속 플러그의 양단은 각각 인접한 금속층들과 접촉한다.
선택적으로, 금속 플러그는, 개구의 측벽 및 금속층과 접촉하는 개구의 바닥 상에 형성되는 배리어층; 배리어층 상에 위치되는 확산 배리어층; 및 확산 배리어층 상에 위치되고 개구를 채우는 필러 금속을 포함한다.
선택적으로, 필러 금속은 텅스텐으로 제조되고, 배리어층은 티타늄으로 제조되고, 확산 배리어층은 티타늄 질화물로 제조된다.
선택적으로, 적어도 하나의 개구는 적어도 하나의 개구에 전도성 플러그를 형성하기 위해 유전체층 내의 개구의 위치 이외의 구역에 추가로 배열되고, 전도성 플러그의 양단은 각각 인접한 금속층들에 전기적으로 연결된다.
선택적으로, 전도성 플러그 및 금속 플러그는 동일한 재료로 제조되고 동일한 구조를 갖는다.
선택적으로, 금속층은 접촉 패드의 보호층 또는 유전체층과 밀접하게 통합된(integrated) 배리어층, 배리어층과 본딩된 중간적(intermediate) 금속층 및 중간적 금속층 상에 증착된 반사-방지층을 포함한다.
선택적으로, 배리어층은 티타늄으로 제조되고, 중간적 금속층은 알루미늄-구리 합금으로 제조되고, 반사-방지층은 티타늄 질화물로 제조된다.
선택적으로, 레이저 드릴링 구역에 레이저 홀이 배열되고, 레이저 홀은 금속층 및 금속 플러그를 순차적으로 관통한다.
본 개시의 다른 양상에서, 앞서 설명된 접촉 패드를 포함하는 반도체 칩이 제공된다.
본 개시의 다른 양상에서, 반도체 칩의 접촉 패드를 형성하기 위한 방법이 제공되며, 이 방법은: (a) 금속층을 형성하는 단계; (b) 금속층 상에 유전체층을 형성하는 단계; (c) 유전체층에 금속 플러그를 형성하는 단계 ― 금속 플러그는 레이저 드릴링 구역에 위치됨; 및 (d) 유전체층 상에 다른 금속층을 형성하는 단계를 포함한다.
선택적으로, 유전체층에 금속 플러그를 형성하는 단계는, 에칭 프로세스에 의해 유전체층 상에 개구를 형성하는 단계; 증착 프로세스에 의해 개구의 바닥 및 개구의 측벽 상에 배리어층을 형성하는 단계; 증착 프로세스로 배리어층 상에 확산 배리어층을 형성하는 단계; 및 증착 프로세스로 확산 배리어층 상의 개구를 채우는 필러 금속을 형성하는 단계를 포함한다.
선택적으로, 필러 금속은 텅스텐으로 제조되고, 배리어층은 티타늄으로 제조되고, 확산 배리어층은 티타늄 질화물로 제조된다.
선택적으로, 방법은, 적어도 하나의 개구에 전도성 플러그를 형성하기 위해 개구의 위치 이외의 구역에 적어도 하나의 개구를 배열하는 단계를 더 포함하고, 전도성 플러그의 양단은 각각 인접한 금속층들에 전기적으로 연결된다.
선택적으로, 전도성 플러그 및 금속 플러그는 동일한 재료 및 방법으로 형성된다.
선택적으로, 금속층을 형성하는 단계는, 증착 프로세스로 접촉 패드의 보호층 또는 유전체층 상에 배리어층을 증착하는 단계; 증착 프로세스로 배리어층 상에 중간적 금속층을 증착하는 단계; 증착 프로세스로 중간적 금속층 상에 반사-방지층을 증착하는 단계; 및 포토레지스트를 사용하여 실리콘 웨이퍼를 임프린팅하고 에칭 프로세스를 수행함으로써 접촉 패드의 형상과 동일한 형상을 갖는 금속층을 형성하는 단계를 포함한다.
선택적으로, 배리어층은 티타늄으로 제조되고, 중간적 금속층은 알루미늄-구리 합금으로 제조되고, 반사-방지층은 티타늄 질화물로 제조된다.
선택적으로, 금속층 및 금속 플러그를 순차적으로 관통하는 레이저 홀은 접촉 패드의 레이저 드릴링 구역에 형성된다.
선택적으로, 단계 (b) 내지 단계 (d)는 다수의 금속층들 및 유전체층들을 형성하기 위해 반복적으로 수행된다. 본 개시의 유리한 효과들은 접촉 패드에 대한 레이저 드릴링의 품질이 개선되고 레이저 드릴링의 난이도가 감소된다는 것이다. 레이저는 금속 재료 상에 작용하고 유전체층과의 접촉이 방지되고, 따라서 유전체층의 열 변형을 효과적으로 방지될 수 있고, 레이저 홀의 내벽은 균열로부터 방지될 수 있다. 또한, 레이저 홀의 전체 측벽이 금속으로 제조되기 때문에 접촉 패드의 전기 전도도가 개선된다.
도 1은 종래 기술에 따른 웨이퍼의 개략적 구조도이다.
도 2는 종래 기술에 따른 이미지 센서 칩의 패키지의 개략도이다.
도 3a는 본 개시의 바람직한 실시예에 따른 반도체 칩의 개략적 구조도이다.
도 3b는 본 개시의 바람직한 실시예에 따른 반도체 칩의 단면도이다.
도 4는 본 개시의 바람직한 실시예에 따른 접촉 패드의 단면도이다.
도 5는 본 개시의 바람직한 실시예에 따른 금속층의 개략적 구조도이다.
도 6은 본 개시의 바람직한 실시예에 따른 유전체층에 배열되는 금속 플러그의 개략적 구조도이다.
이하, 첨부된 도면들을 참조하여 본 개시의 특정 실시예들이 상세히 설명된다. 그러나, 실시예들은 본 개시를 제한하도록 의도되지 않는다. 이러한 실시예들에 기초하여 당업자들에 의해 행해지는 구조들, 방법들 또는 기능들에 대한 임의의 수정들은 본 개시의 보호 범위에 속한다.
이러한 도면들은 본 개시의 실시예들의 이해를 용이하게 하기 위한 목적으로 제공되며, 본 개시를 제한하는 것으로 해석되어서는 안 된다. 명확성을 위해, 도면들에 도시된 치수들은 축척대로 도시되지 않으며, 확대, 축소 또는 다른 방식으로 변경될 수 있다.
도 3a 및 도 3b를 참조하면, 반도체 칩(301)은 집적 회로(도 3a에는 도시되지 않음) 및 집적 회로에 전기적으로 연결된 접촉 패드들(31)을 포함한다. 접촉 패드(31)는 외부 회로와 전기적으로 연결되도록 구성된다. 집적 회로의 구조 및 기능은 본 개시에서 제한되지 않으며, 집적 회로는 본원에서 넓게 설명된다. 즉, 소위 집적 회로는 일부 기능들을 갖는 회로이고, 저항기, 커패시터, 트랜지스터 및 전자 엘리먼트들 사이의 연결 라인들과 같은 통상적으로 사용되는 다수의 전자 엘리먼트들을 반도체 프로세스와 통합함으로써 형성된다. 보호층(32)은 반도체 칩(301)의 표면 상에 배열되고, 접촉 패드(31)는 보호층(32) 내에 배열된다.
레이저 드릴링 구역(310)은 접촉 패드(31) 상에 및 레이저 드릴링의 후속 프로세스에 배열되고, 레이저 홀(320)은 레이저 드릴링 구역에 배열되고, 레이저 드릴링 구역의 영역은 레이저 홀의 영역보다 크다. 레이저 드릴링 동작을 단순화하고 레이저 홀을 레이저 드릴링 구역에 위치시키는 것을 용이하게 하기 위해, 레이저 드릴링 구역은 접촉 패드(31)의 중앙에 배열된다. 이러한 방식으로, 레이저 드릴링 동작은 레이저 정렬 마크를 추가로 제공하지 않고 단지 접촉 패드(31)의 중심과 레이저 빔을 정렬시킴으로써 수행된다.
본 실시예에서, 레이저 드릴링 구역(310)의 형상은 사각형이다. 레이저 홀이 레이저 드릴링 구역에 위치되고 레이저 홀의 측벽과 레이저 드릴링 구역(310)의 측 에지(side edge) 사이에 간격이 존재하는 한 레이저 드릴링 구역(310)의 형상은 본 개시에서 제한되지 않으며, 레이저 드릴링 구역(310)의 형상은 원형일 수 있다.
도 4는 접촉 패드(31)의 단면도이다. 이러한 실시예에서, 접촉 패드(31)는 4개의 금속층, 즉, 제1 금속층(311), 제2 금속층(312), 제3 금속층(313) 및 제4 금속층(314)을 포함한다. 제1 금속층(311)과 제2 금속층(312) 사이에 제1 유전체층(315)이 제공되고, 제2 금속층(312)과 제3 금속층(313) 사이에 제2 유전체층(316)이 제공되고, 제3 금속층(313)과 제4 금속층(314) 사이에 제3 유전체층(317)이 제공된다.
레이저 드릴링 구역(310)에 대응하는 유전체층들 각각의 위치에 개구가 배열되고, 개구에 금속 플러그가 배열된다. 도 4에서, 제1 금속 플러그(325), 제2 금속 플러그(326) 및 제3 금속 플러그(327)가 유전체층들의 개구들에 배열된다. 각각의 금속 플러그의 양단은 인접하는 금속층들 각각과 접촉하는데, 즉, 제1 금속 플러그(325)의 양단은 제1 금속층(311) 및 제2 금속층(312)과 각각 접촉하고, 제2 금속 플러그(326)의 양단은 제2 금속층(312) 및 제3 금속층(313)과 각각 접촉하고, 제3 금속 플러그(327)의 양단은 제3 금속층(313) 및 제4 금속층(314)과 각각 접촉한다.
레이저 드릴링의 후속 프로세스에서, 접촉 패드(31)를 관통하는 레이저 홀(320)은 접촉 패드(31)의 레이저 드릴링 구역(310)에 형성된다. 도 4에서, 레이저 홀(320)은 제4 금속층(314), 제3 금속 플러그(327), 제3 금속층(313), 제2 금속 플러그(326), 제2 금속층(312), 제1 금속 플러그(325) 및 제1 금속층(311)을 순차적으로 관통한다.
금속층들 사이의 전기적 연결의 안정성을 개선하기 위해, 적어도 하나의 개구가 유전체층들 내의 개구들의 위치들 이외의 구역에 추가로 배열되어, 적어도 하나의 개구에 전도성 플러그(330)를 제공한다. 전도성 플러그(330)의 양단은 인접한 금속층들과 각각 전기적으로 연결된다.
프로세스의 단순성 및 편리성을 개선하기 위해, 금속 플러그 및 전도성 플러그가 동시에 제조될 수 있다.
접촉 패드(31)는 웨이퍼 레벨 프로세스에서 형성된다.
먼저, 제1 금속층(311)이 형성되고, 제1 금속층(311) 상에 제1 유전체층(315)이 형성된다. 둘째로, 제1 금속 플러그(325) 및 적어도 하나의 전도성 플러그(330)가 제1 유전체층(315)에 형성된다. 그 다음, 제2 금속층(312)이 제1 유전체층(315) 상에 형성된다. 상기 단계들은 반복적으로 수행되고, 마지막으로 도 4에 도시된 바와 같은 접촉 패드의 구조가 형성된다.
금속층은 다중층 구조를 갖는다. 도 5를 참조하면, 제2 금속층(312)이 일례로서 취해지고, 제2 금속층(312)을 제조하는 프로세스는 하기 4개의 단계들을 포함한다:
(1) 제1 유전체층(315) 상에 배리어층(3121)을 증착하는 단계 ― 배리어층(3121)은 티타늄으로 제조되고, 배리어층(3121)은 제1 유전체층(315)과 밀접하게 통합됨- ;
(2) 배리어층(3121) 상에, 중간적 금속층(3122)을 증착하는 단계 ― 중간적 금속층(3122)은 알루미늄-구리 합금으로 제조되고, 배리어층(3121)은 중간적 금속층과 양호하게 본딩됨 ―;
(3) 알루미늄-구리 합금층(3112) 상에 반사-방지층(3123)을 증착하는 단계 ― 반사-방지층(3123)은 티타늄 질화물로 제조되고, 반사-방지층(3123)은 에칭 프로세스에서 반사-방지층으로 기능할 수 있음 ―; 및
(4) 포토레지스트를 사용하여 실리콘 웨이퍼를 임프린팅하고 에칭 프로세스를 수행함으로써 접촉 패드의 형상과 동일한 형상을 갖는 제2 금속층(312)을 형성하는 단계.
제1 금속층(311)의 경우, 접촉 패드의 보호층(32) 상에 배리어층이 증착된다.
도 6을 참조하면, 제2 금속 플러그(326)가 일례로서 취해지고, 제2 금속 플러그(326)를 제조하는 프로세스는 하기 6개의 단계들을 포함한다:
(1) 제2 금속층(312)이 제조된 후, 제2 금속층(312) 상에 제2 유전체층(316)을 형성하는 단계 ― 제2 유전체층(316)은 실리콘 산화물 또는 실리콘 질화물로 제조될 수 있음 ―;
(2) 제2 유전체층(316)을 에칭함으로써 유전체층(316)에 개구를 형성하는 단계 ― 제2 금속층(312)은 개구의 바닥을 통해 노출됨 ―;
(3) 개구의 바닥 및 측벽 상에 배리어층(3162)을 증착하는 단계 ― 배리어층(3162)은 티타늄이 제조됨 ―;
(4) 배리어층(3162) 상에 확산 배리어층(3163)을 증착하는 단계 ― 확산 배리어층은 티타늄 질화물로 제조됨 ―;
(5) 개구에서, 개구를 채우는 필러 금속(3164)을 증착하는 단계; 이러한 실시예에서, 필러 금속(3164)은 어떠한 보이드 없이 개구를 채울 수 있는 텅스텐으로 제조되고 양호한 연마 및 폴리싱 특성들을 갖고, 배리어층(3162)은 필러 금속(3164)과 제2 유전체층(316) 사이에서 접착제로서 기능하며, 확산 배리어층(3163)은 필러 금속(3164)의 확산을 차단하기 위해 사용됨; 및
(6) 필러 금속(3164)의 높이를 제2 유전체층(316)의 표면과 동일 높이로 만들기 위해 필러 금속(3164)를 연마 및 폴리싱하는 단계.
전도성 플러그(330)를 제조하는 프로세스는 제2 금속 플러그(326)를 제조하는 방법과 동일하고, 여기서 다시 설명되지 않는다.
본 개시의 레이저 드릴링 구역(310)의 구조의 특수한 설계에 기초하여, 접촉 패드에 대한 레이저 드릴링의 품질이 개선되고 레이저 드릴링의 난이도가 감소된다. 레이저는 금속 재료 상에 작용하고 유전체층과의 접촉이 방지되고, 유전체층의 열 변형을 효과적으로 방지될 수 있고, 레이저 홀의 내벽은 균열로부터 방지될 수 있다. 또한, 레이저 홀의 전체 측벽이 금속으로 제조되기 때문에 접촉 패드의 전기 전도도가 개선된다.
비록 본 명세서가 실시예들에 따라 설명되었지만, 실시예들 각각은 오직 하나의 독립적인 기술적 솔루션만을 포함하는 것은 아님을 이해해야 한다. 명세서의 설명은 단지 명료성을 위한 것이며, 당업자들은 명세서를 전체적으로 취해야 하며, 실시예들에서의 기술적 해결책들은 또한 적절히 조합되어 당업자들에 의해 이해될 수 있는 다른 실시예들을 형성할 수 있다.
앞서 기술된 일련의 상세한 설명들은 본 개시의 실현가능한 실시예들을 단지 설명하며, 본 개시의 보호 범위를 제한하려 의도되지 않는다. 본 개시의 기술적 사상을 벗어나지 않는 임의의 등가의 실시예 또는 수정은 본 개시의 보호 범위 내에 속해야 한다.

Claims (18)

  1. 접촉 패드로서,
    적어도 2개의 금속층들; 및
    인접한 금속층들 사이에 위치되는 유전체층을 포함하고,
    상기 접촉 패드 상에 레이저 드릴링 구역이 배열되고, 상기 레이저 드릴링 구역에 대응하는 상기 유전체층의 위치에 개구가 배열되고, 상기 개구에 금속 플러그가 배열되고, 상기 금속 플러그의 양단은 각각 인접한 금속층들과 접촉하는,
    접촉 패드.
  2. 제1항에 있어서,
    상기 금속 플러그는,
    상기 개구의 측벽 및 금속층과 접촉하는 개구의 바닥 상에 형성되는 배리어층;
    상기 배리어층 상에 위치되는 확산 배리어층; 및
    상기 확산 배리어층 상에 위치되고 상기 개구를 채우는 필러 금속을 포함하는,
    접촉 패드.
  3. 제2항에 있어서,
    상기 필러 금속은 텅스텐으로 제조되고, 상기 배리어층은 티타늄으로 제조되고, 상기 확산 배리어층은 티타늄 질화물로 제조되는,
    접촉 패드.
  4. 제3항에 있어서,
    적어도 하나의 개구는 상기 적어도 하나의 개구에 전도성 플러그를 형성하기 위해 상기 유전체층 내의 상기 개구의 위치 이외의 구역에 추가로 배열되고, 상기 전도성 플러그의 양단은 각각 인접한 금속층들에 전기적으로 연결되는,
    접촉 패드.
  5. 제4항에 있어서,
    상기 전도성 플러그 및 상기 금속 플러그는 동일한 재료로 제조되고 동일한 구조를 갖는,
    접촉 패드.
  6. 제1항에 있어서,
    상기 금속층은 상기 접촉 패드의 보호층 또는 상기 유전체층과 밀접하게 통합된 배리어층, 상기 배리어층과 본딩된 중간적 금속층 및 상기 중간적 금속층 상에 증착된 반사-방지층을 포함하는,
    접촉 패드.
  7. 제6항에 있어서,
    상기 배리어층은 티타늄으로 제조되고, 상기 중간적 금속층은 알루미늄-구리 합금으로 제조되고, 상기 반사-방지층은 티타늄 질화물로 제조되는,
    접촉 패드.
  8. 제1항에 있어서,
    상기 레이저 드릴링 구역에 레이저 홀이 배열되고, 상기 레이저 홀은 상기 금속층 및 상기 금속 플러그를 순차적으로 관통하는,
    접촉 패드.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 접촉 패드를 포함하는 반도체 칩.
  10. 반도체 칩의 접촉 패드를 형성하기 위한 방법으로서,
    (a) 금속층을 형성하는 단계;
    (b) 상기 금속층 상에 유전체층을 형성하는 단계;
    (c) 상기 유전체층에 금속 플러그를 형성하는 단계 ― 상기 금속 플러그는 레이저 드릴링 구역에 위치됨 ―; 및
    (d) 상기 유전체층 상에 다른 금속층을 형성하는 단계를 포함하는,
    접촉 패드를 형성하기 위한 방법.
  11. 제10항에 있어서,
    상기 유전체층에 상기 금속 플러그를 형성하는 단계는,
    에칭 프로세스에 의해 상기 유전체층 상에 개구를 형성하는 단계;
    증착 프로세스에 의해 상기 개구의 바닥 및 개구의 측벽 상에 배리어층을 형성하는 단계;
    상기 증착 프로세스로 상기 배리어층 상에 확산 배리어층을 형성하는 단계; 및
    상기 증착 프로세스로 상기 확산 배리어층 상의 상기 개구를 채우는 필러 금속을 형성하는 단계를 포함하는,
    접촉 패드를 형성하기 위한 방법.
  12. 제11항에 있어서,
    상기 필러 금속은 텅스텐으로 제조되고, 상기 배리어층은 티타늄으로 제조되고, 상기 확산 배리어층은 티타늄 질화물로 제조되는,
    접촉 패드를 형성하기 위한 방법.
  13. 제12항에 있어서,
    적어도 하나의 개구에 전도성 플러그를 형성하기 위해 상기 개구의 위치 이외의 구역에 적어도 하나의 개구를 배열하는 단계를 더 포함하고, 상기 전도성 플러그의 양단은 각각 인접한 금속층들에 전기적으로 연결되는,
    접촉 패드를 형성하기 위한 방법.
  14. 제13항에 있어서,
    상기 전도성 플러그 및 상기 금속 플러그는 동일한 재료 및 방법으로 형성되는,
    접촉 패드를 형성하기 위한 방법.
  15. 제10항에 있어서,
    상기 금속층을 형성하는 단계는,
    증착 프로세스로 상기 접촉 패드의 보호층 또는 상기 유전체층 상에 배리어층을 증착하는 단계;
    상기 증착 프로세스로 상기 배리어층 상에 중간적 금속층을 증착하는 단계;
    상기 증착 프로세스로 상기 중간적 금속층 상에 반사-방지층을 증착하는 단계; 및
    포토레지스트를 사용하여 실리콘 웨이퍼를 임프린팅하고 에칭 프로세스를 수행함으로써 상기 접촉 패드의 형상과 동일한 형상을 갖는 금속층을 형성하는 단계를 포함하는,
    접촉 패드를 형성하기 위한 방법.
  16. 제15항에 있어서,
    상기 배리어층은 티타늄으로 제조되고, 상기 중간적 금속층은 알루미늄-구리 합금으로 제조되고, 상기 반사-방지층은 티타늄 질화물로 제조되는,
    접촉 패드를 형성하기 위한 방법.
  17. 제10항에 있어서,
    상기 금속층 및 상기 금속 플러그를 순차적으로 관통하는 레이저 홀은 상기 접촉 패드의 상기 레이저 드릴링 구역에 형성되는,
    접촉 패드를 형성하기 위한 방법.
  18. 제10항에 있어서,
    단계들 (b) 내지 (d)는 복수의 금속층들 및 유전체층들을 형성하기 위해 반복적으로 수행되는,
    접촉 패드를 형성하기 위한 방법.
KR1020187011137A 2015-12-29 2016-10-14 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법 KR102029915B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201521116234.9 2015-12-29
CN201511009450.8A CN105489582B (zh) 2015-12-29 2015-12-29 半导体芯片及其形成方法
CN201521116234.9U CN205452270U (zh) 2015-12-29 2015-12-29 半导体芯片
CN201511009450.8 2015-12-29
PCT/CN2016/102136 WO2017113932A1 (zh) 2015-12-29 2016-10-14 焊垫、包括焊垫的半导体芯片及形成方法

Publications (2)

Publication Number Publication Date
KR20180056725A true KR20180056725A (ko) 2018-05-29
KR102029915B1 KR102029915B1 (ko) 2019-10-08

Family

ID=59224632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011137A KR102029915B1 (ko) 2015-12-29 2016-10-14 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법

Country Status (4)

Country Link
US (1) US20190074258A1 (ko)
JP (1) JP6548825B2 (ko)
KR (1) KR102029915B1 (ko)
WO (1) WO2017113932A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363172B (zh) * 2020-03-04 2024-09-27 合肥晶合集成电路股份有限公司 嵌入式焊盘结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203025A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置及びその製造方法
JP2008172018A (ja) * 2007-01-11 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
KR20110013231A (ko) * 2009-07-30 2011-02-09 소니 주식회사 고체 촬상 장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235586A (ja) * 2003-01-31 2004-08-19 Sony Corp 半導体装置
JP2007042662A (ja) * 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
KR20080067129A (ko) * 2007-01-15 2008-07-18 삼성전자주식회사 다층 패드를 갖는 반도체 소자
JP5451762B2 (ja) * 2009-07-01 2014-03-26 株式会社日立製作所 半導体装置およびその製造方法
TWI399148B (zh) * 2009-09-15 2013-06-11 Unimicron Technology Corp 電路板焊接墊結構及其製法
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
CN102446757A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种双层钝化保护层的铝衬垫的制造方法
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
JP6027452B2 (ja) * 2013-02-01 2016-11-16 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR102079283B1 (ko) * 2013-10-15 2020-02-19 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
CN103633038B (zh) * 2013-11-29 2016-08-17 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
TWI550794B (zh) * 2014-12-17 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN204598465U (zh) * 2015-05-14 2015-08-26 上海和辉光电有限公司 一种电路板盲孔结构
CN205452270U (zh) * 2015-12-29 2016-08-10 苏州晶方半导体科技股份有限公司 半导体芯片
CN105489582B (zh) * 2015-12-29 2018-09-28 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203025A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置及びその製造方法
JP2008172018A (ja) * 2007-01-11 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
KR20110013231A (ko) * 2009-07-30 2011-02-09 소니 주식회사 고체 촬상 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR102029915B1 (ko) 2019-10-08
US20190074258A1 (en) 2019-03-07
JP2018531520A (ja) 2018-10-25
WO2017113932A1 (zh) 2017-07-06
JP6548825B2 (ja) 2019-07-24

Similar Documents

Publication Publication Date Title
US10090352B2 (en) Manufacturing method for semiconductor device and semiconductor device
US7602047B2 (en) Semiconductor device having through vias
US7728418B2 (en) Semiconductor device and manufacturing method thereof
TWI398913B (zh) 具有密封環結構之半導體裝置及其製造方法
US20050051887A1 (en) Clock distribution networks and conductive lines in semiconductor integrated circuits
US20140203412A1 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
JP7277248B2 (ja) 半導体装置及びその製造方法
US20140287584A1 (en) Microelectronic devices with through-silicon vias and associated methods of manufacturing
KR102695369B1 (ko) 반도체 소자
US9355859B2 (en) Stacked chips with through electrodes
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
KR20100001700A (ko) 반도체 소자 및 그 제조 방법
US20080079112A1 (en) Semiconductor device and manufacturing method thereof
US8026612B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI817080B (zh) 具有虛擬填充圖案之晶片角落區
KR102029915B1 (ko) 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
CN205452270U (zh) 半导体芯片
CN105489582B (zh) 半导体芯片及其形成方法
JP2018531520A6 (ja) 半田パッド、半田パッドを含む半導体チップ及びその形成方法
JP5272176B2 (ja) トレンチ絶縁コンタクト端子を有する画像センサの作製方法
CN113764583A (zh) 集成电路芯片的电容器结构及其制造方法
US7485926B2 (en) SOI contact structures
US20240145399A1 (en) Semiconductor wafer including monitoring pattern structure with cover pattern layer and contact patterns disposed over monitoring pattern structure
US20240128198A1 (en) Semiconductor wafer including alignment key pattern layer including contact pattern layer disposed thereon
KR100709454B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant