CN205452270U - 半导体芯片 - Google Patents

半导体芯片 Download PDF

Info

Publication number
CN205452270U
CN205452270U CN201521116234.9U CN201521116234U CN205452270U CN 205452270 U CN205452270 U CN 205452270U CN 201521116234 U CN201521116234 U CN 201521116234U CN 205452270 U CN205452270 U CN 205452270U
Authority
CN
China
Prior art keywords
metal
layer
semiconductor chip
weld pad
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201521116234.9U
Other languages
English (en)
Inventor
王之奇
王鑫琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201521116234.9U priority Critical patent/CN205452270U/zh
Application granted granted Critical
Publication of CN205452270U publication Critical patent/CN205452270U/zh
Priority to US15/767,122 priority patent/US20190074258A1/en
Priority to PCT/CN2016/102136 priority patent/WO2017113932A1/zh
Priority to JP2018521022A priority patent/JP6548825B2/ja
Priority to KR1020187011137A priority patent/KR102029915B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本实用新型提供一种半导体芯片，具有集成电路以及与所述集成电路电连接的焊垫，所述焊垫包括至少两层金属层以及位于相邻金属层之间的介质层；所述焊垫上具有激光打孔区域，介质层上对应所述激光打孔区域设置开口，在所述开口中设置金属塞，所述金属塞的两端分别与相邻的金属层接触，本实用新型提高了焊垫的激光打孔的质量且降低了激光打孔的难度，激光作用于金属物质上而避免与介质层接触，能够有效防止介质层热变形。

Description

半导体芯片
技术领域
本实用新型涉及半导体芯片技术领域，尤其涉及半导体芯片的结构制造领域。
背景技术
激光打孔技术在半导体领域有着广泛的应用，特别是在半导体芯片的封装领域。
请参考图1以及图2，图1为晶圆级半导体芯片结构示意图，图2为半导体芯片的封装结构示意图，请参考图1，晶圆100具有多个阵列排布的半导体芯片201，彼此相邻的多个半导体芯片201之间设置有切割道区域，后续再完成晶圆级封装和测试之后沿切割道区域将半导体芯片201彼此分离。每一半导体芯片201具有集成电路以及与所述集成电路电连接的多个焊垫202，焊垫202用于与外部电路建立电连接。
请参考图2，本例以影像传感芯片为例，半导体芯片201的第一表面I上具有保护层203，焊垫202位于保护层203内，保护层203上对应感光区域设置有光学器件层207，保护基板200上设置有间隔墙205，当半导体芯片201与保护基板200对位压合后，光学器件层207位于间隔墙205包围形成的空腔206内。
本例中，为了实现焊垫202与外部电路建立电连接，在焊垫202上形成穿透焊垫202的激光孔209，在激光孔209内形成延伸至半导体芯片201第二表面II上的金属布线层210，然后在第二表面II上形成与金属布线层210连接的锡球212，通过锡球212实现焊垫202与外部电路电连接。当然，为了避免金属布线层210与半导体芯片201中的其他电路互相干扰，在半导体芯片201上形成有绝缘层208a以及绝缘层211将金属布线层与其他电路隔离。
焊垫的结构以及材质直接影响了激光打孔的质量以及难易程度，因此，如何提高焊垫的激光打孔的质量以及降低激光打孔的难度成为本领域技术人员需要解决的技术问题。
实用新型内容
本实用新型通过设计一种新型的焊垫结构，提高了焊垫的激光打孔的质量以及降低了激光打孔的难度。
本实用新型提供一种半导体芯片，具有集成电路以及与所述集成电路电连接的焊垫，所述焊垫包括至少两层金属层以及位于相邻金属层之间的介质层；所述焊垫上具有激光打孔区域，介质层上对应所述激光打孔区域设置开口，在所述开口中设置金属塞，所述金属塞的两端分别与相邻的金属层接触。
优选的，所述至少两层金属层包括第一金属层以及与所述第一金属层相邻的第二金属层，所述金属塞包含：与所述第一金属层以及所述开口的侧壁接触的阻挡层；位于所述阻挡层上的扩散阻挡层；位于所述扩散阻挡层上且填充所述开口的填充金属。
优选的，所述填充金属的材质为钨。
优选的，所述阻挡层的材质为钛，所述扩散阻挡层的材质为氮化钛。
优选的，所述介质层中开口之外的区域具有多个导电塞，所述导电塞的两端分别与相邻的金属层电连接。
优选的，所述导电塞的材质与所述金属塞的材质相同。
优选的，所述激光打孔区域内设置有激光孔，所述激光孔穿透所述金属层以及所述金属塞。
本实用新型的有益效果是提高了焊垫的激光打孔的质量且降低了激光打孔的难度，激光作用于金属物质上而避免与介质层接触，能够有效防止介质层热变形，防止激光孔的内壁上产生裂纹，且，由于激光孔侧壁全部是金属，提高了焊垫的导电性能。
附图说明
图1为现有技术晶圆的结构示意图。
图2为现有技术影像传感芯片封装结构示意图。
图3(a)为本实用新型优选实施例半导体芯片结构示意图。
图3(b)为本实用新型优选实施例半导体芯片的剖视图。
图4为本实用新型优选实施例焊垫的剖视图。
图5为本实用新型优选实施例金属层的结构示意图。
图6为本实用新型优选实施例设置在介质层中金属塞的结构示意图。
具体实施方式
以下将结合附图对本实用新型的具体实施方式进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
需要说明的是，提供这些附图的目的是为了有助于理解本实用新型的实施例，而不应解释为对本实用新型的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图3(a)以及图3(b)，半导体芯片301具有集成电路(图3(a)中未绘示)以及与所述集成电路电连接的多个焊垫31，焊垫31用于与外部电路建立电连接。本实用新型不限定集成电路的具体结构与功能，此处集成电路作广义的理解，即所谓的集成电路是把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线，通过半导体工艺集成在一起的具有某种功能的电路。在半导体芯片301的其中一个表面设置有保护层32，焊垫31设置于保护层32内。
焊垫31上具有激光打孔区域310，在后续的激光打孔工艺中，激光孔设置在激光打孔区域且激光打孔区域的面积大于激光孔的面积，为了简便激光打孔操作，方便激光孔定位至激光打孔区域，将激光打孔区域设置于焊垫31的中心位置，如此，在激光打孔操作中只要将激光对准焊垫31的中心位置而不需要增设激光对准标记。
于本实施例中，激光打孔区域310的形状为正方形，本实用新型不具体限定激光打孔区域310的形状，其形状也可以是圆形的，只要保证激光孔位于激光打孔区域内且激光孔的侧壁与激光打孔区域310的侧壁之间具有一定的间隔。
图4为焊垫31的剖视图，于此实施例中，焊垫31具有四层金属层，分别是第一金属层311、第二金属层312、第三金属层313以及第四金属层314，第一金属层311与第二金属层312之间具有第一介质层315，第二金属层312与第三金属层313之间具有第二介质层316，第三金属层313与第四金属层314之间具有第三介质层317。
每一介质层对应激光打孔区域310设置开口，并在开口中设置金属塞，对应图4中第一金属塞325、第二金属塞326以及第三金属塞327。每一金属塞的两端分别与相邻的金属层接触，即第一金属塞325的两端分别与第一金属层311、第二金属层312接触，第二金属塞326的两端分别与第二金属层312、第三金属层313接触，第三金属塞327的两端分别与第三金属层313、第四金属层314接触。
在后续激光打孔工艺，在焊垫31的激光打孔区域310形成穿透焊垫31的激光孔320，对应图4中，激光孔320依次打穿第四金属层314、第三金属塞327、第三金属层313、第二金属塞326、第二金属层312、第一金属塞325以及第一金属层311。
为了提高金属层之间的电连接稳定性，介质层中开口之外的区域具有多个导电塞330，导电塞330的两端分别与相邻的金属层电连接。
为了提高工艺流程的简洁性以及便利性，金属塞与导电塞的制作可以同步进行。
焊垫31是在晶圆级的工艺流程中形成的。
首先，形成第一金属层311，然后，在第一金属层311上形成第一介质层315，然后，在第一介质层315中形成第一金属塞325以及多个导电塞330，然后，在第一介质层315上形成第二金属层312，以此重复，最后形成如图4所示的焊垫结构。
金属层为复层结构，请参考图5，以第二金属层312为例，制作第二金属层312的流程步骤包括：
(1)在第一介质层315上淀积阻挡层3121，阻挡层3121的材质为钛，阻挡层3121与第一介质层315结合紧密。
(2)在阻挡层3121上淀积中间金属层3122，中间金属层3122的材质为铝铜合金，阻挡层3121与中间金属层之间具有良好键合。
(3)在铝铜合金层3112上淀积抗反射层3123，抗反射层3123的材质为氮化钛，其可以充当刻蚀工艺中的抗反射层。
(4)在晶圆上利用光刻胶刻印硅片，然后采用刻蚀工艺进行刻蚀，形成与焊垫形状一致的第二金属层312。
请参考图6，以第二金属塞326为例，制作第二金属塞326的流程步骤包括：
(1)在完成第二金属层312的制作之后，在第二金属层312上形成第二介质层316。第二介质层316的材质为氧化硅，也可以是氮化硅。
(2)刻蚀第二介质层316，在介质层316上形成开口，开口底部暴露第二金属层312。
(3)在开口的底部以及侧壁淀积阻挡层3162，阻挡层3162的材质为钛。
(4)在阻挡层3162上淀积扩散阻挡层3163。
(5)在开口中淀积填充开口的填充金属3164，本实施例中，填充金属3164的材质为钨，能够无空洞地填充开口且具有良好的磨抛特性。阻挡层3162充当填充金属3164与第二介质层316之间的黏合剂。扩散阻挡层3163用于阻挡填充金属3164的扩散。
(6)磨抛填充金属3164使其高度与第二介质层316的表面平齐。
导电塞330的制作工艺与第二金属塞326的制作工艺相同，在此，不再赘述。
基于本实用新型中激光打孔区域310的特殊结构设计，提高了焊垫的激光打孔的质量且降低了激光打孔的难度，激光作用于金属物质上而避免与介质层接触，能够有效防止介质层热变形，防止激光孔的内壁上产生裂纹，且，由于激光孔侧壁全部是金属，提高了焊垫的导电性能。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种半导体芯片，具有集成电路以及与所述集成电路电连接的焊垫，所述焊垫包括至少两层金属层以及位于相邻金属层之间的介质层；
其特征在于，
所述焊垫上具有激光打孔区域，介质层上对应所述激光打孔区域设置开口，在所述开口中设置金属塞，所述金属塞的两端分别与相邻的金属层接触。
2.根据权利要求1所述的半导体芯片，其特征在于，所述至少两层金属层包括第一金属层以及与所述第一金属层相邻的第二金属层，所述金属塞包含：
与所述第一金属层以及所述开口的侧壁接触的阻挡层；
位于所述阻挡层上的扩散阻挡层；
位于所述扩散阻挡层上且填充所述开口的填充金属。
3.根据权利要求2所述的半导体芯片，其特征在于，所述填充金属的材质为钨。
4.根据权利要求2所述的半导体芯片，其特征在于，所述阻挡层的材质为钛，所述扩散阻挡层的材质为氮化钛。
5.根据权利要求1所述的半导体芯片，其特征在于，所述介质层中开口之外的区域具有多个导电塞，所述导电塞的两端分别与相邻的金属层电连接。
6.根据权利要求3所述的半导体芯片，其特征在于，所述导电塞的材质与所述金属塞的材质相同。
7.根据权利要求1所述的半导体芯片，其特征在于，所述激光打孔区域内设置有激光孔，所述激光孔穿透所述金属层以及所述金属塞。
CN201521116234.9U 2015-12-29 2015-12-29 半导体芯片 Active CN205452270U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201521116234.9U CN205452270U (zh) 2015-12-29 2015-12-29 半导体芯片
US15/767,122 US20190074258A1 (en) 2015-12-29 2016-10-14 Solder pad, semiconductor chip comprising solder pad, and forming method therefor
PCT/CN2016/102136 WO2017113932A1 (zh) 2015-12-29 2016-10-14 焊垫、包括焊垫的半导体芯片及形成方法
JP2018521022A JP6548825B2 (ja) 2015-12-29 2016-10-14 半田パッド、半田パッドを含む半導体チップ及びその形成方法
KR1020187011137A KR102029915B1 (ko) 2015-12-29 2016-10-14 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521116234.9U CN205452270U (zh) 2015-12-29 2015-12-29 半导体芯片

Publications (1)

Publication Number Publication Date
CN205452270U true CN205452270U (zh) 2016-08-10

Family

ID=56573021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521116234.9U Active CN205452270U (zh) 2015-12-29 2015-12-29 半导体芯片

Country Status (1)

Country Link
CN (1) CN205452270U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489582A (zh) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法
WO2017113932A1 (zh) * 2015-12-29 2017-07-06 苏州晶方半导体科技股份有限公司 焊垫、包括焊垫的半导体芯片及形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489582A (zh) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法
WO2017113932A1 (zh) * 2015-12-29 2017-07-06 苏州晶方半导体科技股份有限公司 焊垫、包括焊垫的半导体芯片及形成方法
CN105489582B (zh) * 2015-12-29 2018-09-28 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法

Similar Documents

Publication Publication Date Title
JP6548377B2 (ja) 集積回路素子及びその製造方法
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
US9831184B2 (en) Buried TSVs used for decaps
US8729711B2 (en) Semiconductor device
CN106549003A (zh) 贯穿衬底通孔结构及其制造方法
CN101009265B (zh) 半导体器件及其制造方法
JP5346044B2 (ja) 積層半導体基板およびその製造方法並びに積層チップパッケージの製造方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
KR20180053802A (ko) 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN102364671A (zh) 制造硅通孔的方法
US9343404B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
JP2003188207A (ja) 半導体素子及びその製造方法
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
CN205452270U (zh) 半导体芯片
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104766806A (zh) 晶圆三维集成的方法
CN102157491A (zh) 半导体结构及其制备方法
CN105489582B (zh) 半导体芯片及其形成方法
CN102543782A (zh) 转接封装结构及其形成方法
CN105428507B (zh) 芯片封装结构及方法
CN103531487B (zh) 半导体封装结构的形成方法
CN208580738U (zh) 堆叠式芯片封装结构
CN103377990A (zh) 硅通孔结构
CN104766828A (zh) 晶圆三维集成的方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant