CN102157491A

CN102157491A - 半导体结构及其制备方法

Info

Publication number: CN102157491A
Application number: CN2011100581843A
Authority: CN
Inventors: 宗登刚; 彭树根; 李乐; 韦庆松
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-03-10
Filing date: 2011-03-10
Publication date: 2011-08-17
Anticipated expiration: 2031-03-10
Also published as: CN102157491B

Abstract

本发明提供一种半导体技术领域的半导体结构及其制备方法。所述结构包括衬底和1层或多层互连结构，其中顶层互连结构包括：多个底层金属线；多个接触栓塞；层间介电层；顶层金属线；金属熔丝，包括：阴极、阳极和熔断区，所述阴极位于至少一个其余所述接触栓塞上，所述阳极位于至少一个其余所述接触栓塞上，所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上，所述熔断区分别与所述阴极和所述阳极相连；绝缘层。本发明结构和工艺都很简单，得到的熔丝厚度比较容易控制，并且熔丝厚度可以比较薄，既可以使用低能量的激光来熔断熔丝，也可以通过电流来熔断熔丝。

Description

半导体结构及其制备方法

技术领域

本发明涉及一种半导体结构及其制备方法，特别涉及一种包括熔丝的半导体结构及其制备方法。

背景技术

随着半导体工艺的微小化以及复杂度的提高，半导体器件也变得更容易受各种缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些可熔断的连接线(fusible links)，也就是熔丝(fuse)，以确保集成电路的可利用性。

一般而言，熔丝连接集成电路中的冗余电路，一旦检测发现电路具有缺陷时，这些连接线就可用于修复或取代有缺陷的电路。另外，目前的熔丝设计还提供程序化的功能，即先将电路和器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝来设计希望的电路。一个典型例子是用于可编程只读存储器(Programmable Read Only Memory，PROM)，通过熔断熔丝产生断路完成信息“1”的写入，而未断开的熔丝保持连接状态，即为状态“0”。而从操作方式来说，熔丝大致分为激光熔丝(laserfuse)和电熔丝(efuse)两种。所谓激光熔丝是通过激光切割的步骤来切断；所谓电熔丝是通过足够大的电流来切断或烧断。

专利公告号为CN1992255B的中国专利提供了一种电熔线及其形成方法，如图1所示，包括：浅沟槽隔离区20、介电层24、介电层34、金属线38、多晶硅长条22、接触栓塞狭窄部分30₁和接触栓塞较宽区域30₂，其中：多晶硅长条22设置在浅沟槽隔离区20的中部，浅沟槽隔离区20上设置有介电层24，介电层24的厚度大于多晶硅长条22的厚度，接触栓塞包括：狭窄部分30₁和较宽区域30₂，接触栓塞设置在介电层24的接触孔内，介电层34设置在介电层24和接触栓塞上，金属线38设置在介电层34中的沟槽内。上述技术中通过多晶硅长条22以使得接触栓塞狭窄部分30₁的厚度变薄，从而减小熔断电压。但是上述技术中结构和工艺都比较复杂，不能与现有的半导体制造技术进行兼容，成本高，且只能采用通电流的方式实现。

为了使熔丝的熔断区变薄，专利号为US6753210B2的美国专利提供了一种技术方案，该技术方案中的熔丝位于一个沟槽中，且熔断区位于沟槽的侧壁，通过使沟槽侧壁的熔丝厚度小于沟槽底部的熔丝厚度，来使得熔断区的厚度变薄；专利公开号为US2010/0109122A1的美国专利申请提供了另一种解决方案，该技术方案中是对金属层进行减薄处理，以使得熔断区变薄。但是上述两种技术中，都是先沉积金属层，然后刻蚀，再对作为熔断区的金属层进行减薄处理，这样不但工艺复杂，而且减薄处理后的熔断区厚度不均匀、且其厚度不容易精确控制，从而影响熔断电流和熔断时间。

发明内容

本发明解决的问题是，提供一种包括熔丝的半导体结构及其制备方法，在保证熔丝的熔断区比较薄且均匀的同时，简化半导体结构及其制备方法，且采用激光或电流的操作方式使熔丝熔断。

为解决上述问题，本发明提供了一种半导体结构，包括衬底和1层或多层互连结构，所述互连结构位于所述衬底上，其中顶层互连结构包括：

多个底层金属线，位于衬底或次顶层互连结构上；

多个接触栓塞，位于所述底层金属线上；

层间介电层，位于所述底层金属线和所述衬底或次顶层互连结构上，所述层间介电层的下表面与所述底层金属线的下表面位于同一平面，所述层间介电层的上表面与所述接触栓塞的上表面位于同一平面；

顶层金属线，位于部分所述接触栓塞上；

金属熔丝，包括：阴极、阳极和熔断区，其中：所述阴极位于至少一个其余所述接触栓塞上，所述阳极位于至少一个其余所述接触栓塞上，所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上；所述熔断区分别与所述阴极和所述阳极相连；

绝缘层，位于所述顶层金属线、所述金属熔丝和所述层间介电层上。

可选地，所述熔断区的宽度比所述阴极的宽度小，且所述熔断区的宽度比所述阳极的宽度小。

可选地，所述阴极和所述阳极以所述熔断区为中心对称。

可选地，所述阳极的宽度与所述熔断区宽度的比值范围包括：1～10∶1。

可选地，所述阴极的宽度与所述熔断区宽度的比值范围包括：1～10∶1。

可选地，所述底层金属线和所述顶层金属线的材质包括：铜、铜合金、铝或铝合金。

可选地，所述金属熔丝的材质包括：铜、铜合金、铝或铝合金。

可选地，所述金属熔丝的材质与所述顶层金属线的材质相同。

可选地，所述金属熔丝的厚度范围包括：500埃米～5000埃米。

可选地，所述接触栓塞的材质包括：钨、铝、铝合金、铜或铜合金。

可选地，所述底层金属线与所述层间介电层接触的表面和/或所述栓塞与所述层间介电层接触的表面还包括：阻挡层。

为解决上述问题，本发明还提供了一种半导体结构的制备方法，包括：提供衬底；在所述衬底上制备1层或多层互连结构，在衬底上或次顶层互连结构上制备顶层互连结构，所述顶层互连结构包括：位于所述衬底或次顶层互连结构上的多个底层金属线、位于每个所述底层金属线上的至少一个接触栓塞、上表面与所述接触栓塞位于同一表面且下表面与所述底层金属线位于同一平面的层间介电层；所述制备顶层互连结构还包括：

在部分所述接触栓塞上形成顶层金属线，在其余部分所述接触栓塞上形成金属熔丝，所述金属熔丝，包括：阴极、阳极和熔断区，其中：所述阴极位于至少一个所述接触栓塞上，所述阳极位于至少一个所述接触栓塞上，所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上；所述熔断区分别与所述阴极和所述阳极相连；

在所述顶层金属线、所述金属熔丝和所述层间介电层上形成绝缘层。

可选地，所述底层金属线的材质包括铜或铜合金；所述接触栓塞的材质包括钨；所述在衬底上或次顶层互连结构上制备顶层互连结构包括：

在所述衬底或次顶层互连结构上形成第一层间介电层；

在所述第一层间介电层中形成多个沟槽，直至露出所述衬底或所述次顶层互连结构；

在所述沟槽中沉积一层金属以形成底层金属线；

在所述第一层间介电层和所述底层金属线上形成第二层间介电层，所述第一层间介电层和所述第二层间介电层作为层间介电层；

在每个所述底层金属线上部的第二层间介电层中形成至少一个连通底层金属线的沟槽，在所述沟槽中沉积一层金属以形成接触栓塞，且使所述接触栓塞的上表面与所述第二层间介电层的上表面位于同一平面。

可选地，所述在衬底上或次顶层互连结构上制备顶层互连结构还包括：在所述底层金属线与所述层间介电层接触的表面和/或所述栓塞与所述层间介电层接触的表面形成一层阻挡层。

可选地，所述底层金属线的材质包括铝或铝合金；所述在部分所述接触栓塞上形成顶层金属线，在其余部分所述接触栓塞上形成金属熔丝包括：在所述接触栓塞和所述层间介电层上沉积第一层金属，通过刻蚀所述第一层金属形成所述顶层金属线；在所述顶层金属线上沉积第二层金属，通过刻蚀所述第二层金属形成所述金属熔丝。

与现有技术相比，本发明的有益效果为：

1)结构简单，熔丝厚度比较容易控制，并且熔丝厚度可以比较薄。充分利用现有半导体结构中的顶层互连结构，来实现熔丝的功能，且更容易控制。

2)工艺简单，能与现有的半导体结构的制备方法进行很好的兼容。

3)由于熔丝位于半导体结构的上部，因此既可以使用低能量的激光来熔断熔丝，也可以通电流来熔断熔丝。

4)接触栓塞与金属熔丝的接触为金属对金属的接触，其可改善接触并减少接触阻抗，在接触区域较少发生烧坏现象，所以程序化电压及程序化时间较易控制。

附图说明

图1是现有技术一种电熔线的结构示意图；

图2是本发明实施例中半导体结构的俯视图；

图3是沿图2中A-A’方向的截面图；

图4是沿图2中B-B’方向的截面图；

图5是沿图2中C-C’方向的截面图；

图6是沿图2中D-D’方向的截面图；

图7至图25是本发明实施例中半导体结构制备方法的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术所述，现有技术中为了得到较薄熔断区的熔丝，需要进行减薄处理，这样不但工艺复杂，而且减薄处理后的熔断区厚度不均匀、且其厚度不容易精确控制，从而影响熔断电流和熔断时间。

本发明提供了一种包括金属熔丝的半导体结构，使金属熔丝位于顶层互连结构中，从而结构简单，熔丝厚度比较容易控制，并且熔丝厚度可以比较薄。由于熔丝位于半导体结构的上部，因此既可以使用低能量的激光来熔断熔丝，也可以通电流来熔断熔丝。

本发明还提供了一种包括金属熔丝的半导体结构的制备方法，在制备顶层互连结构中形成金属熔丝，从而实现了与现有的半导体结构的制备方法的很好兼容，且可以精确控制熔丝的厚度和均匀性。

下面结合附图进行详细说明。

本实施例的半导体结构包括：衬底和多层互连结构，其中所述衬底可以包括多个MOS器件，所述互连结构位于所述衬底上。需要说明的是，在本发明的其他实施例中，半导体结构可以只包括1层互连结构，所述衬底也可以只包括1个MOS器件等等，对于本领域的技术人员来说，顶层互连结构以下的技术特征是熟知的，故在此不应限制本发明的保护范围，只要是包括互连结构的半导体结构都不脱离本发明的精神。本发明中的顶层互连结构是半导体结构中位于最上面的互连结构，当半导体结构包括1层互连结构时，该互连结构就是顶层互连结构，顶层互连结构位于衬底上；当半导体结构包括多层互连结构时，最上面的互连结构是顶层互连结构，顶层互连结构下面的互连结构是次顶层互连结构，此时顶层互连结构位于次顶层互连结构上。

本实施例中半导体结构包括多层互连结构，顶层互连结构设置在次顶层互连结构上，如图2至图6所示，其中顶层互连结构包括：

多个底层金属线8，位于次顶层互连结构上；

多个接触栓塞5，位于所述底层金属线8上；

层间介电层7，位于所述底层金属线8和所述次顶层互连结构上，所述层间介电层7的下表面与所述底层金属线8的下表面位于同一平面，所述层间介电层7的上表面与所述接触栓塞5的上表面位于同一平面；

顶层金属线6，位于部分所述接触栓塞5上；

金属熔丝1，包括：阴极2、阳极4和熔断区3，其中：所述阴极2位于至少一个其余所述接触栓塞5上，所述其余所述接触栓塞5就是指不包括位于顶层金属线下的接触栓塞5的接触栓塞5，所述阳极4位于至少一个其余所述接触栓塞5上，所述阴极2下的接触栓塞5和所述阳极4下的接触栓塞5位于不同的底层金属线8上；所述熔断区3分别与所述阴极2和所述阳极4相连；

绝缘层9(图2中未示出)，位于所述顶层金属线6、所述金属熔丝1和所述层间介电层7上。

本实施例中底层金属线8的材质优选为铜或铜合金，但其它材料如铝或铝合金也可以使用，所述底层金属线8与层间介电层7接触的表面上还可以包括阻挡层，所述阻挡层的材质为钛、氮化钛、钽、或氮化钽等；层间介电层7由低K或硅氮化物或硅氧化物制成，且层间介电层7的厚度等于底层金属线8厚度和接触栓塞5厚度之和。

本实施例中接触栓塞5优选是由钨制成，但也可以使用铝、铜或其它熟知的替代物及合金；接触栓塞5的形状不限于圆筒状或柱状，并可为平截头体状(frustum)。此外，接触栓塞5与层间介电层7接触的表面上还可以包括材质为钛、氮化钛、钽、或氮化钽的阻挡层。结合图2至图6可知，本实施例中所述阴极2位于3个所述接触栓塞5上，所述阳极4位于3个所述接触栓塞5上，所述顶层金属线6位于2个所述接触栓塞5上，且所述阴极2下的接触栓塞5和所述阳极4下的接触栓塞5必位于不同的底层金属线8上，而所述阴极2下的3个接触栓塞5必位于同一底层金属线8上，所述阳极4下的3个接触栓塞5必位于同一底层金属线8上，所述顶层金属线6下的2个接触栓塞5必位于同一底层金属线8上；所述熔断区3直接位于层间介电层7上。

本实施例中所述接触栓塞5上是顶层金属线6或金属熔丝1。其中：顶层金属线6位于部分接触栓塞5上；金属熔丝位于其余部分接触栓塞5上。

需要说明的是，在本发明的其他实施例中，所述阳极下的接触栓塞的个数可以为1个、2个、4个及4个以上；所述阴极下的接触栓塞的个数可以为1个、2个、4个或4个以上；所述顶层金属线下的接触栓塞的个数可以为1个、3个、4个或4个以上；所述阳极下的接触栓塞的个数和所述阴极下的接触栓塞的个数可以不相等；所述阳极下的接触栓塞的个数和所述阴极下的接触栓塞的个数相等，等等。所述接触栓塞的个数越多，可使所述金属熔丝的阻值越小，还可有导热和散热的功能，且多个接触栓塞保证了良好的接触性。

本实施例中所述顶层金属线6材质的选择范围同所述底层金属线8材质的选择范围相同。

本实施例中金属熔丝1，包括：阴极2、阳极4和熔断区3，其中：所述阴极2和所述阳极4以所述熔断区3为中心对称，且所述熔断区3的宽度比所述阴极2/阳极4的宽度小。所述宽度是指图2中B-B’方向的尺寸。优选地，所述阳极4的宽度与所述熔断区3宽度的比值范围包括：1～10∶1，所述阴极2的宽度与所述熔断区3宽度的比值范围包括：1～10∶1，如：所述阳极4的宽度为所述熔断区3的宽度的1倍、3倍、5倍或10倍，所述阴极2的宽度为所述熔断区3宽度的1倍、3倍、5倍或10倍。在本发明的其他实施例中，所述阴极和所述阳极可以不以所述熔断区为中心对称，如：所述阴极的宽度大于或小于所述阳极的宽度；所述阴极的宽度、所述阳极的宽度和所述熔断区的宽度可以都相同；所述阴极或/和阳极的形状为圆形、半圆形或其他任意形状等等。

本实施例中金属熔丝1的厚度范围包括：500埃米～5000埃米，具体为500埃米、1000埃米、2000埃米、2500埃米、3000埃米、4000埃米或5000埃米。本实施例中金属熔丝1的材质与所述顶层金属线6的材质相同，在本发明的其他实施例中，所述金属熔丝1的材质也可以与所述顶层金属线6的材质不同。

需要说明的是，在本发明的其他实施例中，所述顶层金属线的外表面上也可以包括金属熔丝，但顶层金属线上的金属熔丝并不具有熔丝的功能，而是成为顶层金属线的一部分。

本实施例中绝缘层9可以由适当的绝缘材料，例如SiN或SiO₂形成，而更加优选由SiN形成。

本领域的技术人员应可了解，图2至图6中各部分的具体尺寸可依设计所需及工艺极限而定。

为了制备包括图2至图6中所示的顶层互连结构的半导体结构，本实施例提供的半导体结构的制备方法，包括：

第一步，提供衬底，所述衬底包括多个MOS器件。

需要说明的是，在本发明的其他实施例中，所述衬底也可以只包括1个MOS器件等等，对于本领域的技术人员来说，衬底的技术特征是熟知的，故在此不应限制本发明的保护范围。

第二步，在所述衬底上制备多层互连结构，其中在次顶层互连结构上制备顶层互连结构包括：

S100，在所述衬底或次顶层互连结构上形成多个底层金属线、多个接触栓塞和层间介电层，其中：所述底层金属线位于所述次顶层互连结构上，所述金属栓塞位于所述底层金属线上，所述层间介电层位于所述底层金属线和所述次顶层互连结构上，且所述层间介电层的下表面与所述底层金属线的下表面位于同一平面，所述层间介电层的上表面与所述接触栓塞的上表面位于同一平面；

S200，在部分所述接触栓塞上形成顶层金属线，在其余部分所述接触栓塞上形成金属熔丝；所述金属熔丝，包括：阴极、阳极和熔断区，其中：所述阴极位于至少一个所述接触栓塞上，所述阳极位于至少一个所述接触栓塞上，所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上；所述熔断区分别与所述阴极和所述阳极相连；

S300，在所述顶层金属线、所述金属熔丝和所述层间介电层上形成绝缘层。

需要说明的是，在本发明的其他实施例中，所述互连结构可以只有1层，此时所述顶层互连结构位于所述衬底上。

下面以底层金属线是铜、接触栓塞的材质为钨、金属熔丝和顶层金属线的材质都是铝时为例，进行详细说明。

首先执行步骤S100，在所述次顶层互连结构上形成多个底层金属线、多个接触栓塞和层间介电层，包括：

参见图7所示的俯视图和图8所示的剖视图，在所述次顶层互连结构10上形成第一层间介电层11；

参见图9所示的俯视图和图10所示的剖视图，在所述第一层间介电层11中形成多个沟槽，直至露出所述次顶层互连结构10；

参见图11所示的俯视图和图12所示的剖视图，在所述沟槽中沉积铜以形成底层金属线12；

参见图13所示的俯视图和图14所示的剖视图，在所述第一层间介电层11和所述底层金属线12上形成第二层间介电层13，所述第一层间介电层11和所述第二层间介电层13作为层间介电层；

参见图15所示的俯视图和图16所示的剖视图，在每个所述底层金属线12上部的第二层间介电层13中形成至少一个连通所述底层金属线12的沟槽；

参见图17所示的俯视图和图18所示的剖视图，在所述沟槽中沉积钨以形成接触栓塞14，且使所述接触栓塞14的上表面与所述第二层间介电层13的上表面位于同一平面。

其中，所述第一层间介电层11和所述第二层间介电层13由低K(介电常数)或硅氮化物或硅氧化物制成。

其中，所述沟槽的形状不限于圆筒状或柱状，并可为平截头体状(frustum)。

在本发明的其他实施例中，在所述衬底或次顶层互连结构上形成多个底层金属线、多个接触栓塞和层间介电层还可以包括：在所述底层金属线与所述层间介电层接触的表面和/或所述栓塞与所述层间介电层接触的表面形成一层阻挡层(图中未示出)，所述阻挡层的材质包括钛、氮化钛、钽、或氮化钽。

接着执行步骤S200，在部分所述接触栓塞上形成顶层金属线，在其余部分所述接触栓塞上形成金属熔丝；所述金属熔丝，包括：阴极、阳极和熔断区，其中：所述阴极位于至少一个所述接触栓塞上，所述阳极位于至少一个所述接触栓塞上，所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上；所述熔断区分别与所述阴极和所述阳极相连。本实施例具体包括：参见图19所示的剖视图，在所述接触栓塞14和所述第二层间介电层13上沉积第一层铝金属15；参见图20所示的剖视图和图21所示的俯视图，通过刻蚀所述第一层铝金属15形成所述顶层金属线16，至少保证位于一个底层金属线12上的接触栓塞上的顶层金属线16被刻蚀掉；参见图22所示的剖视图，在所述顶层金属线16上沉积第二层铝金属17；参见图23所示的剖视图和图24所示的俯视图，通过刻蚀所述第二层铝金属17形成所述金属熔丝18，所述金属熔丝18的厚度范围包括500埃米～5000埃米，本实施例将位于顶层金属线16表面(包括上表面和侧表面)上的金属熔丝刻蚀掉，且将位于接触栓塞上的金属熔丝刻蚀成图2中金属熔丝的形状。

需要说明的是，在本发明的其他实施例中，可以保留所述顶层金属线表面上的金属熔丝。但顶层金属线上的金属熔丝并不具有熔丝的功能，而是成为顶层金属线的一部分。

最后执行步骤S300，参见25所示的剖视图，在所述顶层金属线16、所述金属熔丝18和所述层间介电层上形成绝缘层19。具体包括：在所述顶层金属线、16所述金属熔丝18和所述第二层间介电层13上沉积一层绝缘材质，如SiN或SiO等，并通过化学机械研磨使所述绝缘层19的表面平坦化。

上述步骤中涉及的沉积采用的是物理沉积、化学沉积或原子沉积；上述步骤中涉及的刻蚀采用的干法刻蚀或湿法刻蚀。

需要说明的是，在本发明的其他实施例中，所述接触栓塞的材质还可以为铝、铜或其它熟知的替代物及合金；所述底层金属线的材质还可以为铜合金、铝或铝合金等；所述顶层金属线和所述金属熔丝的材质还可以为铝合金、铜或铜合金等。当材质发生变化时，尤其是铜/铜合金和铝/铝合金之间的变化时，上述制备方法的步骤要发生相应调整，如：当所底层金属线为铝或铝合金时，就可以先在次顶层互连结构上沉积一层铝，然后通过刻蚀沉积的铝以形成多个底层金属线，接着才是在次顶层互连结构和底层金属线上形成层间介电层。这对于本领域的技术人员是熟知的技术，在此不再赘述。

至此得到包括金属熔丝的半导体结构。

为了熔断金属熔丝，可采用以下两种方式：

1)将激光投射到半导体结构的上表面，从而激光会穿过绝缘层而熔断金属熔丝，由于本发明中金属熔丝可以精确控制到很薄，因此需要较少能量的激光即可熔断金属熔丝，保证了使用激光的可靠性和良率的稳定性。

2)通过互连结构使金属熔丝的阴极连接到一个烧断电压上，金属熔丝的阳极连接到一个具有选择端的晶体管，当编程信号或脉冲施加给所述选择端时，电流将流过金属熔丝，当足够大的电流持续一定时间时，就可以熔断金属熔丝。上述阴极和阳极可互换。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构，包括衬底和1层或多层互连结构，所述互连结构位于所述衬底上，其特征在于，其中顶层互连结构包括：

多个底层金属线，位于衬底或次顶层互连结构上；

多个接触栓塞，位于所述底层金属线上；

顶层金属线，位于部分所述接触栓塞上；

2.根据权利要求1所述的半导体结构，其特征在于，所述熔断区的宽度比所述阴极的宽度小，且所述熔断区的宽度比所述阳极的宽度小。

3.根据权利要求1所述的半导体结构，其特征在于，所述阴极和所述阳极以所述熔断区为中心对称。

4.根据权利要求1所述的半导体结构，其特征在于，所述阳极的宽度与所述熔断区宽度的比值范围包括：1～10∶1。

5.根据权利要求1所述的半导体结构，其特征在于，所述阴极的宽度与所述熔断区宽度的比值范围包括：1～10∶1。

6.根据权利要求1所述的半导体结构，其特征在于，所述底层金属线和所述顶层金属线的材质包括：铜、铜合金、铝或铝合金。

7.根据权利要求1所述的半导体结构，其特征在于，所述金属熔丝的材质包括：铜、铜合金、铝或铝合金。

8.根据权利要求6所述的半导体结构，其特征在于，所述金属熔丝的材质与所述顶层金属线的材质相同。

9.根据权利要求1所述的半导体结构，其特征在于，所述金属熔丝的厚度范围包括：500埃米～5000埃米。

10.根据权利要求1所述的半导体结构，其特征在于，所述接触栓塞的材质包括：钨、铝、铝合金、铜或铜合金。

11.根据权利要求1所述的半导体结构，其特征在于，所述底层金属线与所述层间介电层接触的表面和/或所述栓塞与所述层间介电层接触的表面还包括：阻挡层。

12.一种半导体结构的制备方法，包括：提供衬底；在所述衬底上制备1层或多层互连结构；在衬底上或次顶层互连结构上制备顶层互连结构，所述顶层互连结构包括：位于所述衬底或次顶层互连结构上的多个底层金属线、位于每个所述底层金属线上的至少一个接触栓塞、上表面与所述接触栓塞位于同一表面且下表面与所述底层金属线位于同一平面的层间介电层；其特征在于，所述制备顶层互连结构还包括：

13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述底层金属线和所述顶层金属线的材质包括：铜、铜合金、铝或铝合金。

14.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述底层金属线的材质包括铜或铜合金；所述接触栓塞的材质包括钨；所述在衬底上或次顶层互连结构上制备顶层互连结构包括：

在所述衬底或次顶层互连结构上形成第一层间介电层；

在所述沟槽中沉积一层金属以形成底层金属线；

15.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述在衬底上或次顶层互连结构上制备顶层互连结构还包括：在所述底层金属线与所述层间介电层接触的表面和/或所述栓塞与所述层间介电层接触的表面形成一层阻挡层。

16.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述底层金属线的材质包括铝或铝合金；所述在部分所述接触栓塞上形成顶层金属线，在其余部分所述接触栓塞上形成金属熔丝包括：在所述接触栓塞和所述层间介电层上沉积第一层金属，通过刻蚀所述第一层金属形成所述顶层金属线；在所述顶层金属线上沉积第二层金属，通过刻蚀所述第二层金属形成所述金属熔丝。