CN1707791A - 电子式熔线结构 - Google Patents

电子式熔线结构 Download PDF

Info

Publication number
CN1707791A
CN1707791A CNA2005100757953A CN200510075795A CN1707791A CN 1707791 A CN1707791 A CN 1707791A CN A2005100757953 A CNA2005100757953 A CN A2005100757953A CN 200510075795 A CN200510075795 A CN 200510075795A CN 1707791 A CN1707791 A CN 1707791A
Authority
CN
China
Prior art keywords
fuse
layer
electrical fuses
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100757953A
Other languages
English (en)
Other versions
CN100375282C (zh
Inventor
庄建祥
罗吉进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1707791A publication Critical patent/CN1707791A/zh
Application granted granted Critical
Publication of CN100375282C publication Critical patent/CN100375282C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明是揭露一种电子式熔线结构。此结构借由多晶硅层上的硅化层形成，其以一第一介电材料部分区隔电子式熔线与半导体基底，且以第二介电材料部分区隔电子式熔线与在熔线正上方的至少一导体。多晶硅层具有不大于约2500埃的厚度与不大于0.14微米的宽度，而第二介电材料部分实质上是含有低介电材料。

Description

电子式熔线结构
技术领域
本发明是有关美国专利号U.S.60/577,612，该篇专利于2004年6月7日申请，本篇专利其后揭露是参考该篇美国专利。
本发明是关于元件结构，更特别地，是关于一种可预知程序化且用以作为数据储存元件的电子式熔线(Electrical Fuse)结构。
背景技术
一般电子熔线是被设计为当超过临限值的大小的电流流经熔线时，此电子式熔线会被熔断。在熔断熔线之后，则重新定义熔线的阻值，由于已熔断的熔线的状态为相当稳定，可提供作为非挥发性数据储存的型态，其在关闭电源后，此数据并不会因而改变。在标准互补式金属氧化物半导体兼容制程中，有许多使用电子式熔线的应用，诸如：晶圆识别号码、序列号码、安全锁、型态选择、冗位存储器、及一次程序化存储器(OTP)。
传统上选择式熔线乃使用多晶硅作为程序化至高阻值状态的材料，以高电流应用在多晶硅上会导致熔线元件破坏或终止。程序化电压是非常高，约5至10伏特，且其电流范围是在20至30毫安之间。随着制程技术的精进，倾向在多晶硅顶部建构一硅化层，此硅化层可主要地降低多晶硅片阻值自30-100欧姆至4-10欧姆，于是，寄生的内连线阻值可降低一级的大小以致于改善晶圆的效能。是以，可用硅化多晶硅作为电子式熔线。由于破坏或耗尽此硅化物的临限电压(threshold voltage)与电流是极小于多晶硅的电压与电流，因此对于此种电子式熔线结构，可显著地降低程序化电压与电流。
目前，已借由程序化或数据来定义熔线所提供的阻值变化。然而，在量产阶段，仍难以达到重复性的固定熔线阻值改变。集成电路(IC)内适当的熔线构造取决于其邻近环境结构的热性质，乃借由操作一特定时间的特定电压与电流来熔断这样的熔线。产生一固定量的热能以造成熔线物理状态中设计上的改变，其可导致熔线阻值的设计上的改变。熔线的尺寸应加以特定以确立其能产生对应程序化所需的热能量。若热能无法迅速地释放出来，则熔线温度亦无法充分地提高而造成预期的变化。
以全面的集成电路而言，熔线可能存在于多个区域与结构之上。然而，一般情况下，热导电环境不一定与其一致，因此，可能需使用各种大小的电源以熔断不同的熔线。
此外，确立热能量操作装置具有一致性的效能的方法为重要关键。相对值较高的热导体可放置于距熔线最短的距离，且一特定厚度的相对较佳的绝缘体是紧邻于熔线。只有在这样的处理方式下，才能使在每一个制造条件下的熔线有预期的效能。
据此，本领域熔线设计的目的是使用外加的设计使熔线熔断更为一致且能在低电源状态下运作。
发明内容
本发明是揭露一种电子式熔线结构。此结构借由多晶硅层上的硅化层形成，以一第一介电材料部分区隔电子式熔线与半导体基底，且以第二介电材料部分区隔电子式熔线与在熔线上方的至少一电子材料。多晶硅层具有不大于约2500埃的厚度与不大于0.14微米的宽度，而第二介电材料部分实质上是含有低介电材料。
本发明所述的电子式熔线结构，该第一介电层部分具有至少2000埃的厚度。
本发明所述的电子式熔线结构，该第一介电层部分是包含多于一种介电材料层。
本发明所述的电子式熔线结构，该第二介电层部分具有至少3000埃的厚度。
本发明所述的电子式熔线结构，该电子导体位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
本发明所述的电子式熔线结构，该硅化层具有少于700埃的厚度。
本发明所述的电子式熔线结构，熔线的最大全部截面积是小于0.038平方微米。
本发明所述的电子式熔线结构，该电子式熔线是建构于一沟槽隔离结构之上。
本发明所述的电子式熔线结构，该第二介电层部分是包括氧化硅。
本发明所述的电子式熔线结构，该第二介电层部分是具有小于3.5的介电常数。
本发明所述的电子式熔线结构，该第二介电层部分是包括至少两介电层，该两介电层中至少一层为低介电材料。
本发明所述的电子式熔线结构，该第二介电层部分的总厚度为至少3000埃。
本发明所述的电子式熔线结构，其在该总厚度大于3000埃的情况下，一另外的介电层是放置于该两低介电材料层之间。
本发明另提供一种电子式熔线结构，所述电子式熔线结构包括：借一多晶硅层上的一硅化层形成的一电子式熔线；存在于半导体基底与该电子式熔线之间以隔绝两者的一第一介电层部分；以及存在于该熔线正上方至少一电子导体与该电子式熔线之间以隔绝两者的一第二介电层部分；其中该硅化层为不大于700埃的厚度及不大于0.14微米的宽度，且该第二介电层部分是实质上含有低介电材料。
本发明所述的电子式熔线结构，该第一介电层部分具有至少3000埃的厚度。
本发明所述的电子式熔线结构，该电子导体是位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
本发明所述的电子式熔线结构，该第二介电层部分是包括总厚度为至少3000埃的至少两介电层。
本发明还提供一种电子式熔线结构，所述电子式熔线结构包括：借一多晶硅层上的一硅化层形成的一电子式熔线；存在于半导体基底与该电子式熔线之间以隔绝两者的一第一介电层部分，该第一介电层部分是具有至少3000埃的厚度；以及存在于该熔线正上方至少一电子导体与该电子式熔线之间以隔绝两者的一第二介电层部分，该第二介电层部分是具有至少3000埃的厚度；其中该硅化层为不大于700埃的厚度及不大于0.14微米的宽度，且该第二介电层部分是实质上含有低介电材料。
本发明所述的电子式熔线结构，该电子导体是位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
本发明所述的电子式熔线结构，该第二介电层部分是具有小于3.5的介电常数。
附图说明
图1为绘示一般电子式熔线结构；
图2为一剖面示意图，其依据本发明的实施例绘示具有特定大小与性质的熔线结构；
图3为另一剖面示意图，其依据本发明的实施例绘示具有特定大小与性质的熔线结构。
具体实施方式
本发明的操作方法、结构及其所附带的目的与优势可借由下述的特定实施例与图示说明而阐述。
请参考图1，其绘示可用于半导体集成电路(IC)的一般熔线100。此一般熔线100是包括一含有多个插塞104以连接半导体集成电路内元件的大块阳极区域102，与一含有多个插塞108的大块阴极区域106。一倾斜部分110连接此大块阳极区域102至颈状部分112。此倾斜部分110由大块阳极区域102起逐渐减少截面部分的横断面积至颈状部分112逐渐增加可熔线的阻值。当建构硅化多晶硅熔线时，多晶硅熔线一般含有一多晶硅层于介电材料的顶部。再者，在多晶硅顶部形成一硅化层。且为了与其它电路元件连结，两插塞区域放置于其两尾端。当开始建构熔线时，硅化物连结于其两尾端之间而产生相当低的阻值状态。当一大电流流经此熔线，其即转为不可逆的高阻值状态。此发明目的描述如图1所示的熔线结构中，且特定的熔线结构可变化成不同型态。
请参考图2，其为绘示沿着图1的虚线116所呈现的熔线结构截面图。另一个沿着图1的虚线118所呈现的熔线结构截面代表图标于图3。特别地，虚线118为纵切于颈状部分112及在大块阳极部分102与大块阴极部分106上的多个插塞。
图2所绘示的一截面剖面图200，其根据本发明实施例清楚叙明熔线的大小与性质，亦描述其紧邻周围层材料的热性质。
如其所示，集成电路中的熔线基本上是以多晶硅层202建构而成，其将金属与多晶硅化合物(硅化物)层204涂布于其上。此硅化层204的电性阻值低于多晶硅层202。
在熔线的功能表现中，电流密度为一关键因素。电流密度会与熔线的截面积(宽度与厚度的乘积)成反比，随着熔线的截面积减小，电流密度会增加，确切的熔线最小宽度与厚度是以特定的设计与所使用的半导体制程技术来限定之。在熔线图案中，乃借由光微影技术的能力极限来确立多晶硅层202的最小的多晶硅宽度206。实际上，多晶硅宽度206较佳为小于0.14微米。多晶硅厚度208较佳为小于2000埃。由于硅化物会因其低阻值而挟带操作中的多个熔线电流，因此为了熔线功能，此硅化物的厚度也甚重要。为了实用性的目的，硅化物厚度210较佳为少于700埃。任何厚度大于700埃的硅化层可增加熔断熔线的困难度。以最大多晶硅宽度206、最大多晶硅厚度208、及硅化物厚度210键结的最大结合截面积较佳为小于0.038平方微米。
熔线可以设计成在过多的电流熔断下烧录(programmed)或烧毁(blown)。因此，若于低电源条件下来烧录(program)，其失败的结果是可预期的。在先进的集成电路技术状态下的供应电压为稳定地由5伏特降至3.3伏特、2.5伏特、1.8伏特、及至1.0伏特。对于0.13微米与更先进的制程技术，此供应电压可维持在1.0伏特左右，且未来极有可能低于1.0伏特。除非熔线大小经过审慎地设计，否则低供应电压将难以烧录(program)一硅化电子熔线。虽然高供应电压可用以烧录(program)一硅化电子熔线，但倘若需维持较长时间的高电压以烧录(program)熔线，则会损害此金属氧化物半导体元件。在熔线难以烧录(program)的情况下，损害情形会更严重。再者，用以隔离集成电路技术中不同内连线层的介电层已愈来愈薄。若硅化电子熔线难以烧录(program)，且若以超出的高电压或过长的程序化时间烧录(program)此熔线，则会造成介电层容易地崩解。因此，由于上述考量，对于各种熔线设计来说，实际考虑电子熔线的烧录(program)能力是必须的。
以0.13微米或更先进的半导体制程技术而制得的硅化电子熔线为例，熔线大小具有下列的条件。第一个考量为熔线区域的截面积部分，一种称为平均无故障时间(Mean-Time-Between-Failure，MTBF)的参数，其物理意义为烧录熔线的容易度。平均无故障时间可以下述方程式表示：
MTBF＝KJ-nexp(qEa/kT)
其中K为常数，J为电流密度，n一般为介于1.0与5.0之间的数值，Ea为活化能量，k为波兹曼常数，而T为绝对温度。根据此方程式所示，一高电流密度J，可视为一较低较短的平均无故障时间。因此，较容易以高电流密度J熔断、烧录熔线。
此外，高温可视为经由qEa/kT的指数关系所得的较低较短的平均无故障时间。因此，较容易以高温熔断、烧录熔线。此熔线温度主要决定于借由烧录电流产生的焦耳热能传递的热能量，此种热量是为电流与熔线阻值的平方乘积，同时，亦有些许热量会损失，并会减缓熔线加热速率，因此而影响熔线阻值的改变。是以，迅速地将传递热能产生的电流通过熔线及在短时间内完成熔线阻值改变以维持熔线中的热能是必要的。如一般所熟知，热导体材料，如金属，皆会造成不利的移除热能。而热绝缘材料，如介电材料为例，会导致热能以相当缓慢的速率自熔线中释放。因此一适当的设计乃于熔线周围以介电层包围，并在一些分散的位置排列其它结构体如金属内连线导线。
请参考图2，带有硅化层204的多晶硅层202典型是与半导体基底212间存在具有总介电层厚度214的介电材料部分。如众所周知地，介电层部分可具有固定数目的介电层。介电层厚度214较佳为至少3000埃。由于介电材料为绝缘材料，因此较薄的厚度会导致其迅速地将熔断熔线的操作方式产生的热导出，是以，一旦热自基底内释放出来，熔线温度不能充分地增加，而无法造成预期中的熔线阻值的改变。
相同地，带有硅化层204的多晶硅层202基本上以其顶端的介电层部分覆盖，其具有总介电厚度216，此介电层部分为具有一固定数目的介电层。此介电层厚度216较佳为至少3000埃。若热能自上方结构释放出来，如内连线的金属导线/区块层218，则无法充分地升高熔线温度以造成程序化及时发生。因此，不能将导电材料的紧邻层(如内连线的金属导线/区块层220)直接设计操作于熔线结构上方。熔线的内连线的金属导线/区块218较佳为至少不紧邻一金属层或存在于自熔线本身算起的内连线的第二层位置。
在半导体元件中，使用不同的介电材料，且不同类型的介电材料具有不同的热传导度。不同的热传导度有效地影响提供一定程度的热绝缘体的厚度。在更近期的发展中，对其他以改善电容与电路速度的目的的研究中，开始导入低介电材料。典型低介电材料的设计式物理性质是为热传导性，其与惯用的二氧化硅产生极大的差异。这些差异之后转为有利于熔线的结构。典型的低介电材料相对于二氧化硅为较佳的绝缘体。因此，可以与在烧录(program)期间所操作的每一单位伏特所产生的电阻改变相同的条件来建构熔线，若皆以低介电材料作为热绝缘体存在于熔线之上与其下，其需要小于前述的特定最小厚度3000埃的厚度来达成。另一方面，介电层确切的厚度是有弹性的。一旦其达到最小值，高于介电材料度所需的最小值则无法对熔线效能产生太大的影响，且可借控制变化介电材料厚度来调变，而无须改变集成电路的一般设计参数。
当建构此介电材料时，以堆叠方式呈现的具有不同热性质、不同型态介电层混合物，并不以一般状态呈现于集成电路之中。事实上，此混合物确实倾向以具有不同介电常数的各种介电材料来降低热传导性。通常最佳的情况为在熔线上方堆叠两层以上的介电层材料。
在熔线上方的单一低介电材料层具有3000埃以上的厚度。若堆叠两层以上的低介电材料层，则总厚度至少约3000埃。若在熔线上方堆叠厚度3000埃以上的至少两层低介电材料层，则需在其间再加入一额外的非介电材料层以增强其热隔绝程度与机械强度。根据本发明，部分典型低介电材料可用以作为隔绝熔线，诸如掺杂碳的氧化硅或掺杂氟的氧化硅。相较于氧化硅的介电常数3.9，部分典型低介电材料为具有小于3.5的介电常数。在其它实施例中，熔线亦可建构于浅沟槽隔离(STI)结构之上，但并不直接位于基底上方。在这样的情况下，浅沟槽隔离材料可作为绝缘材料。
随着目前成熟的制程技术，总结而言，对熔线最佳的组成可为小于0.14微米的多晶硅熔线宽度，甚至小于0.11微米的多晶硅熔线宽度，且熔线的总厚度为小于2700埃，而多晶硅厚度为小于2000埃。此外，一熔线的总截面积可小于0.038平方微米。如上述解释，由控制建构熔线及其周围材料的明确限制参数可预知电子式熔线的效能表现。由于其具有所需的组成，硅化多晶硅电子式熔线可达到低电源应用的需求。
图3为绘示一截面剖示图300，其特别界定图2所绘示的相同熔线的大小与性质。其亦根据本发明实施例绘示其周边材料的组成。
如其所示，熔线乃由多晶硅层202及其硅化层204所组成，其具有极小于多晶硅层202的电阻。多晶硅厚度208较佳为小于2500埃，且在部分情况下为2000埃以下。此硅化物厚度210较佳为小于700埃。
请参考图3，该图进一步绘示在带有硅化层204的多晶硅层202与半导体基底212之间一般是具有介电层总厚度214的介电材料部分。如一般所熟知地，介电材料部分可具有一固定数目的介电层。介电材料厚度214较佳为至少3000埃。由于介电材料可为绝缘材料，因此若其为较薄的厚度，可迅速地导出由熔断熔线所产生的热。若热为由基底释出，则无法充分地升高熔线温度，而造成熔线阻值无法达到预期的变化。
相同地，带有硅化层204的多晶硅层202基本上是以具有总厚度216的介电材料部分覆盖于其上。众所周知地，介电材料部分为具有一固定数目的介电层。介电层厚度216较佳是至少为3000埃。若热为由上方结构释出，如内连线的金属导线/区块结构218，则熔线温度无法充分地升高而使程序化步骤可及时发生。因此，导电材料的紧邻层如内连线的金属导线/区块结构层220不该设计为直接运作于熔线结构上方。提供予熔线的内连线的金属导线/区块结构218较佳为至少不紧邻一金属层或存在于自熔线本身算起的内连线的第二层位置。
多个插塞302乃连接内连线的金属导线/区块结构第一层220的特定部分与熔线阴极端的多个插塞108。多个插塞304为连接内连线的金属导线/区块结构的第一层220的另一部分与熔线阳极端的多个插塞104。最终，一插塞310连接内连线的金属导线/区块结构218至接内连线的金属导线/区块结构的一层220，借此在熔线上方完成内连线的金属导线结构。经由多个插塞以连接内连线金属结构的多个层，则电子化熔线是适当地被隔离且不与任一在其正上方的电子导体紧邻。图2及图3皆清楚地描述一电子式熔线极其邻近区域的结构组成以达到最佳的效果。
上述绘示处提供许多不同实施例或导入本发明各种态样的实施例。关于元件与制程的特定实施例是说明以助于阐明本发明。当然，本发明及其专利范围不仅限于上述的实施例。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：一般熔线
102：大块阳极区域
106：大块阴极区域
104、108、302、304、310：插塞
110、114：倾斜部分
112：颈状部分
116、118：虚线
200、300：熔线截面剖面图
202：多晶硅层
204：硅化层
206：多晶硅宽度
208：多晶硅厚度
210：硅化物厚度
212：半导体基底
214、216：介电层厚度
218、220：内连线的金属导线/区块层

Claims (20)

1、一种电子式熔线结构，所述电子式熔线结构包括：
借一多晶硅层上的一硅化层形成的一电子式熔线；
存在于半导体基底与该电子式熔线之间以隔绝两者的一第一介电层部分；以及
存在于该熔线正上方至少一电子导体与该电子式熔线之间以隔绝两者的一第二介电层部分；
其中该多晶硅层为不大于2500埃的厚度及不大于0.14微米的宽度，且该第二介电层部分是实质上含有低介电材料。
2、根据权利要求1所述的电子式熔线结构，其特征在于：该第一介电层部分具有至少2000埃的厚度。
3、根据权利要求1所述的电子式熔线结构，其特征在于：该第一介电层部分是包含多于一种介电材料层。
4、根据权利要求1所述的电子式熔线结构，其特征在于：该第二介电层部分具有至少3000埃的厚度。
5、根据权利要求1所述的电子式熔线结构，其特征在于：该电子导体位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
6、根据权利要求1所述的电子式熔线结构，其特征在于：该硅化层具有少于700埃的厚度。
7、根据权利要求1所述的电子式熔线结构，其特征在于：熔线的最大全部截面积是小于0.038平方微米。
8、根据权利要求3所述的电子式熔线结构，其特征在于：该电子式熔线是建构于一沟槽隔离结构之上。
9、根据权利要求1所述的电子式熔线结构，其特征在于：该第二介电层部分是包括氧化硅。
10、根据权利要求1所述的电子式熔线结构，其特征在于：该第二介电层部分是具有小于3.5的介电常数。
11、根据权利要求1所述的电子式熔线结构，其特征在于：该第二介电层部分是包括至少两介电层，该两介电层中至少一层为低介电材料。
12、根据权利要求11所述的电子式熔线结构，其特征在于：该第二介电层部分的总厚度为至少3000埃。
13、根据权利要求12所述的电子式熔线结构，其特征在于：其在该总厚度大于3000埃的情况下，一另外的介电层是放置于该两低介电材料层之间。
14、一种电子式熔线结构，所述电子式熔线结构包括：
借一多晶硅层上的一硅化层形成的一电子式熔线；
存在于半导体基底与该电子式熔线之间以隔绝两者的一第一介电层部分；以及
存在于该熔线正上方至少一电子导体与该电子式熔线之间以隔绝两者的一第二介电层部分；
其中该硅化层为不大于700埃的厚度及不大于0.14微米的宽度，且该第二介电层部分是实质上含有低介电材料。
15、根据权利要求14所述的电子式熔线结构，其特征在于：该第一介电层部分具有至少3000埃的厚度。
16、根据权利要求14所述的电子式熔线结构，其特征在于：该电子导体是位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
17、根据权利要求14所述的电子式熔线结构，其特征在于：该第二介电层部分是包括总厚度为至少3000埃的至少两介电层。
18、一种电子式熔线结构，所述电子式熔线结构包括：
借一多晶硅层上的一硅化层形成的一电子式熔线；
存在于半导体基底与该电子式熔线之间以隔绝两者的一第一介电层部分，该第一介电层部分是具有至少3000埃的厚度；以及
存在于该熔线正上方至少一电子导体与该电子式熔线之间以隔绝两者的一第二介电层部分，该第二介电层部分是具有至少3000埃的厚度；
其中该硅化层为不大于700埃的厚度及不大于0.14微米的宽度，且该第二介电层部分是实质上含有低介电材料。
19、根据权利要求18所述的电子式熔线结构，其特征在于：该电子导体是位于一至少为一内连线层的一层之上，该内连线层为自该电子式熔线移除。
20、根据权利要求18所述的电子式熔线结构，其特征在于：该第二介电层部分是具有小于3.5的介电常数。
CNB2005100757953A 2004-06-07 2005-06-07 电子式熔线结构 Active CN100375282C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US57761204P 2004-06-07 2004-06-07
US60/577,612 2004-06-07
US11/056,041 2005-02-11

Publications (2)

Publication Number Publication Date
CN1707791A true CN1707791A (zh) 2005-12-14
CN100375282C CN100375282C (zh) 2008-03-12

Family

ID=35581551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100757953A Active CN100375282C (zh) 2004-06-07 2005-06-07 电子式熔线结构

Country Status (4)

Country Link
US (1) US20050269666A1 (zh)
JP (1) JP2005354054A (zh)
CN (1) CN100375282C (zh)
TW (1) TWI251328B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486494B1 (en) * 2006-08-16 2009-02-03 National Semiconductor Corporation SCR with a fuse that prevents latchup
KR20080054791A (ko) * 2006-12-13 2008-06-19 삼성전자주식회사 반도체 장치의 퓨즈 구조물
US7479689B2 (en) * 2007-01-26 2009-01-20 International Business Machines Corporation Electronically programmable fuse having anode and link surrounded by low dielectric constant material
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
US7573762B2 (en) * 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
US7713792B2 (en) 2007-10-10 2010-05-11 International Business Machines Corporation Fuse structure including monocrystalline semiconductor material layer and gap
TWI385777B (zh) * 2009-09-02 2013-02-11 Novatek Microelectronics Corp 多晶矽熔線
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9310552B2 (en) 2012-06-15 2016-04-12 Micron Technology, Inc. Methods and apparatus providing thermal isolation of photonic devices
US9773632B2 (en) * 2015-09-08 2017-09-26 Micron Technology, Inc. Fuse element assemblies
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796075A (en) * 1983-12-21 1989-01-03 Advanced Micro Devices, Inc. Fusible link structure for integrated circuits
JPH0628290B2 (ja) * 1985-10-09 1994-04-13 三菱電機株式会社 回路用ヒューズを備えた半導体装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
US4862243A (en) * 1987-06-01 1989-08-29 Texas Instruments Incorporated Scalable fuse link element
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
JP3294401B2 (ja) * 1993-10-21 2002-06-24 株式会社日立製作所 半導体装置
US5747868A (en) * 1995-06-26 1998-05-05 Alliance Semiconductor Corporation Laser fusible link structure for semiconductor devices
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6294453B1 (en) * 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
KR100304503B1 (ko) * 1999-07-09 2001-11-01 김영환 반도체장치의 제조방법
US6294474B1 (en) * 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6372652B1 (en) * 2000-01-31 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
US6642601B2 (en) * 2000-12-18 2003-11-04 Texas Instruments Incorporated Low current substantially silicide fuse for integrated circuits
US6432760B1 (en) * 2000-12-28 2002-08-13 Infineon Technologies Ag Method and structure to reduce the damage associated with programming electrical fuses
US6653710B2 (en) * 2001-02-16 2003-11-25 International Business Machines Corporation Fuse structure with thermal and crack-stop protection
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6566171B1 (en) * 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
US6933591B1 (en) * 2003-10-16 2005-08-23 Altera Corporation Electrically-programmable integrated circuit fuses and sensing circuits
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法
CN102157491B (zh) * 2011-03-10 2016-11-02 上海华虹宏力半导体制造有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
TWI251328B (en) 2006-03-11
JP2005354054A (ja) 2005-12-22
TW200541046A (en) 2005-12-16
US20050269666A1 (en) 2005-12-08
CN100375282C (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
CN1707791A (zh) 电子式熔线结构
CN1770443A (zh) 电子式熔线
JP4480649B2 (ja) ヒューズ素子及びその切断方法
CN101246873B (zh) 集成电路的结构
CN2720636Y (zh) 集成电路
CN101118922B (zh) 以上电极作为保护层的CuxO电阻存储器及其制造方法
CN1181534C (zh) 半导体装置的制造方法
CN1197159C (zh) 具有电容器的半导体器件及其制造方法
CN2793923Y (zh) 半导体元件
CN1409399A (zh) 以一次可编程熔断器/抗熔断器组合为基础的存储单元
CN1909227A (zh) 可编程半导体器件及其制造和使用方法
TW201101430A (en) Integrated circuit device and fuse structure
CN1992255A (zh) 半导体结构、电熔线及其形成方法
CN101034696A (zh) 端部处于不同高度的电编程熔丝结构及其制造方法
CN1841742A (zh) 包括电阻器的半导体装置及其制备方法
CN100550348C (zh) 制造集成电路器件的方法及由此形成的器件
CN101075602A (zh) 用于切断电熔丝的半导体设备和方法
CN1201393C (zh) 半导体装置及其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN1577792A (zh) 具有由相同材料制成的电阻器图形和栓塞图形的集成电路器件及其形成方法
CN1210369A (zh) 半导体器件及其制造方法
CN100479162C (zh) 半导体元件及其制造方法
CN101996932B (zh) 形成互连结构的方法
CN1933145A (zh) 半导体元件的熔丝
CN1677678A (zh) 快闪存储单元及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant