CN1409399A - 以一次可编程熔断器/抗熔断器组合为基础的存储单元 - Google Patents

以一次可编程熔断器/抗熔断器组合为基础的存储单元 Download PDF

Info

Publication number
CN1409399A
CN1409399A CN02143769A CN02143769A CN1409399A CN 1409399 A CN1409399 A CN 1409399A CN 02143769 A CN02143769 A CN 02143769A CN 02143769 A CN02143769 A CN 02143769A CN 1409399 A CN1409399 A CN 1409399A
Authority
CN
China
Prior art keywords
fuse
conductor
memory cell
enclosed area
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02143769A
Other languages
English (en)
Inventor
T·C·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1409399A publication Critical patent/CN1409399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种包括一熔断器(130，330)和一抗熔断器(180，380)串联的一次可编程存储单元(100，300)，该存储单元有两种状态：一初始状态和一已写(已编程)状态，在初始状态中，单元的电阻是有限的，一般以抗熔断器的较高电阻为主，而在已写状态中，因为熔断器击穿而造成开路，故电阻是无限的，对该单元(100，300)的编程是通过跨越单元(100，300)加一个临界电压，产生一个临界电流，促使熔断器(130，330)断开。当加临界电压时，一般将使抗熔断器(180，380)击穿，从而在熔断器上产生一个高电流脉冲，用跨越存储单元加输入电压的方法检测此状态，如果存储器已经编程，则有可以测定数量的电流流动，否则将无电流流动。

Description

以一次可编程熔断器/抗熔断器组合 为基础的存储单元
技术领域
本发明一般涉及可编程存储单元。具体而言，本发明涉及一次可编程存储单元。
背景技术
近年来对半导体装置的需求惊人地增加。人们极易发现现代世界上消费性电子产品的急剧扩张。大多数甚至全部消费性电子产品均因半导体装置的发展而获得成功。随着消费性电子产品愈来愈小、愈来愈复杂和愈来愈便宜，今天市场要求用较低成本获得密度愈来愈高的包括存储器在内的半导体装置。
在存储器领域内，对密度愈来愈高、成本愈来愈低的要求是个特别现实的问题。对于非易失性存储器一即在无供应电源时数据不致丢失的存储器尤其如此。
非易失性存储器可为一次可编程(“OTP”)或可重编程的。正如名称所意味的那样，OTP存储器一旦编程后，在所有的实践中均是永久性的。大多数OTP存储器可分为4类：1)抗熔断器；2)熔断器；3)电荷存储器(EPROM可擦除编程只读存储器)和4)掩模只读存储器。
上述的现有OTP存储技术是以比4λ2一交叉点存储器的最小单元尺寸一大得多的单元尺寸为基础的。此外在每种情况下，存储单元包括由单晶硅基体构成的存储元件一个单独的平面，读出和编程电子器件位于存储阵列的外围。由于在先有技术中单晶硅晶体管是存储元件中的集成零件，所以为了增加密度而把存储层互相叠加是不可能的，结果便难以制成高密度和低成本的OTP存储器。
发明内容
一方面，一个存储单元的实施例可能包括一个在第一方向上伸展的上导体和一个在第二方向上伸展的下导体。该上导体和下导体在两个导体的交会处构成一个重叠区。上、下导体是电连接的。该存储单元也可包括一个在上、下导体之间重叠区内形成的熔断器。该熔断器也可和上、下导体成电连接。此外，存储单元可以包括一个同熔断器电串联的抗熔断器。该抗熔断器也在上、下导体之间形成。熔断器可以是垂直取向的，即电流基本上垂直地在熔断器内流动。
另一方面，一个制造存储单元的方法实例可以包括制成一个在第一方向上伸展的上导体和一个在第二方向上伸展的下导体，从而在上、下导体的交会处构成一个重叠区。上、下导体互相间有电连接。该方法亦可包括在上、下导体的交叉点上制成一个熔断器。该方法还可进一步包括制成一个和熔断器电学串联的抗熔断器。
上述公开的实施例能够达到一定目的。例如，存储单元的尺寸得以大大减小，这样便能以低得多的成本提供高密度的OTP存储单元。此外，该存储单元也可以用标准的半导体加工过程和材料制造，因此除了现有近代化的生产设备以外，只需很少甚至无需投资。再则，电流在存储单元内的流动基本上垂直于基体平面，这样能将单元塞入毗邻导体之间，特别是该单元可以置于导体交叉点阵列的交会处，形成交叉点OTP存储阵列。该交叉点存储阵列可以制成其每个存储单元的平面面积为4λ2。这些阵列的平面可以互相叠加，从而使密度大大增加。
附图说明
通过下述参照附图的说明，将使本领域普通技术人员清楚了解本发明的特点，附图中：
图1A为按照本发明原理的存储单元第一实施例的横截面；
图1B为图1A第一实施例的顶视图，表示存储单元的交叉点性质；
图1C-1D示出图1A第一实施例的变型；
图2A-2G为存储单元第一实施例制造方法实例的横截面；
图2A-2、2D-2、2A-3和2D-3示出为了制造图1C-1D所示的变型而对存储单元第一实施例的制造方法所作的改进；
图3A为按照本发明原理的存储单元第二实施例的横截面；
图3B为图3A第二实施例的顶视图，表示存储单元的交叉点性质；
图3C-3E为图3A第二实施例的变型；
图4A-4G为存储单元第二实施例制造方法实例的横截面；
图5A示出本发明一个方面的抗熔断器实例的电阻特性；
图5B示出本发明一个方面的熔断器实例的电阻特性；
图5C示出本发明一个方面的熔断器/抗熔断器串联组合实例的电阻特性和电流特性。
具体实施方式
为了简单和直观起见，本发明的原理将主要参考实施例予以说明。但是，业内人士极易认识到同样的原理适用于许多型式的存储单元及其制造方法。
根据本发明的一些方面，存储单元一般位于两个导体例如交叉点的重叠区内。存储单元一般包括同一个抗熔断器串联的一个熔断器。抗熔断器为一初始电阻高的元件，在加上临界电压和临界电流后，电阻变成较低。
图5A示出本发明一个方面的抗熔断器实例的电阻特性。如图所示，该抗熔断器的初始电阻较高，为R1AF。在t0时间加上临界电压VC后，电流开始流过抗熔断器。在t1时间，该抗熔断器击穿而达到较低的电阻R2AF。如果继续施加电压VC，则在t1时间后，将有大电流流过抗熔断器。
构成抗熔断器的绝缘材料有被导电材料分隔开的多层叠积绝缘材料、含有弥散掺杂导体的绝缘材料结合体、非晶态和晶态半导体材料、相变材料、多层叠积Si和硅化物生成金属的组合材料等等。一般，抗熔断器夹在两种导电材料之间，以便施加能跨越抗熔断器的电压。绝缘材料包括类如碳、SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx和AlNx等的金刚石；非晶态和晶态半导体材料包括Si、Ge、Si和Ge的合金、GaAs等等；相变材料包括下述元素中至少两种元素的合金：Si、Ge、As、Se、In、Sn、Sb、Te、Pb和Bi等。硅化物生成金属包括W、Pt、Pd、Co、Ni、Ti等和它们的合金。
如果绝缘材料用作抗熔断器。则抗熔断器的厚度最好为0.5-50nm。但是，该厚度可以根据情况设定在任意范围内，例如，如果要求较大电流在击穿前条件下流过抗熔断器，则绝缘体的厚度可以选为小于5nm，因而有适度电压的较大量子力学隧道电流流过。如果使用非晶态和晶态半导体材料，则厚度最好为1～100nm。另外，厚度可为变化的。
如上所述，该抗熔断器是一个初始电阻高的元件，然而当加上临界电压时，电阻便变得较低。达到不同电阻状态的机理因材料而异。例如由相变材料构成的抗熔断器，当非晶态时，则电阻高；晶态时则电阻低。还有，由多层Si和硅化物生成金属构成的抗熔断器，当多层尚未变为硅化物时，电阻便高；当所述多层变成硅化物时，电阻便低。在两种情况下，电阻状态高和低之间有许多量级存在。
另举一例，如果采用一绝缘体型抗熔断器，电流在临界电压VC前靠电子隧道效应通过金属-绝缘体-金属结构的绝缘势垒，其单元比电阻可能甚大，例如大到107Ω-μm2的量级。但当超过临界电压VC后，势垒由于金属通过绝缘体的迁移而击穿，单元比电阻可以跌至100Ω-μm2以下。在层状绝缘体和含有渗杂导体的绝缘体内，有相同的电流传输和击穿机理在起作用。
和抗熔断器不同，熔断器为一初始电阻低的元件，然而当加上临界电流后，便变成高电阻，大多数变成开路。该熔断器可为一薄膜电阻器，并可由类如半导体(如Si、Ge)、导体(如Al、Cu、Ag、Au、Pt)、低熔点材料(如Zn、Sn、Pb、In)、耐火材料(如Ta、W)、过渡金属(Ni、Cr)等和它们的合金构成。如果该熔断器为垂直取向的—即熔断器内的电流流动方向基本上垂直—甚至更有利，因为采用垂直取向的熔断器可以使存储元件做得极小。
图5B为本发明一个方面熔断器实例的电阻特性。如图所示，该熔断器的初始电阻较低，为R1F。该低电阻一直维持到t1时间临界电流IC开始流过时，此时热效应I2R促使熔断器的电阻升高，造成热逸出，即电阻增加导致额外的I2R热效应，进一步又增加电阻等等。最后，该I2R热效应使熔断器熔化，在t2时间变成开路R2F。因此，拥有一熔断器的存储元件表现出两种状态：第一或初始状态的电阻为R1F，可以通过熔断器材料和几何尺寸的选择而控制在特定值上；第二或最终状态的电阻为R2F，此时为一开路。
对于由一个熔断器和抗熔断器组合构成的存储元件，其编程方式为下述两种之一：如果要求第二种状态，则加电压VC，造成临界电流IC；如果要求第一种状态，则听其自然。第一和第二状态的检测方法是加输入电压VR和检查是否存在电流。有电流表示该存储单元处于第一状态，无电流则为第二状态。
如上所述，存储单元一般包括串联的一个熔断器和一个抗熔断器。图5C示出本发明一个方面串联熔断器/抗熔断器组合实例的电阻(实线表示)和电流(虚线表示)特性。开始时，组合的电阻以抗熔断器的高电阻R1AF为主，但当t0时间加上足够大的电压一VC—时，该抗熔断器按前文所述在t1时间击穿。
此时如图所示在t1时间附近，电阻曲线剧降说明熔断器和抗熔断器两者的电阻均低。由于电阻低，流过熔断器/抗熔断器组合的电流变成极高，即产生临界电流IC，使熔断器如前文所述熔化。
热逸出过程使该组合的电阻升高，最后使熔断器在t2时间击穿而变为开路。此时，该组合的电阻以开路R2F为主。结果如图5C中的虚线所示，电流在t2时间变为零。t0和t2的时间间隔可能极短，但能使快速编程实现。
这样一来，由串联的熔断器和抗熔断器构成的存储单元有两种状态：第一或初始状态的电阻值是有限的(一般以R1AF为主)，在此第一状态下，由于电阻值有限，故流过某个数量的电流；第二状态的电阻值是无限的(开路R2F)，结果可能无电流流过单元(见图5C中的虚线)。
注意存储单元并非绝对需要抗熔断器。但是在一个不包括同存储单元串联的二极管或晶体管的交叉点存储阵列内，抗熔断器为特殊存储单元编程提供了选择性。此外，该抗熔断器的初始电阻高也能使熔断器的单独电阻降到任意值，同时不致损害读出阵列中单独存储单元的能力。
此外，抗熔断器的电阻可因加在存储单元上的电压水平不同而变化。此一特性能被用来提高存储装置内抗熔断器所提供的存储单元选择功能。
图1A示出按照本发明原理的存储单元100的第一实施例的横截面。如图1A所示，存储单元100第一实施例可以包括一下导体110和一位于下导体110上的第一绝缘体120。该第一绝缘体120在一封闭区185的周界周围形成。如下文所述，该封闭区185一般占据由存储器交叉点限定的区域。
为了形成下导体110，可以采用的材料有类如铝、铜、金、钨等和它们的任何合金。多晶硅亦可用于制造下导体110。为了制造第一绝缘体120，可以采用类如氧化硅和氮化硅、氧化铝和氮化铝、氮氧化硅等等的材料。
该存储单元100亦可包括一个基本上占据封闭区185的抗熔断器180。如前所述，制造该抗熔断器180的材料可为：绝缘体材料、被导电材料分隔开的多层叠积绝缘材料、含有弥散掺杂导体的绝缘材料结合体、非晶态和晶态半导体材料、相变材料、多层叠积Si和硅化物生成金属的组合材料等等。图1A表明该抗熔断器被图案化成一薄的晶片。但是这并非绝对必需。
该存储单元100还可包括一熔断器130和一绝缘塞140。该熔断器130和该绝缘塞140可以分别基本上占据抗熔断器180上方封闭区185的边缘和中心。绝缘体120、熔断器130和绝缘塞140的顶部可以共面。
为了制造熔断器130，可以采用的材料有：类如半导体(如Si、Ge)、导体(如Al、Cu、Ag、Au、Pt)、低熔点材料(如Zn、Sn、Pb、In)、耐火材料(如Ta、W)、过渡金属(Ni、Cr)等和它们的任何合金。此外，用于制造第一绝缘体120的材料一般亦可用于制造绝缘塞140，虽然在某些实施例中，要求将绝缘塞140刻蚀留下一个空穴。
注意绝缘塞140并非绝对必需。绝缘塞140有助于控制平行于基体平面的平面内的熔断器130的横截面积，例如同抗熔断器180接触的熔断器130的面积。可以设想，如果制成的存储单元具有合适的表面积，则绝缘塞140并非必需。
存储单元100还可包括一个第二绝缘体150和一个上导体160，两者均位于第一绝缘体120、熔断器130和绝缘塞140的上方。上导体160可以采用和下导体110相似的材料制造。第二绝缘体150可以采用和第一绝缘体120及绝缘塞140相似的材料制造。
图1A还表明绝缘塞140以熔断器130的内壁为界，而第一绝缘体120以其外壁为界。此种构形使熔断器130具有横向绝热性能，因而在加上电流后使熔断器130的热效应更有效。但是熔断器的壁亦非须由绝缘塞140和第一绝缘体120严格决定。
熔断器130可以垂直取向，即熔断器130内的电流方向基本上垂直，虽然此亦非绝对必需。这样可使存储单元插入毗邻导体之间。特别是该单元可以置于导体交叉点阵列的交会处，从而构成一个交叉点OTP存储阵列。这些阵列的平面可以互相重叠，从而大大增加密度。该熔断器130的垂直高度可以等于或大于-在某些情况下，甚至大大大于-熔断器130的宽度。
此外，虽然图1A表明上导体160覆盖封闭区185顶部的整个熔断器130，但这并非实施本发明的要求。同样，图1A也表示下导体110覆盖封闭区185底部的整个抗熔断器180。虽然图中表明全部覆盖，但是要求的只是在上、下导体160和110之间存在一条导体途径。因此，在下导体110、熔断器130、抗熔断器180和上导体160之间应存在电连接，而下导体110、熔断器130、抗熔断器180和上导体160互相之间并非必须物理接触。
图1B为图1A第一实施例的顶视图，表明熔断器130和绝缘塞140基本上占据位于上、下导体160和110的交叉点115内封闭区185的边缘和中心，抗熔断器180(图1B中未示出)的形状可能和绝缘塞140与熔断器130相同，或者可能超出熔断器130而具有别的形状。上、下导体160和110分别在其相应的方向上伸展，构成交叉点115(为示意起见用以虚线框起的区域表示)。虽然整个封闭区185位于交叉点115内，但这并非绝对必需，如上所述，封闭区185内上、下导体160和110之间保持贯通结构的电连接才是唯一必需的。
为了简化起见，图1B不包括第一、第二绝缘体120和150。此外，为了示意起见，在交叉点上示出熔断器130和绝缘塞140。但是该上导体160可以覆盖整个熔断器130和绝缘塞140。即使图1B中表示交叉点115，但也仅需在上、下导体160和110之间建立起重叠区，即第一和第二方向不一定需要不一样。
此外，在图1B中，该封闭区185呈圆柱形，且熔断器130基本上占据封闭区185的外环，而绝缘塞140基本上占据封闭区185的中心。但是，封闭区185的形状不限，其可包括长方形、正方形和椭圆等其他封闭形状。还有，绝缘塞140亦可仅占封闭区185内部的一部分。
图1C-1D示图1A第一实施例的变型。图1C示出的一薄导体190的位置能提高存储单元的性能。图1D示出两个薄导体190和190b的位置可能达到同样的目的。该薄导体190和/或190b能独立控制毗邻抗熔断器180的材料，并为熔断器130和抗熔断器180之间提供较大的接触面积。构成该薄导体的材料可为：铝、铜、镍、钛、钨、金、金属氮化物、掺杂硅、钽等和它们的合金。
在图1C中，该薄导体190位于封闭区185内抗熔断器180和熔断器130之间。如果只含一个单独的薄导体，这是增加抗熔断器180的上表面面积的优选位置。在图1D中，第一薄导体190同图1C一样位于抗熔断器180和熔断器130之间，但也包括位于下导体110和抗熔断器180之间的第二薄导体190b。
包括薄导体190和/或190b的一个理由是为了加入比上导体160或下导体110的导热性低的材料。导热性较低的一层可能有助于存储单元同上导体160或下导体110的隔热。隔热可更有效地利用由I2R过程产生的热效应。
采用非晶态或晶态半导体作抗熔断器是包括薄导体190和/或190b的额外原因。首先，选择和半导体接触的导体材料决定着是形成整流接触还是欧姆接触。此接触的性质能影响抗熔断器180的功能。其次在某些半导体的抗熔断器中，低电阻状态是靠通过半导体层的金属迁移造成的。此过程取决于毗邻半导体的金属。薄导体190和/或190b为选择导体110和160以及毗邻半导体或抗熔断器的金属层提供了灵活性。
如前所述，绝缘塞140的部分或全部可以通过刻蚀而在绝缘塞140的区域内留下一个空穴。此种构形使毗邻熔断器130的热传导性减至极低，并为熔化的或蒸发的熔断器材料的流入提供一个空间。这些特点减小了烧毁熔断器130所必需的功率。
图2A-2G示出制造图1A存储单元第一实施例方法实例的横截面。如图2A所示，将导电材料沉积和图案化以形成下导体110。然后可在下导体110上如图所示沉积抗熔断材料180’。作为图案化过程的一部分，下导体110可以在沉积抗熔断材料180’前采用类如化学-机械抛磨(“CMP”)等的熟悉方法进行平面加工。类似地，抗熔断材料180’亦能进行平面加工。
随后可在抗熔断材料180’上沉积一层介电膜140’。接着如图2B所示，将该介电膜140’进行刻蚀以制成绝缘塞140。可以采用光刻法和刻蚀方法制成该绝缘塞140。
再往后如图2C所示，在抗熔断材料180’上沉积熔断材料130’，甚至在绝缘塞140之上。可以采用类如原子层沉积(ALD)的沉积方法保证共形涂覆和精确控制熔断材料130’的厚度。接着如图2D所示，熔断材料130’可通过刻蚀主要在绝缘塞140的壁上留下熔断器130。此种方法极宜制造垂直取向的熔断器130。可以采用离子腐蚀、活性离子刻蚀或其他刻蚀方法通过对熔断材料130’进行各向异性刻蚀而制成熔断器130。
注意该熔断器130-在此情况下为垂直取向熔断器—一般在封闭区185内制成。也应注意刻蚀过程可以将抗熔断材料180’刻蚀而留下抗熔断器180，使下导体110暴露于封闭区185的周边区域。在绝缘抗熔断器的特殊情况下，不一定需要图案化抗熔断材料180’，因为在膜平面内无导电性。还要注意垂直取向熔断器130的垂直高度“h”和封闭区185的宽度“W”之比可能较大，例如5∶1或5∶1以上。当采用各向异性刻蚀时，该过程本身便能将熔断器130主要留在绝缘塞140的垂直侧壁上。因此横向面积的消耗可以减至最小，这样便能精确控制熔断器130的横向厚度“t”。注意垂直高度“h”和熔断器130横向厚度“t”之比可能极大，例如30∶1或30∶1以上。此外，由于熔断器130仅位于封闭区185的周界上，而抗熔断器180则至少覆盖封闭区185的整个底部，故抗熔断器面积和熔断器面积之比也较大。
然后如图2E所示，将绝缘材料120’沉积在下导体110之上，覆盖封闭区185周界外的区域。接着如图2F所示图案化绝缘材料120’以形成第一绝缘体120。该第一绝缘体120可以再采用CMP和/或其他一种或数种平面化方法通过对绝缘材料120’进行平面加工而露出熔断器130和绝缘塞140而被图案化。第一绝缘体120、熔断器130和绝缘塞140确实决定了一个平面。此时，该垂直取向熔断器130以绝缘体所有的垂直壁为界。此种构形减少了熔断器向其周围的热传导。
接着为了完成该过程，可以在熔断器130、绝缘塞140和第一绝缘体120上方的第一方向上沉积和图案化上导体160。如果需要，可以在上导体160和第一绝缘体120上沉积第二绝缘体150，并采用CMP或其他平面化方法进行平面化。形成的结构如图2G(与图1A同)所示。
如果要求在绝缘塞140区域内有一空穴，则可在限定上导体160后采用湿的或干的刻蚀法除去绝缘材料。当上导体160并不完全覆盖绝缘塞140时，可以接近绝缘塞140。易言之，为了产生一个空穴区，可以将上导体160和绝缘塞140互相错开，露出绝缘塞140以进行刻蚀的部分。当制成空穴后，可以沉积和图案化第二绝缘体150，从而完成存储单元。
可以改变图2A-2G所示步骤以制造图1C-1D的变型。例如为了制造图1C所示抗熔断器180和熔断器130之间的薄导体190，图2A所示的制造步骤可以改替为图2A-2。如图2A-2所示，可以在抗熔断材料180’上沉积和图案化薄导电材料，随后在薄导电材料190’顶部沉积介电材料140’。以后的制造过程便按图2B-2G所述进行。注意当采用刻蚀方法形成熔断器130时，该薄导体190和抗熔断器180应如图2D-2通过刻蚀露出下导体110。
为了制造图1D所示的第一和第二薄导体190和190b，图2A所示的制造步骤可以改替为图2A-3。如图所示，可以在下导体110上沉积薄导电材料以形成第二薄导电材料190b’，然后按如前述制成抗熔断器180，接着可以沉积另一种薄导电材料以形成第一薄导电材料190’。然后可在第一薄导电材料190’顶部沉积介电材料140’。制造过程可按上述图2B-2G进行。注意当进行刻蚀形成熔断器130，第一、第二薄导体190和190b时抗熔断器180通过刻蚀露出下导体110如图2D-3所示。
除了图1C和1D所示的变型外，还可能有其他未用图示出的变型。例如为了扩大熔断器130和/或抗熔断器180的性能，可以采用更多的薄导体或其他的薄导体位置。
图3A示出本发明一个方面的存储单元300的第二实施例的横截面。如图所示，该存储单元300可能包括一个熔断器330和在熔断器330每侧形成的一个绝缘体320。正如下文所述，该熔断器330的内部可能完全充填或不完全充填。
存储单元300亦可包括一个下导体310。注意该熔断器330的垂直部分和下导体310构成一“U”形区385。图3D较好地表达了该“U”形区的概念，其中熔断器330的两个垂直部分和下导体310构成“U”形区385，亦即熔断器330无水平部。图3A所示熔断器330的水平部对实施本发明并非必需。
存储单元300还可包括占据“U”形区385部分或基本上全部的一个绝缘塞340。该存储单元300在“U”形区385和绝缘体320上方又可包括一个抗熔断器380和一个上导体360。注意该熔断器330和绝缘塞340可以决定一个平面。
用以形成存储单元各零件的材料已如上述，兹不重复。此外，根据上文所述理由，绝缘塞340并非绝对必需。当存在绝缘塞340时，绝缘体320、熔断器330和绝缘塞340可能共面。
图3B为图3A第二实施例的顶视图。如图所示，上导体360可在一第一方向上伸展。注意抗熔断器380(图3B中不可见)亦可在第一方向上伸展。该抗熔断器380亦可在熔断器330和绝缘塞340顶部的第二方向上伸展。如果抗熔断材料380’为一绝缘体，则抗熔断器380并不要求图案化，因为按照定义该抗熔断器在膜平面内已经是绝缘。熔断器330和因而包括绝缘塞340和下导体310的“U”形区385(图3B中未示出)可以在第二方向上伸展，从而在交会处构成交叉点。
图3C-3E示出图3A的第二实施例的变型。在图3C中，薄导体390可位于熔断器330和抗熔断器380之间，以便如前文所述提高与第一实施例变型相比较的存储单元300的性能。注意该薄导体390的位置是可变的，故不限于图3C所示的安放位置。
此外，该薄导体390不像上导体360那样在第一方向上伸展，而是可以占据熔断器330之上和上导体360之下的部分“U”形区385。易言之，该薄导体390基本上限于由交叉点315所规定的一个区域。
图3D除了明确“U”形区385以外，还表示图3A第二实施例的一个变型。如上所述，熔断器330的水平部对于实施本发明并非必需。图3D说明了此概念。
还有在图3E中，薄导体390无须覆盖整个“U”形区385。在此变型中，该薄导体390基本上在“U”形区385内部形成，而熔断器330和抗熔断器380接触。注意还有许多属于本发明范围的其他变型的可能。
虽然上述参考图3A-3E所作的说明表示熔断器330、绝缘塞340和“U”形区385同下导体310一道在第二方向上伸展，但此种取向并非实施本发明的要求。实际上，熔断器330可以和上导体360一同在第一方向上伸展。在此情况下，熔断器330的垂直部和上导体360便构成一个倒“U”形区385。绝缘塞340还是可能再占据倒“U”形区385的部分或基本上全部。该存储单元300还可包括基本上占据下导体310上方的倒“U”形区385底部的一个抗熔断器380。
图4A-4G示出制造图3A存储单元300的第二实施例方法实例的横截面。如图4A所示，可以将绝缘材料沉积和图案化以形成绝缘体320。该绝缘体320可以被图案化制成一条其中形成“U”形区385的槽。此外，封闭区385的高一宽比可能较大(5∶1或5∶1以上)。
然后如图4B所示，将熔断材料330’沉积入该槽内，甚至覆盖在绝缘体320之上。该沉积过程自然而然地形成熔断器330的“U”形。采用类如ALD等的沉积方法对包括垂直壁在内的第一绝缘体320进行共形涂覆，接着在熔断材料330’上沉积导电材料310’，包括形成“U”形区385。
再往后如图4C所示，采用类如CMP的标准方法对熔断材料330’和导电材料310’进行平面化。此时，绝缘体320、下导体310和熔断器330可以共面。
于是如图4D所示，最好采用类如湿刻蚀、活性离子刻蚀、离子铣等的刻蚀技术将下导体310刻蚀到规定深度，从而使下导体310形成“U”形区385的横向部。
接着如图4E所示，可将绝缘塞材料340’沉积填充“U”形区385的内部，并对造成的表面进行平面加工。此时，该绝缘塞340、绝缘体320以及熔断器330可以如图4F所示共面。
最后，为了完成该过程，可将抗熔断材料和别的导电材料沉积并图案化以形成图4G(和图3A相同)所示的抗熔断器380和上导体360。注意在沉积导体360之前，可对抗熔断器380进行平面加工。此外，对上导体360进行平面化亦为制造过程的一部分。
一个普通业内人士均能改变图4A-4G的步骤制造出图3C-3E所示的变型。再者，也可仿照第一实施例所述制成一个空穴。
虽然本发明已参考其实施例加以说明，但业内人士能对本发明的实施例进行各种改进而不脱离本发明的精神和范围。文中使用的术语和描述仅用于说明而不意味限制。特别是，虽然采用实例说明本发明的方法，但方法的步骤可以不同于所述的顺序完成或同时完成。业内人士将认识到在不偏离下述权利要求书及其等效文件所界定的发明精神和范围情况下可以有这样和那样的变化。

Claims (10)

1.一种存储单元(100，300)，其包括：
一个在第一方向上伸展的上导体(160、360)；
一个在第二方向上伸展的下导体(110、310)，从而在所述上导体(160、360)和下导体(110、310)之间限定一个重叠区(115、315)，所述下导体(110、310)同所述上导体(160、360)成电连接；
一个在所述重叠区(115、315)内形成、并同所述上导体(160、360)和下导体(110、310)成电连接的熔断器(130、330)；以及
一个同所述熔断器(130、330)电学串联形成的抗熔断器(180、380)。
2.按照权利要求1所述的存储单元(100、300)，其特征是：
使所述熔断器(130、330)的形状成在所述熔断器(130、330)内有一空穴，基本上在所述熔断器的中心。
3.按照权利要求1所述的存储单元(100、300)，其特征是所述熔断器(130、330)基本上占据靠近所述重叠区(115、315)的封闭区(185、385)，所述存储单元(100、300)还包括：
一个基本上占据所述封闭区(185、385)中心的绝缘塞(140、340)，使所述绝缘塞(140，340)以所述熔断器(130、330)的内壁为界；
一个围绕所述封闭区(185、385)周界形成的绝缘体(120、320)，使所述绝缘体(120、320)以所述熔断器的外壁为界。
4.按照权利要求1所述的存储单元(100、300)，其特征是所述熔断器(130、330)基本上占据靠近重叠区(115、315)的封闭区(185、385)，所述存储单元(100、300)还包括：
一个在所述熔断器(130、330)和抗熔断器(180、380)之间的所述封闭区(185、385)内形成的薄导体(190、390)。
5.按照权利要求4所述的存储单元(100、300)，其特征是薄导体(190、390)为第一薄导体(190、390)，所述存储单元(100、300)还包括：
一个在介于所述抗熔断器(180、380)和所述下导体(110、310)及所述上导体(160、360)之一中间的所述封闭区(185、385)内形成的第二薄导体(190b，390b)。
6.一种形成存储单元(100、300)的方法，其包括：
形成一个在第一方向上伸展的上导体(160、360)；
形成一个在第二方向上伸展的下导体(110、310)，从而在所述上导体(160、360)同下导体(110、310)的交会处限定一个重叠区(115、315)，所述下导体(110、310)同所述上导体(160、360)成电连接；
在所述重叠区(115、315)内形成一个熔断器(130、330)，同所述上导体(160、360)和下导体(110、310)成电连接；
形成一个同所述熔断器(130、330)电学串联的抗熔断器(180、380)。
7.按照权利要求6所述的方法，其特征是所述熔断器(130、330)基本上占据靠近所述重叠区(115、315)的封闭区(185、385)，所述方法还包括：
形成一个基本上占据所述封闭区(185、385)中心的绝缘塞(140、340)，使所述绝缘塞(140、340)以所述熔断器(130、330)的内壁为界；
围绕所述封闭区(185、385)周界形成一个绝缘体(120、320)，使所述绝缘体(120、320)以所述熔断器(130、330)的外壁为界。
8.按照权利要求7所述的方法，其还包括：
在所述熔断器(130、330)和抗熔断器(180、380)之间的所述封闭区(185、385)内形成一个薄导体(190、390)。
9.按照权利要求8所述的方法，其特征是薄导体(190、390)为一第一薄导体(190、390)，所述方法还包括：
在所述抗熔断器(180、380)和所述下导体(110、310)及所述上导体(160、360)之一中间的所述封闭区(185、385)内形成一个第二薄导体(190b、390b)。
10.按照权利要求1所述的存储单元(100、300)，其特征是所述抗熔断器(180、380)的电阻随着跨越抗熔断器(180、380)的电压变化而变化。
CN02143769A 2001-09-28 2002-09-28 以一次可编程熔断器/抗熔断器组合为基础的存储单元 Pending CN1409399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/964,768 US6580144B2 (en) 2001-09-28 2001-09-28 One time programmable fuse/anti-fuse combination based memory cell
US09/964768 2001-09-28

Publications (1)

Publication Number Publication Date
CN1409399A true CN1409399A (zh) 2003-04-09

Family

ID=25508968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02143769A Pending CN1409399A (zh) 2001-09-28 2002-09-28 以一次可编程熔断器/抗熔断器组合为基础的存储单元

Country Status (6)

Country Link
US (1) US6580144B2 (zh)
EP (1) EP1298729A3 (zh)
JP (1) JP2003115574A (zh)
KR (1) KR20030027859A (zh)
CN (1) CN1409399A (zh)
TW (1) TW564427B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675052B2 (en) 2006-09-22 2010-03-09 Hynix Semiconductor Inc. Nonvolatile memory device and fabrication method thereof
CN101339919B (zh) * 2007-07-04 2011-06-29 东部高科股份有限公司 半导体器件及其制造方法
CN102129965A (zh) * 2009-11-30 2011-07-20 英特赛尔美国股份有限公司 薄膜电阻器
CN107393808A (zh) * 2016-04-25 2017-11-24 英飞凌科技股份有限公司 制造半导体器件的方法和裸芯片

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6879021B1 (en) * 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith
US8148251B2 (en) 2004-01-30 2012-04-03 Hewlett-Packard Development Company, L.P. Forming a semiconductor device
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
JP4383987B2 (ja) * 2004-08-18 2009-12-16 株式会社東芝 Ｍｏｓ型電気ヒューズとそのプログラム方法
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
KR100620705B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
US7256471B2 (en) * 2005-03-31 2007-08-14 Freescale Semiconductor, Inc. Antifuse element and electrically redundant antifuse array for controlled rupture location
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
JP4560818B2 (ja) * 2005-07-22 2010-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
EP1966841B1 (en) * 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
US7609539B2 (en) * 2006-01-27 2009-10-27 Kilopass Technology, Inc. Electrically programmable fuse bit
JP4989631B2 (ja) * 2006-03-30 2012-08-01 パナソニック株式会社 不揮発性記憶素子
US7812334B2 (en) 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7715219B2 (en) 2008-06-30 2010-05-11 Allegro Microsystems, Inc. Non-volatile programmable memory cell and memory array
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
JP5617380B2 (ja) * 2010-06-25 2014-11-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8610243B2 (en) * 2011-12-09 2013-12-17 Globalfoundries Inc. Metal e-fuse with intermetallic compound programming mechanism and methods of making same
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US9059390B2 (en) * 2012-02-06 2015-06-16 Imec Self-isolated conductive bridge memory device
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR102327140B1 (ko) 2015-11-30 2021-11-16 삼성전자주식회사 Otp 메모리 소자와 그 제조방법 및 그 메모리 소자를 포함한 전자 장치
US11948630B2 (en) * 2021-11-04 2024-04-02 Applied Materials, Inc. Two-terminal one-time programmable fuses for memory cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011791A (en) * 1989-02-03 1991-04-30 Motorola, Inc. Fusible link with built-in redundancy
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5311053A (en) * 1991-06-12 1994-05-10 Aptix Corporation Interconnection network
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5321322A (en) * 1991-11-27 1994-06-14 Aptix Corporation Programmable interconnect architecture without active devices
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
US6509624B1 (en) * 2000-09-29 2003-01-21 International Business Machines Corporation Semiconductor fuses and antifuses in vertical DRAMS
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US6653710B2 (en) * 2001-02-16 2003-11-25 International Business Machines Corporation Fuse structure with thermal and crack-stop protection
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675052B2 (en) 2006-09-22 2010-03-09 Hynix Semiconductor Inc. Nonvolatile memory device and fabrication method thereof
US7807478B2 (en) 2006-09-22 2010-10-05 Hynix Semiconductor Inc. Nonvolatile memory device and fabrication method thereof
CN101339919B (zh) * 2007-07-04 2011-06-29 东部高科股份有限公司 半导体器件及其制造方法
CN102129965A (zh) * 2009-11-30 2011-07-20 英特赛尔美国股份有限公司 薄膜电阻器
CN107393808A (zh) * 2016-04-25 2017-11-24 英飞凌科技股份有限公司 制造半导体器件的方法和裸芯片

Also Published As

Publication number Publication date
JP2003115574A (ja) 2003-04-18
US20030062595A1 (en) 2003-04-03
EP1298729A3 (en) 2004-10-13
TW564427B (en) 2003-12-01
US6580144B2 (en) 2003-06-17
EP1298729A2 (en) 2003-04-02
KR20030027859A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
CN1409399A (zh) 以一次可编程熔断器/抗熔断器组合为基础的存储单元
JP5395213B2 (ja) 側壁構造化スイッチャブル抵抗器セル
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
CN1218384C (zh) 自对准可编程相变存储器件及其制造方法
TWI500070B (zh) 藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法
CN1280908C (zh) 利用相变引起的阻值变化进行编程的可编程元件
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20030031047A1 (en) One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US20100133649A1 (en) Contact efuse structure, method of making a contact efuse device containing the same, and method of making a read only memory containing the same
US20060284214A1 (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US20040087074A1 (en) Phase changeable memory cells and methods of fabricating the same
CN1405779A (zh) 用熔丝/抗熔丝和垂直取向熔丝的单位存储单元的一次可编程存储器
KR20070094023A (ko) 필러 상 변화 메모리 셀
CN1905184A (zh) 掺杂单晶硅硅化电熔丝及其形成方法
CN1819297A (zh) 侧壁有源接脚存储器及其制造方法
CN1881576A (zh) 可再编程熔丝结构及方法
CN1136222A (zh) 存储器及其制造方法
US20040197947A1 (en) Memory-cell filament electrodes and methods
US7897959B2 (en) Phase change memory device having a word line contact
CN101034696A (zh) 端部处于不同高度的电编程熔丝结构及其制造方法
US9087986B2 (en) Semiconductor memory device having dummy conductive patterns on interconnection and fabrication method thereof
US20060266991A1 (en) Phase change memory device and method for manufacturing the same
TWI459541B (zh) 具有綑綁觸點之半導體記憶體裝置
US7569909B2 (en) Phase change memory devices and methods for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication