TW564427B - One time programmable fuse/anti-fuse combination based memory cell - Google Patents

One time programmable fuse/anti-fuse combination based memory cell Download PDF

Info

Publication number
TW564427B
TW564427B TW091117918A TW91117918A TW564427B TW 564427 B TW564427 B TW 564427B TW 091117918 A TW091117918 A TW 091117918A TW 91117918 A TW91117918 A TW 91117918A TW 564427 B TW564427 B TW 564427B
Authority
TW
Taiwan
Prior art keywords
fuse
conductor
memory cell
insulator
thin
Prior art date
Application number
TW091117918A
Other languages
English (en)
Inventor
Thomas C Anthony
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TW564427B publication Critical patent/TW564427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

564427 A7 B7五、發明説明（1 ) 相關申請案 共同受讓人的下列申請案可包含某些共同揭示且可 能與本發明有關。 美國專利申請案_一/______號，“具垂直定向的奈米溶 絲及奈米電阻器電路元件，，（事務所案號丨0012295-1); 美國專利申請案09/924,500號，2001年8月9曰提出， 名稱為“可一次程式化具垂直定向的熔絲及具垂直定向的 溶絲/二極體單元記憶體晶胞以及使用該可一次程式化具 垂直定向的熔絲及具垂直定向的熔絲/二極體單元記憶體 晶胞之可一次程式化記憶體，，（事務所案號10019168-n ; 美國專利申請案09/924,577號，2001年8月9曰提出， 名稱為“使用熔絲/反熔絲及具垂直定向的熔絲單元記憶體 晶胞之可一次程式化記憶體，，（事務所案號10012495-1)。 發明範噙 本發明概括有關於可程式化記憶體晶胞，更特定言 之，本發明有關於一種可一次程式化記憶體晶胞。 發明背景 近年來已矩幅增大對於半導體元件的需求，可輕易看 出現今社會中消費電子裝置的盛行，大部份或全部消費電 子裝置皆因為半導體元件的發展而得以成形。由於消費電 子裝置變得更小、更精細且更便宜，現今市場中需以更低 成本要求半導體元件包括記憶體具有愈來愈高的密度。 在記憶體領域中特別需要日益增高的密度及更低成 本，對於非揮發性記憶體（亦即未供電時不會損失資料之記 (請先閲讀背面之注意事项再填寫本頁) 本紙張&度適用中國國家標準（CNS) A4規格（21〇><297公釐） 4 五、發明説明（2 ) 憶體）尤然。 一種非揮發性記憶體可能係為可一次程式化（“〇 丁 p，，) 或可重新程式化記憶體，如名稱所代表，〇Tp記憶體可程 式化一次且對於所有實際用途皆永遠如此，大部份〇Τρ記 憶體可歸類成四種基本類型··丨）反熔絲，2}熔絲，3)電荷 儲存件（EPROM)，及4)光罩式唯讀記憶體（mask R〇M)。 上述既有的OTP記憶體技術係以明顯大於4 λ 2的晶胞 尺寸為主’其為交點記憶體的最小晶胞尺寸。此外，各情 幵^中’ a己憶體ΒΒ胞係由单晶梦基材上所構成之單一記憶體 元件平面所組成，其中沿著記憶體陣列周邊設有感測及程 式化電子裝置。因為上述技術中單晶矽電晶體為記憶體元 件的整體組件，不可能將記憶層堆疊在彼此頂上來增高密 度，結果難以製造高密度、低成本的OTp記憶趙。 發明概沭 在一方面，一記憶體晶胞的示範性實施例可包括在第 一方向中延伸之一頂導體、及在第二方向中延伸之一底導 組。頂及底導體係在兩導體之間的一交會部處界定一重登 區，頂及底導體呈電性連接，記憶體晶胞亦可包括形成於 頂與底導體之間的重疊區中之一熔絲。熔絲亦可與頂及底 導體具有電連接性。並且，記憶體晶胞可包括一與熔絲呈 電性串聯之反熔絲，反熔絲亦可形成於頂與底導體之間， 炼絲可呈垂直定向·亦即電流在熔絲内大致垂直流動。 另一方面中’ 一種έ己憶趙晶胞之製造方法的示範性實 施例係可能包括形成在第一方向中延伸之一頂導體及形成 564427 A7 ^-----B7 五、發" 在第二方向中延伸之一底導體，以在頂與底導體之間的一 父會部處界定一重疊區。頂與底導體彼此可具有電連接 性，此方法亦包括在頂與底導體之間的交點中形成一熔 絲’此方法可能進一步包括冶成與熔絲呈電性串聯之一反 熔絲。 上文揭路的示範性實施例可能能夠達成特定型態，譬 如可能鉅幅降低記憶體晶胞的尺寸，這將能夠以遠為較低 的成本來提供高密度的ΟΤΡ記憶體晶胞α並且，可利用標 準半導體程序與材料來製造記憶體晶胞，因此可能需要極 少或不需要超過現今先進製造過程之資本投資。並且，記 憶體晶胞中的電流流向大致垂直於基材平面，這可讓晶胞 插入相鄰導體之間，特定言之可將晶胞放在導體的一交點 陣列的一交會部上以形成一交點ΟΤΡ記憶體陣列。可將交 點$己憶體陣列製成令各記憶體晶胞的平面性面積為4人2 , 這些陣列的平面可堆疊在彼此頂上以鉅幅增加密度。 周式簡簟說明 熟悉此技藝者由下列描述參照圖式可得知本發明的 特性，其中： 第1Α圖顯示根據本發明原理之一記憶體晶胞的第一 實施例之剖視圖； 第1B圖為用於顯示記憶體晶胞的交點本質之第i a圖 的第一實施例之俯視圖； 第1C-1D圖顯示第1A圖的第一實施例之變化方式； 第2A-2G圖顯示一種用於製造記憶體晶胞的第一實施 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） ..........................Γ#—— (請先閱讀背面之注意事項再填寫本頁) 訂· 564427 A7 __ ___B7________一 五、發明説明（4 ) 例之方法的一示範性實施例之剖視圖； 第2 A-2、2D-2、2 A〇、2D-3圈顯示對於記憶體晶胞的 第一實施例之製造方法的修改，藉以製造第1(：，1D圖所示 的變化方式； ：/ 第3 A圖顯示根據本發明原理之一記憶體晶胞的第二 實施例之剖視圖； 1 第3B圖為用於顯示記憶體晶胞的交點本質之第3 A圖 的第二實施例之俯視圖； 第3C-3E圖顯示第3A圖的第一實施例之變化方式； 第4A-4G圖顯示一種用於製造記憶體晶胞的第二實施 例之方法的一示範性實施例之剖視圖； 第5 A圖顯示根據本發明的一型態之一示範性反熔絲 的電阻特徵； 第5B圖顯示根據本發明的一型態之一示範性熔絲的 電阻特徵； 第5 C圖顯示根據本發明的一型態之一示範性溶絲/反 熔絲串聯組合的電阻及電流特徵。 詳細描沭 為了簡單及方便圖示起見，主要參照示範性實施例來 描述本發明原理，但熟悉此技藝者容易瞭解相同原理一樣 適用於許多類型的記憶體晶胞及其製造方法。 一般而言，根據本發明的特定型態，一記憶體晶胞位 於兩導體的一重疊區，譬如一交點。記憶體晶胞一般包括 與一反熔絲串聯之一熔絲，反熔絲係為具有初始高電阻並 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填窝本頁) :裝丨 .訂丨 :線丨 564427 A7 ___ _B7_ 五、發明説明（5 ) 在施加一臨界電壓或臨界電流時將變成較低電阻之元件。 (請先閲讀背面之注意事項再墦寫本頁) 第5 A圖顯示根據本發明一型態之一示範性反熔絲的 電阻特徵，如圖所示，反熔絲具有一初始高電阻R1AF，當 在時間tG施加一臨界電壓％時，電流開始流過反熔絲。在 時間t! ’反熔絲崩潰至一較低電阻R2af。若繼續施加電壓 Vc ’在時間t|後大電流流過反熔絲。 反炫絲可由下列材料製成：絕緣體材料、受到導電材 料所分隔之絕緣體材料的一多層堆疊、包括分散的導電内 含物之一絕緣材料基質、非晶系及晶系半導體材料、相變 材料、Si與矽化物形成金屬的一多層堆疊之組合等。一般 而言’反熔絲嵌失在兩導電材料之間而能夠跨過反熔絲施 加電壓。絕緣體材料包括：鑽石狀碳、Si〇x、SiNx、SiOxNY、 A10x、TaOx、TiOx、A1NX及類似物；非晶系及晶系半導 體材料包括：Si、Ge、Si與Ge的合金、GaAs及類似物；相 變材料包括含有 Si、Ge、As、Se、In、Sn、Sb、Te、Pb、 Bi及類似物中的至少兩種元素之合金；矽化物形成金屬包 括W、Pt、Pd、Co、Ni、Ti、類似物及其合金。 若使用絕緣體材料作為反熔絲，則反熔絲厚度較佳為 〇·5至50毫微米，但可依據環境而將厚度設為一任意範圍。 譬如，若通過反熔絲的適當電流需要處於崩潰前狀況，則 可將絕緣體厚度選為小於約5毫微米，因此顯著的量子力學 穿隧電流可以一適度的電壓而流動。若使用非晶系及晶系 半導體材料，厚度較佳為1至100毫微米之間，此厚度亦可 改變。 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） 五、發明説明（6 ) 如上述，反熔絲係為具有初始高電阻且在施加一臨界 電壓時將變成較低電阻之元件，對於不同材料具有不同種 用於達成不同電阻性狀態之機構。譬如，相變材料製成的 反熔絲處於非晶系狀態時係具有一高電阻、處於晶系狀態 時則有一低電阻。並且，藉由多層Si與矽化物形成金屬所 製成之反熔絲在多層尚未轉換為矽化物時係具有一高電 阻、當該多層已轉換為矽化物時則有一低電阻。兩情形中， 高與低電阻狀態係相差多個數量級。 另範例中，若採用一絕緣體類型的反·溶絲，在達到 臨界電壓Vc之前，電流藉由電子穿隧通過金屬_絕緣體_金 屬結構之絕緣阻障，且晶胞的特定電阻會很大譬如為1〇7 Ω-平方微米。但在超過臨界電壓％後，阻障因為金屬移徙 通過絕緣體而崩潰，且晶胞的特定電阻可降到1 〇〇 Ω •平方 微米以下，類似的電流運送及崩潰機構可在層狀絕緣體及 具有導電内含物的絕緣體中運作。 不同於反熔絲，熔絲係為具有一初始低電阻並在施加 一臨界電流時變成一高電阻（很可能變成開路）之元件。熔 絲可為一薄膜電阻器，並可能由諸如半導體（如Si、Ge)、 導體（如A卜Cu、Ag、Au、Pt)、低融點溫度材料（如Zn、
Sn、Pb、In)、耐火物質（如Ta、w)、過渡金屬（Ni、⑺與 類似物及其任何合金等材料形成。因為可由垂直定向的熔 絲達成極小的記憶體元件，熔絲若為垂直定向（亦即電流流 向在熔絲内大致垂直）將更加有利。 第5B圖顯示根據本發明的一型態之一示範性熔絲的 564427 A7 ___B7____ 五、發明説明（7 ) 電阻特徵，如圖所示，熔絲具有一初始低電阻r1f，熔絲 保持低電阻直到在時間tl初始化一臨界電流Ic為止，在此時 間點’一I2R發熱將使熔絲的電阻增大導致熱失控作用；亦 即電阻增加係導致額外的I2r發熱，因而進一步增高電阻， 依此類推。最後，i2r發熱將造成熔絲融化且在時間12變成 開路R2F。因此，具有一熔絲的記憶體晶胞呈現兩種狀態： 第一狀態或稱為初始狀態係為可經由選擇熔絲材料及幾何 形狀將其控制為指定值之電阻R1F，第二狀態或最後狀態 為身為開路之R2F。 若需要第二狀態則施加電壓Vc導致臨界電流Ic、或者 若需要第一狀態則不管晶胞，藉以達成將一熔絲及反熔絲 組合所製成的一記憶體晶胞加以程式化之作用。可施加一 讀取電壓VR並偵測是否出現一電流，藉以偵測第一及第二 狀態。出現電流係代表記憶體晶胞處於第一狀態，不出現 電流代表第二狀態。 如上述’ έ己憶體晶胞一般包括串聯連接之一溶絲及一 反熔絲，第5C圖顯示根據本發明一型態之一種示範性熔絲 /反熔絲串聯組合之一電阻（以實線顯示）及電流（以虛線顯 示）特徵。起初，組合的電阻係由反熔絲的高電阻r1m所支 配，但在時間tG施加夠大的電壓亦即Vc時，反熔絲如前述 般地在時間11崩潰。 在此時間點，如時間^左右的電阻線劇烈下降所顯 示，熔絲及反熔絲皆有低電阻。由於低電阻，通過熔絲/ 反熔絲組合的電流變成臨界性，亦即產生臨界電流k，這 本紙張尺度適用中國國家標準（CNS) A4規格（21〇Χ297公董） (請先閲讀背面之注意事項再墦寫本頁) 、-^7丨 10 564427 A7 B7 五、發明説明（8 ) 將如前述般地使熔絲融化。 熱失控程序係造成組合的電阻增大，直到最後在時間 h使熔絲斷開變成開路為止，在此時間點，組合的電阻由 開路R2F所支配。相對應地，如第冗圖的虛線所示，電流 在時間h變成零，tG與h之間可能為極短的時間，因此可以 發生快速的程式化。 因此，具有串聯的熔絲及反熔絲之記憶體晶胞係表現 兩種狀態，第一狀態或初始狀態係表現一有限電阻（一般由 AF所支配）’此第一狀態中，因為電阻有限，可有某電流 量流動。第二狀態表現一無限電阻（一開路尺心），結果沒有 電流可流過晶胞（見第5C圖的虛線）。 應注意，對於記憶體晶胞未必嚴格需要一反熔絲，但 在不包括與記憶體晶胞串聯的二極體或電晶體之交點記憶 體陣列中，反熔絲係提供可將一特定記憶體晶胞程式化之 選擇能力。並且’反炼絲的高初始電阻可讓溶絲的個別電 阻降低至任意值，而不危及對於陣列中的一個別記憶體元 件之感測能力。 此外’當不同電壓值施加至記憶體晶胞時，反熔絲的 電阻會改變’可利用此特徵來增強反熔絲在記憶體裝置中 所挺供之έ己憶體晶胞選擇功能。 第1Α圖顯示根據本發明原理之一記憶體晶胞1〇〇的第 一實施例之剖視圖，如第1Α圖所示，記憶體晶胞100的第 一實施例可包括一底導體丨丨〇及位於底導體11 〇上方之一第 一絕緣體120。第一絕緣體丨2〇係沿著一閉合區185的一周邊
本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公D 11 ......................:裝…… (請先閲讀背面之注意事項再填寫本頁) 訂- :線 564427 A7 _______Β7 1 _丨· 1 11 III III '» 五、發明説明（9 ) 而形成，如下文顯示，閉合區185一般係佔用由記憶體的一 交點所界定之區。 可使用諸如鋁、銅、金、鎢及類似物等導電材料及其 任何合金來形成底導體110,亦可使用多晶矽來形成底導體 11〇。可使用諸如矽氧化物及氮化物、鋁氧化物及氮化物、 石夕氤氧化物及類似物等材料來形成第一絕緣體120。 記憶體晶胞100亦可包括一大致佔用閉合區1 85之反 熔絲180。如前述，反熔絲180可由下列材料形成：絕緣體 材料、受到導電材料所分隔之絕緣體材料的多層堆疊、包 括導電内含物之一絕緣材料基質、非晶系及晶系半導體材 料、相變材料、Si與矽化物形成金屬的一多層堆疊之組合 等。第1A圖顯示反熔絲經由圖案化成為一薄晶圓，但未嚴 格限於此情形。 記憶體晶胞1 00可進一步包括一熔絲i 3〇及一絕緣栓 塞140，熔絲130及絕緣栓塞140可分別在反熔絲18〇上方大 致佔用閉合區185的一邊緣及一中心，絕緣體ι2〇、熔絲13〇 及絕緣栓塞140的頂部可能為共面狀。 一般可使用諸如半導體（如Si、Ge)、導體（如Ai、cu、 Ag Au Pt)低融點溫度材料（如Zn、Sn、Pb、In)、耐火 物質（如Ta、W)、過渡金屬（Ni、Cr)及類似物等材料及其任 意合金來开> 成炼絲13 〇。並且，一般可利用藉以形成第一絕 緣體120的材料來形成絕緣栓塞14〇，但特定實施例中，可 能需要將絕緣栓塞140ϋ除留下一空隙。 請注意並未嚴格需要絕緣栓塞140，絕緣拴塞140有助 . ' 丨 —————————^ 本紙張適用中國國家標準（CNS) Α4規格（210X297公D 一 """"""'
•、句_ (請先閲讀背面之注意事項再填寫本頁) 564427 A7 B7 五、發明説明（10 於將熔絲130的剖面積控制在與基材平面平行之一平面 中，譬如與反熔絲180接觸之熔絲130區域。假設可使記憶 體晶胞設有適量的表面積，將不需要絕緣栓塞14〇。 記憶體晶胞100可進一步包括一第二絕緣體1 50及一 頂導體160，二絕緣體150及頂導體160皆位於第一絕緣體 120、熔絲130及絕緣栓塞140的上方。頂導體160可由與用 於形成底導體110類似之材料形成，第二絕緣體150可由與 用於形成第一絕緣體120及絕緣栓塞140之類似材料形成。 第1A圖亦顯示，熔絲130的一内壁係由絕緣栓塞14〇所 包圍，而一外壁由第一絕緣體120所包圍，此構造可提供熔 絲130的側向隔熱並能夠藉由施加電流使熔絲丨30更有效率 地加熱。然而’熔絲的壁包圍未必嚴格取決於絕緣栓塞14〇 及第一絕緣體120。 雖未嚴格限制，熔絲130可能為垂直定向，亦即熔絲 130内的電流具有大致垂直的流向，如此可讓記憶體晶胞插 入相鄰導體之間。特定言之，晶胞可放在導體的一交點陣 列的一交會部上以形成一交點OTP記憶體陣列，這些陣列 的平面可堆疊在彼此頂上藉以鉅幅提高密度，熔絲13〇的垂 直高度可能等於或大於熔絲130的寬度且在部份情形中顯 著較大。 並且，第1A圖雖然顯示頂導體160在閉合區185頂部覆 蓋住整個熔絲130，這並非實施例本發明時所必要。同樣 地’第1A圖亦顯示，底導體no在閉合區185底部覆蓋住整 個反炼絲180,雖然顯示完全覆蓋，僅需要在頂與底導體16〇 本紙張尺度適用中國國家標準（CNS) A4規格（21〇><297公釐） ........ ........:裝..................、可..................線 (請先閲讀背面之注意事項再填寫本頁) 13 564427 A7 B7 五、發明説明（ 與110之間存在一導電路徑即可。因此，在底導體11〇、溶 絲130、反熔絲180及頂導體160之間應存在電性連接，底導 體110、熔絲130、反熔絲180及頂導體160彼此未必需要實 體接觸。 第1B圖為第1A圖的第一實施例之俯視圖，其中顯示熔 絲130及絕緣栓塞140大致佔用位於頂及底導體16〇及11〇的 交點115内之閉合區185的邊緣及中心。反熔絲180(第iB圖 未顯示）可有與絕緣栓塞140及熔絲B0相同的形狀、或可延 伸超過炫絲130並採取不同形狀❶頂及底導鱧16〇及丨1〇在其 各別方向中延伸以形成交點丨15(為便於圖示以虛線區顯 不）。即使閉合區185在圖中完全位於交點115内，未必嚴格 需要此情形。如上述，僅需要經由閉合區185内的結構在頂 與底導體160及110之間保持電連接性。 為簡單起見，第一及第二絕緣體120及150並不包括在 第1B圖中。並且為方便顯示，熔絲及絕緣栓塞14〇在圖 中處於交點處，但頂導體160可覆蓋住整個熔絲130及絕緣 栓塞140。並且，即使一交點ι15顯示於第1B圖中，僅需要 使一重疊區生成於頂與底導體16〇與11〇之間，亦即不需要 不同的第一及第二方向。 並且，第1B圖中，閉合區185在圖中為圓柱形，其中 炫絲130大致佔用閉合區ία的一環帶而絕緣栓塞14〇大致 佔用閉合區185的一中 心 〇 但不限制閉合區185的形狀且可 能包括其他形狀，諸如長方形、正方形、橢圓形或任何其 他閉合形狀。並且，絕緣栓塞14〇可能僅部份地充填閉合區 14 (請先閲讀背面之注意事項再墦寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐） 564427 A7 B7 五、發明説明（12 ) 185内部。 第1C-1D圖顯示第1A圖的第一實施例之變化方式，第 1C圖中，可如圖示放置一薄導體190來增強記憶體晶胞的 性能。第1D圖中，可如圖示以相同目的放置兩個薄導體丨9〇 及190b。薄導體190及/或190b能夠獨立控制與反熔絲18〇 相鄰的材料並在熔絲130與反熔絲180之間提供一更大接觸 面積，薄導體可由鋁、銅、鎳、鈦、鎢、金、金屬氮化物、 摻質矽、鈕、類似物及其合金形成。 第1C圖中’薄導體190放置在閉合區185中的炼絲130 與反熔絲1 80之間，若僅包括單一的薄導體，這將是增加反 熔絲1 80頂表面面積之較佳放置方式。第1 d圖中，第一薄 導體190如第1C圖般地放置在反熔絲18〇及熔絲ι3〇之間， 但亦包括放在底導體11 〇與反溶絲1 8 〇之間的一第二薄導體 190b。 包括；4導體190及/或190b的一項理由在於：導入一種 具有比出現在頂或底導體160或11〇中者更低導熱性之材 料，具有低導熱性的一層可能係有助於將記憶體晶胞與頂 或底導體160、110加以隔離，熱隔離可對於〖2R程序產生的 熱量提供更有效率的使用。 利用一非晶系或晶系半導體作為反熔絲將可提供包 括薄導體190及/或190b之額外理由，首先，與半導體接觸 之導體材料的選擇係決定形成一矯正性接觸或是形成歐姆 性接觸，此接觸的本質可影響到反熔絲18〇的功能。第二， 特定的半導體反熔絲中，藉由經過半導鱧層的金屬移徙來 本紙張尺度適用中關家標準（CNS) M規格⑽χ297公爱） .......................裝..................、ΤΓ..................線· (請先閲讀背面之注意事項再填寫本頁) 15 564427 A7 _B7_ 五、發明説明（13 ) 生成低電阻狀態，此程序係仰賴與半導體相鄰之金屬。薄 導體190及/或190b可對於導體110及160及與半導體相鄰的 金屬層或反熔絲之選擇提供彈性。 如前述，可蝕除部份或全部的絕緣栓塞140而在絕緣 栓塞140區中留下一空隙，此構造提供熔絲13〇鄰近處之極 低導熱性、並提供可使融化或蒸發熔絲材料進入之空間， 這些特性係降低令熔絲130斷開所需要之功率。 第2A-2G圖顯示第1A圖的記憶體晶胞之一種製造方法 的示範性實施例之剖視圖，如第2 A圖所示，可沉積一導電 材料並進行圖案化以形成底導體11 〇，然後，一反熔絲材料 180’可如圖示沉積在底導體11〇上方。在圖案化程序的一部 份中，可在反熔絲材料180,沉積之前利用諸如化學機械式 拋光（CMP)等熟知方法將底導體ι10平面化，同樣地，亦可 將反熔絲材料1 80’平面化。 隨後，一介電膜140’可沉積在反熔絲材料180,上方， 然後如第2B圖所示，可蝕刻介電膜14〇,形成絕緣栓塞14〇， 可使用標準微影及蝕刻方法來形成絕緣栓塞140。 然後，如第2C圖所示，一熔絲材料13〇,可沉積在反熔 絲材料180·上方、甚至在絕緣栓塞14〇上方。可使用一種諸 如原子層沉積（ALD)等沉積方法來確保熔絲材料丨3〇,的厚 度具有一正形塗覆及精密的控制。隨後，可如第2E)圖所示 钱刻熔絲材料13(Γ而留下主要位於絕緣栓塞14〇壁上之熔 絲130，此程序很適合製造具有垂直定向的熔絲13〇。可利 用離子姓刻、反應性離子蝕刻或其他蝕刻技術來異向性蝕 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) .、幻. 16 564427 A7 丨 ___ B7 _ 五、發明説明（14 ) 刻熔絲材料130’藉以形成熔絲130。 請注意熔絲130(此情形中為具有垂直定向的溶絲）一 般係形成於閉合區185内，亦請注意姓刻程序可姓刻反熔絲 材料180’而留下一反熔絲丨80，使得底導體11〇暴露於閉合 區185周邊的區域中。在一絕緣體反熔絲的特殊情形中，因 為膜平面中不具有傳導性，不需將反熔絲材料18〇，圖案 化。進一步注意，具有垂直定向的熔絲13〇之垂直高度“h，， 對於閉合區185的寬度“w”之比值可能很大，諸如5 : i或更 大。當使用異向性敍刻時，此程序先天即留下主要位於絕 緣栓塞140的垂直側壁上之熔絲130，因此保持最小之側向 面積消耗量，故得以精密地控制熔絲13〇的側向厚度“t ”。 請注意，熔絲130的垂直高度“t”對於側向厚度“t”之比值可 能非常大，諸如30 : 1或更大。並且，因為熔絲13〇只位於 閉合區185的周邊，但反熔絲180覆蓋住閉合區185的至少整 個基底’亦可具有相當大之反炼絲面積對於溶絲面積之比值。 然後如第2E圖所示，一絕緣材料120,可沉積在底導體 110上方而覆蓋住閉合區185周邊外之區域。然後如第2F圖 所示將絕緣材料120,圖案化以形成第二絕緣體12〇,可能亦 利用CMP及/或其他平面化方法將絕緣材料12〇,平面化而 暴露出熔絲130及絕緣栓塞140,藉以將第一絕緣體120圖案 化。實際上，第一絕緣體120、熔絲130及絕緣栓塞140之頂 部係可能界定一平面，在此時間點，藉由絕緣體將具有垂 直定向的熔絲130結合在所有垂直側上，此構造可降低從熔 絲到其周遭環境之熱傳遞。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公爱） .....................…裝…… (請先閲讀背面之注意事項再填寫本頁) 、一^_ :線· 17 564427 A7 B7 五、發明説明（丨5 ) …:後為了元成此程序，可在炫絲13〇、絕緣栓塞140 及第一絕緣體120上方之第一方向中沉積及圖案化一頂導 體160。依需要，可利用CMp或其他平面化方法將第二絕 緣體150沉積在頂導體16〇及第一絕緣體丨2〇上方並加以平 面化’所產生的結構顯示於第2G圖（與第1A圖相同）。 若在絕緣栓塞140區中需要一空隙，則可在界定頂導 體160之後藉由濕或乾姓刻來移除絕緣材料。當頂導體16〇 不完全覆蓋絕緣栓塞140時，可取及絕緣栓塞140,易言之， 為了產生一空隙區’頂導體160及絕緣栓塞140彼此可能不 對準，藉以暴露出絕緣栓塞140的一部份作為蝕刻用。生成 空隙之後’第二絕緣體1 50可沉積及圖案化以完成記憶體晶 胞。 可以修改第2A-2G圖所示的步驟藉以製造第ic-lD圖 所示的變化方式，譬如為了製造如第1C圖所示位於反熔絲 180及熔絲130之間的薄導體190，可用第2A-2圖來取代第 2A圖所示的製造步驟。如第2A-2圖所示，一薄導體材料可 沉積在反熔絲材料180’上方並加以圖案化。介電物質14〇, 隨後可沉積在導體材料190’頂上，然後如上述及第2B-2G 圖所示方式繼續此製程。請注意當發生蝕刻以形成熔絲130 時，如弟2D-2圖所示來蝕刻薄導體190及反熔絲180而暴露 出底導體110。 為了如第1D圖所示製造第一及第二薄導體190及 190b，可用第2A-3圖取代第2A圖所示的製造步驟。如圖所 示，一薄導體材料可沉積在底導體11〇上方以形成一第二薄 本紙張尺度適用中國國家標準（CNS) A4規格（2WX297公釐） 18 (訝先閲讀背面之注意事項再填寫本頁) ’、句丨 564427 A7 ______B7_ 五、發明説明（16 ) 導體材料190b，，然後可如上述形成反熔絲18〇。然後，可 /儿積另一薄導趙材料以形成一第一薄導體材料1，，介電 物質140’隨後可沉積在第一薄導體材料19〇，頂上。可如上 述及第2B-2G圖所示繼續此製程。請注意當發生蝕刻形成 熔絲130時，第一及第二薄導體19〇及i9〇b及反熔絲丨8〇分別 受到姓刻，而如第2D-3圖所示暴露出底導體11〇。 雖然未圖示，除了如第1C及1D圖所示的變化方式以外 可能亦有其他變化方式，譬如可能發生更薄的導體或其他 薄導體置放作用，藉以增強熔絲13〇及/或反熔絲18〇的性 能。 第3A圖顯示根據本發明的一型態之一記憶體晶胞3〇{) 的第二貫施例之剖視圖，如圖所示，記憶體晶胞3〇〇可包括 一熔絲330以及形成於熔絲330任一側上之一絕緣體32〇，如 下文所示，熔絲330内部可選擇是否受到完全充填。 晶胞300亦可包括一底導體31〇 ,請注意底導體31〇及 炫絲3 30的垂直部係構成一 “u”形區385，此“U”形區概念更 清楚地顯示於第3D圖，其中底導體3 1〇及熔絲33〇的兩垂直 部係構成“U ·形區385，亦即不具有對於熔絲33〇之水平 部，第3A圖之熔絲330的水平部並非實施本發明所必需。 晶胞300可進一步包括佔用“u”形區385的部份或大致 全體内部之一絕緣栓塞340，晶胞300可進一步包括一反熔 絲380以及絕緣體320與“U”形區385上方之一頂導體360， 請注意熔絲330及絕緣栓塞340可界定一平面。 上文已描述用於形成記憶體晶胞的各種部份之材 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ........................裝—— (請先閲讀背面之注意事項再填寫本頁) .•訂----- :線丨 19 564427 A7 _____B7 ___ 五、發明説明（17 ) (請先閲讀背面之注意事項再填寫本頁) 料，所以不再贅述。並基於前述理由，並非嚴格需要絕緣 栓塞340。並且，當出現有絕緣栓塞34〇時，絕緣體32〇、溶 絲330及絕緣栓塞340的頂表面可為共面狀。 第3B圖顯示第3A圖的第二實施例之俯視圖，如圖所 不，頂導體360可在第一方向中延伸，請注意反熔絲38〇(第 3B圖未顯不）亦可在第一方向中延伸，反熔絲38〇亦可在熔 絲330及絕緣栓塞340頂上之第二方向中延伸。實際上，若 反炼絲3 80為絕緣體，則反熔絲3 go本身在膜平面中即可絕 緣所以不需圖案化。熔絲330及因此“U”形區385包括絕緣 栓塞340及底導體310(第3B圖未顯示）係可在第二方向中延 伸藉以界定交會處的一交點。 第3C-3E圖顯示第3A圖的第二實施例之變化方式，第 3C圖中，一薄導體390可放置在熔絲330與反熔絲38〇之間 而如前述相對於第一實施例的變化方式增強記憶體晶胞 300的性能。請注意薄導體390可改變放置方式而不限於第 3C圖所示的放置方式。 並且，若不像頂導體360般地在第一方向中延伸，薄 導體390可佔用位於熔絲330上方與頂導體360下方之“U” 形區385的一部份，易言之，薄導體39〇可大致限制在由一 父點3 15所界定之《**區域。 第3D圖除了標明“U”形區385之外亦顯示第3A圖的第 二實施例之一變化方式，如上述，熔絲330的水平部並非實 施本發明所必需，第3D圖顯示此概念。 進一步在第3E圖中，薄導體390不需覆蓋住整個“U”形 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 20 564427 五、發明說明（ A7 B7 區385，此變化方式中，薄導體390大致形成於“U”形區3 85 内部中’且熔絲330與反熔絲380接觸，請注意可能具有本 發明範圍内的許多其他變化方式。 雖然第3 A-3E圖相關的記憶體晶胞之上文描述指出·· 溶絲330、絕緣栓塞34〇及“u”形區385係連同底導體31〇在 第二方向中延伸，此定向並非實施本發明所必需。實際上， 溶絲330可與頂導體360相聯且在第一方向中延伸，此情形 中’炫絲330及頂導體360之垂直部現在係構成一倒“U，，形 區385。一絕緣栓塞34〇可再度佔用部份或大致全體的倒 “U”形區385，記憶體晶胞3〇〇可進一步包括大致佔用位於 底導體3 10上方的倒“u”形區385底部之一反熔絲380。 第4A-4G圖顯示第3A圖的記憶體晶胞300的第二實施 例之一種製造方法的一示範性實施例之剖視圖，如第4 a圖 所示’可沉積一絕緣體材料且進行圖案化以形成絕緣體 320，絕緣體320可圖案化以界定一可構成“u”形區3 85之溝 道’並且，閉合區3 85可具有大的高度對於寬度之比值（5 : 1或更大）。 然後，如第4B圖所示，一熔絲材料330,可沉積在溝道 内、甚至絕緣體320上方，此沉積自然構成熔絲330的“U，， 形。可利用如ALD及類似的沉積方法來達成第一絕緣體320 包括垂直壁的正形塗覆，然後將一導體材料31〇，沉積在熔 絲材料330’上方包括“U”形區385内。 然後如第4C圖所示，可利用諸如CMP等標準方法將熔 絲材料330·及導體材料310,平面化，在此時間點，絕緣體 本紙張尺度適用中國國家標準（Ο®〉A4規格（210X297公釐）
21 564427 A7 -----------Β7___ 五、發明説明（19 ) 32〇、底導體3 10及熔絲330可為共面狀。 然後’如第4D圖所示，可利用諸如濕蝕刻、反應性離 子飯刻、離子打薄及類似方式等蝕刻技術優先將底導體3 10 姓刻至指定深度，使得底導體3 10形成“U”形區385的一側 向部。 然後，如第4Ε圖所示，可沉積一絕緣栓塞材料340,以 充填“U”形區385内部，並可將產生的表面加以平面化，在 此時間點，絕緣栓塞34〇、絕緣體320及熔絲330可如第4F 圖所示為共面狀。 然後’為了完成程序，可沉積及圖案化一反熔絲材料 及另一導體材料以如第4G圖（與第3Α圖相同）所示形成反 炫絲380及頂導體360。請注意，為了沉積導體360，可將反 熔絲380平面化。並且，頂導體360的平面化可為製程的一 部份。 熟悉此技藝者可以修改第4A-4G圖指示的步驟藉以產 生如第3C-3E圖所示的變化方式，並且，可類似第一實施 例所描述般地生成一空隙。 雖然已參照示範性實施例來描述本發明，熟悉此技藝 者能夠對於本發明上述實施例作出各種修改而不脫離本發 明之真實精神與範圍。本文所用的名稱與描述僅為示範性 質而非限制，特定言之，雖已利用範例描述本發明的方法， 可以與圖示不同的次序進行或同時進行本發明的步驟，熟 悉此技藝者瞭解在申請專利範圍及相等物所界定之本發明 的精神與範圍内可具有上述及其他變化方式。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
22 564427 A7 B7 五、發明説明（2〇 ) 元件標號對照 R1F···初始低電阻 RIaf···初始高電阻 RIf···指定值之電阻 R2p…開路 R2AF…較低電阻 Ic…臨界電流 Vc···臨界電壓 VR…讀取電壓 100,300…記憶體晶胞 110,310···底導體 115J15···交點 120,320···第一絕緣體 120’…絕緣材料 130,330···熔絲 130’·33(Γ ···炫絲材料 140J40···絕緣栓塞 140’…介電膜 150···第二絕緣體 160,360···頂導體 1 80,3 80，380’…反炫絲 180’…反熔絲材料 185···閉合區 190···第一薄導體 190’…第一薄導體材料 190b…第二薄導體 190b’…第二薄導體材料 310’…導體材料 320···絕緣艎 340’…絕緣栓塞材料 385···“υ”形區 390···薄導鱧 .......................裝..................、玎..................線. (請先閲讀背面之注意事項再填寫本頁) 23 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐）

Claims (1)

  1. 564427 ABC D 六、申請專利範圍 1· 一種記憶體晶胞（100,300)，其包含： 一頂導體（160,360)，其在一第一方向中延伸； 一底導體（110,310) ’其在一第二方向中延伸以在 該等頂導體（160,360)與底導體（110,310)之間界定一重 疊區（115·315)，該底導體（11〇,31〇)具有與該頂導體 (160,360)之電連接性； 一熔絲（130J30)，其形成於該重疊區（115,315)中 而具有與該等頂導體（160,360)及底導體（110·310)之電 連接性；及 一反熔絲（180,3 80)，其與該熔絲（130,330)形成電 性串聯。 2· 如申請專利範圍第1項之記憶體晶胞（100,300)，其中·· 將該熔絲（130,330)定形為大致沿著該熔絲 (130.330)的一中心於該熔絲（130,330)中存在一空隙。 3· 如申請專利範圍第1項之記憶體晶胞（100,300)，其中 該熔絲（130,330)大致佔用靠近該重疊區（115,315)之一 閉合區（185·385)，該記憶體晶胞（100,300)進一步包 含： 一絕緣栓塞（140,340)，其大致佔用該閉合區 (185·385)的一中心，使得該熔絲（130,330)的一内壁受 到該絕緣栓塞（140,340)所包圍；及 一絕緣體（120,320)，其沿該閉合區（185,385)的一 周邊形成，使得該熔絲（130,330)的一外壁受到該絕緣 體（120.320)所包圍。 暮纸張尺芰远S囚家樣準iCNS ) Α4規格（210X297公釐； 24 六、申請專利範圍 4·如申請專利範圍第1項之記憶體晶胞（100,300)，其中 該熔絲（130,330)大致佔用靠近該重疊區（115 315)之一 閉合區（185,385)，該記憶體晶胞（1〇〇 3〇〇)進一步包 含： 一薄導體（190,390)，其在該等熔絲（130,330)與反 炫絲（180,380)之間形成於該閉合區（185,385)中。 5.如申請專利範圍第4項之記憶體晶胞（1〇〇 j〇0),其中 該薄導體（190,390)為一第一薄導體（19〇39〇)，該記憶 體晶胞（100,300)進一步包含： 一第二薄導體（190b，390b)，其在該等反熔絲 (1 80，j 80)與該頂導體（160,360)及該底導體（11〇,3 1〇)的 一者之間形成於該閉合區（185,385)中。 6· 一種形成記憶體晶胞（1〇〇,3〇〇)之方法，其包含： 形成在一第一方向中延伸之一頂導體（16〇36〇); 形成在一第二方向中延伸之一底導體（11〇,31〇)， 以在該等頂導體（160,360)與底導體（ιι〇,3ΐ〇)之間的一 交會部處界定一重疊區（115,315)，該底導體（11〇 31〇) 具有與该頂導體（160,360)之電連接性； 在該重疊區（115,315)中形成一熔絲（130,330)而具 有與該等頂導體（160,3 60)與底導體（11〇 j10)之電連接 性；及 形成與該熔絲（130,330)電性串聯之一反熔絲 (180.380) 〇 7.如申請專利範圍第6項之方法，其中該熔絲（13〇,33〇) 六、申請專利範圍 大致佔用靠近該重疊區（115,315)之一閉合區 (1 85，385)，該方法進一步包含： 形成一大致佔用該閉合區（185,385)的一中心之 絕緣栓塞（140,340)，使得該熔絲（130,330)的一内壁受 到該絕緣栓塞（140,340)所包圍；及 沿該閉合區（185，385)的一周邊形成一絕緣體 (12 0，3 2 0)’使得該炫絲（13 0，3 3 0)的一外壁受到該絕緣 體（120,320)所包圍。 8·如申請專利範圍第7項之方法，其進一步包含： 在該等熔絲（130,330)與反熔絲（180,380)之間於 該閉合區（185·385)中形成一薄導體（190,390)。 9·如申請專利範圍第8項之方法，其中該薄導體（190,390) 為一第一薄導體（190,390)，該方法進一步包含： 在該反熔絲（180,380)與該底導體（11〇,310)及該頂 導體（160,360)的一者之間於該閉合區（185,385)中形 成一第二薄導體（19〇b,390b)。 10.如申請專利範圍第！項之記憶體晶胞（1〇〇,3〇〇)，其中 該反熔絲（180J80)的一電阻隨著跨過該反熔絲 (18CL380)的電壓變化而改變。 孓人:k尺度U用屮S國家標辛丨CNS .) A4規格（2 10 X 297公楚） 26
    裝 訂 讀
TW091117918A 2001-09-28 2002-08-08 One time programmable fuse/anti-fuse combination based memory cell TW564427B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/964,768 US6580144B2 (en) 2001-09-28 2001-09-28 One time programmable fuse/anti-fuse combination based memory cell

Publications (1)

Publication Number Publication Date
TW564427B true TW564427B (en) 2003-12-01

Family

ID=25508968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091117918A TW564427B (en) 2001-09-28 2002-08-08 One time programmable fuse/anti-fuse combination based memory cell

Country Status (6)

Country Link
US (1) US6580144B2 (zh)
EP (1) EP1298729A3 (zh)
JP (1) JP2003115574A (zh)
KR (1) KR20030027859A (zh)
CN (1) CN1409399A (zh)
TW (1) TW564427B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469339B (zh) * 2005-03-31 2015-01-11 Freescale Semiconductor Inc 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6879021B1 (en) * 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith
US8148251B2 (en) 2004-01-30 2012-04-03 Hewlett-Packard Development Company, L.P. Forming a semiconductor device
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
JP4383987B2 (ja) * 2004-08-18 2009-12-16 株式会社東芝 Ｍｏｓ型電気ヒューズとそのプログラム方法
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
KR100620705B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
JP4560818B2 (ja) * 2005-07-22 2010-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
EP1966841B1 (en) * 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
EP1979912B1 (en) * 2006-01-27 2012-11-21 Kilopass Technology, Inc. Electrically programmable fuse bit
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
KR100764343B1 (ko) 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
KR100875165B1 (ko) * 2007-07-04 2008-12-22 주식회사 동부하이텍 반도체 소자 및 제조 방법
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7715219B2 (en) 2008-06-30 2010-05-11 Allegro Microsystems, Inc. Non-volatile programmable memory cell and memory array
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
JP5617380B2 (ja) * 2010-06-25 2014-11-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8610243B2 (en) * 2011-12-09 2013-12-17 Globalfoundries Inc. Metal e-fuse with intermetallic compound programming mechanism and methods of making same
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
JP6218388B2 (ja) * 2012-02-06 2017-10-25 アイメックＩｍｅｃ 自己絶縁型導電性ブリッジメモリデバイス
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR102327140B1 (ko) 2015-11-30 2021-11-16 삼성전자주식회사 Otp 메모리 소자와 그 제조방법 및 그 메모리 소자를 포함한 전자 장치
US20170309565A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices
US11948630B2 (en) * 2021-11-04 2024-04-02 Applied Materials, Inc. Two-terminal one-time programmable fuses for memory cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011791A (en) * 1989-02-03 1991-04-30 Motorola, Inc. Fusible link with built-in redundancy
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5311053A (en) * 1991-06-12 1994-05-10 Aptix Corporation Interconnection network
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5321322A (en) * 1991-11-27 1994-06-14 Aptix Corporation Programmable interconnect architecture without active devices
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
US6509624B1 (en) * 2000-09-29 2003-01-21 International Business Machines Corporation Semiconductor fuses and antifuses in vertical DRAMS
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US6653710B2 (en) * 2001-02-16 2003-11-25 International Business Machines Corporation Fuse structure with thermal and crack-stop protection
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469339B (zh) * 2005-03-31 2015-01-11 Freescale Semiconductor Inc 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列

Also Published As

Publication number Publication date
US6580144B2 (en) 2003-06-17
JP2003115574A (ja) 2003-04-18
EP1298729A2 (en) 2003-04-02
EP1298729A3 (en) 2004-10-13
US20030062595A1 (en) 2003-04-03
KR20030027859A (ko) 2003-04-07
CN1409399A (zh) 2003-04-09

Similar Documents

Publication Publication Date Title
TW564427B (en) One time programmable fuse/anti-fuse combination based memory cell
TWI275096B (en) One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
EP2156481B1 (en) An electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US6559516B1 (en) Antifuse structure and method of making
KR100789045B1 (ko) 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
TWI277194B (en) Vertically oriented nano-circuit and method to form thereof
US6870751B2 (en) Low-energy writing in cross-point array memory devices
CN101789489B (zh) 相变存储器单元及形成的方法
CN106058044B (zh) 高密度电阻性随机存取存储器（rram）
CN100481552C (zh) 相变元件及其制造方法与相变存储单元
KR20030097714A (ko) 메모리 저장 장치 및 대용량 저장 장치 제조 방법
JP2006344976A (ja) 相変化記憶素子及びその製造方法
CN1881576A (zh) 可再编程熔丝结构及方法
US20040197947A1 (en) Memory-cell filament electrodes and methods
US20040203183A1 (en) Phase change memory element capable of low power operation and method of fabricating the same
TW200400657A (en) Memory structures
WO2010140210A1 (ja) 半導体記憶装置およびその製造方法
JP2008153664A (ja) 相変化メモリ素子とその製造方法及び動作方法
US20080186762A1 (en) Phase-change memory element
WO2000019537A1 (fr) Memoire rom tridimensionnelle
JP2006179778A (ja) 半導体装置及びその製造方法
US20160005690A1 (en) Electrical fuse with metal line migration
US20080251885A1 (en) Fuse structure, semiconductor device, and method of forming the semiconductor device
US20230263080A1 (en) Confined phase-change memory cell with self-aligned electrode and reduced thermal loss
KR20220133284A (ko) 상변화 물질 스위치 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees