CN107393808A - 制造半导体器件的方法和裸芯片 - Google Patents
制造半导体器件的方法和裸芯片 Download PDFInfo
- Publication number
- CN107393808A CN107393808A CN201710267242.0A CN201710267242A CN107393808A CN 107393808 A CN107393808 A CN 107393808A CN 201710267242 A CN201710267242 A CN 201710267242A CN 107393808 A CN107393808 A CN 107393808A
- Authority
- CN
- China
- Prior art keywords
- mask
- chip
- substrate
- semiconductor devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
Abstract
用于制造半导体器件的方法包括:在晶片上设置结构化层;以及在结构化层的选定部分上选择性地设置物质。裸芯片包括衬底上的半导体器件,其中,半导体器件包括物质,并且其中,物质具有相对于衬底的底表面或顶表面中的一个或更多个陡峭的侧壁。
Description
技术领域
本申请涉及制造半导体器件的方法。
背景技术
光刻是微细加工中用于对薄膜或衬底的部分进行图案化的工艺。光刻使用光将几何图案从光掩膜转移到衬底上的光敏化学光致抗蚀剂。一系列化学处理然后或者将曝光图案刻印成期望图案或者使得能够将新材料沉积成期望图案。
近年来,喷墨印刷已经用于半导体器件的制造中。可以控制喷墨印刷以选择性地递送待沉积在晶片的一个或更多个选定部分上的物质。因此,当在半导体器件的制造中使用喷墨印刷时,实现了非常大的灵活性。然而,期望提高喷墨印刷技术的精度。
发明内容
根据方法的实施方式,方法包括在晶片上设置结构化层,以及在结构化层的选定部分上选择性地设置物质。
根据裸芯片的实施方式,裸芯片包括衬底上的半导体器件,并且半导体器件包括物质。该物质具有相对于衬底的底表面或顶表面中的一个或更多个陡峭的侧壁。
附图说明
通过参照以下附图的示例性实施方式和示例性实施方式的以下描述,本文公开的技术的目的和特征将变得显而易见,其中,除非另有说明,否则贯穿各个附图相同的附图标记指代相同的部件。
图1示出了方法的一个实施方式;
图2A至图2E示出了形成衬底的方法的一个实施方式的截面图;
图3A至图3E示出了形成衬底的方法的一个实施方式的截面图;
图4A至图4E示出了形成衬底的方法的一个实施方式的截面图。
所示的结构和/或器件不一定按比例绘制。
具体实施方式
以下,参照附图公开了实施方式、实现方式和相关联的效果。如本文所使用的,相同的术语在整个说明书中指代相同的元素。
图1示意性地示出根据一些实施方式的方法的流程图。方法可以用于制造半导体器件芯片。在一些实施方式中,设置在晶片衬底上的多个半导体器件结构形成基于晶片衬底所制造的相应的多个集成电路的一部分。例如,半导体器件芯片可以包括一个或更多个集成电路中的每一个。在一些实施方式中,半导体器件包括功率晶体管。在一些实施方式中,半导体器件包括微机电元件或微机电系统(MEMS)。例如,半导体器件可以包括诸如压力传感器元件这样的机械传感器元件。在一些实施方式中,上述元件中的至少两个被组合在半导体器件芯片中。
在所示的实施方式中,方法包括在晶片上设置结构化层以及在结构化层的选定部分上选择性地设置物质。因此,可以在半导体器件的制造工艺中实现在晶片的选定部分处选择性地递送物质的方法,例如喷墨技术、微气溶胶印刷技术或微挤出印刷技术。在所示的实施方式中,通过结构化层协助印刷,因为在印刷过程中,结构化层用作相对于在使用喷墨技术时递送的物质的掩膜层,有时也称为辅助掩膜。在所示的实施方式中,当与在不使用辅助掩膜的情况下利用喷墨印刷的技术相比时,可以实现物质到衬底上的选定递送的提高的精度。在所示的实施方式中,与使用来自喷墨打印机的小滴相比,通过利用设置在衬底上的掩膜实现了更高的精度。在一些实现方式中,方法还包括从晶片衬底去除结构化层。在一些实施方式中,物质选自液体、液体中的悬浮体和浆料中的一种。
现在,参照图1,在S110处,在一个实施方式中,方法包括设置包括多个半导体器件结构的晶片。在一些实施方式中,半导体器件结构形成集成电路的一部分。半导体器件结构可以被配置为形成诸如电阻器、电感器和电容器这样的无源电路元件。此外,半导体器件结构可以被配置为形成诸如晶体管这样的有源电路元件。本领域技术人员将理解,在设置半导体器件结构以形成集成电路的情况下,可以在单个半导体器件结构中包括大量无源电路元件和有源电路元件。在一个实施方式中,半导体器件结构包括在传感器芯片产品内。晶片通常可以被设置现有技术中已知的前端处理。
在S120处,方法包括在晶片衬底上设置掩膜层。在一些实施方式中,使用光刻技术设置掩膜层。例如,掩膜可以被设置为正性抗蚀剂掩膜或者负性抗蚀剂掩膜。其他实施方式包括氧化物硬掩膜。在另外的其他实施方式中,掩膜层设置为氮化物掩膜。掩膜层可以是结构化的。例如,掩膜可以设置有适于在其他工艺步骤中容纳物质的开口,例如在喷墨印刷步骤步骤的过程中容纳墨,所述喷墨印刷步骤被执行以将墨选择性地注入至少一个选定开口中。
在一些实施方式中,物质被设置为墨,或者物质形成墨的一部分。如本文所用,词语“墨”是指适于与喷墨技术一起使用以将物质递送到衬底的物质。通过使用可控喷墨打印机,可以选择性地执行喷墨打印。例如,在S130处,方法包括将液体喷墨印刷到晶片的第一选定部分上。在一些实施方式中,液体包括悬浮体。在一些实施方式中,悬浮体是导电的。例如,通过使用可控喷墨打印机,可以选择性地执行喷墨打印。所实现的至少一个益处是,可以根据喷墨打印机的控制将液体沉积在衬底上。在一些实施方式中,控制喷墨打印机以执行诸如以下步骤:使被配置成分配液体的喷嘴和用于衬底的支承件相对于彼此移动,使得在衬底上形成液体的预定图案和/或分布。通常,在一些实施方式中,在设置物质的动作时,物质为选自液体、液体中的悬浮体和浆料中的至少一种。在一些实施方式中,物质包括金属。
在一些实施方式中,方法还包括使用物质来补充晶片的选定部分处的电路元件结构。在一些实施方式中,晶片包括多个半导体器件结构,并且电路元件结构形成半导体器件结构的一部分。例如,在一些实施方式中,图案可以是包括例如并排布置的多个熔断器的熔断器组图案。在一些实施方式中,电路元件结构形成晶片测试电路结构的一部分。因此,例如,对喷墨打印机的控制可以基于对晶片执行的测量的结果。例如,在关于导体路径测量了被测量电阻值的情况下,可以将喷墨打印机控制成添加导电液体以形成导电元件,该导电元件被配置为加宽导体路径从而将路径电阻减小到低于被测量电阻值的预定电阻值。在一些实施方式中,在晶片的选定部分上选择性地设置物质这一动作在晶片上对信息进行数字编码。例如,通过在熔断器组中选择性地设置导电元件,可以为与该熔断器组相关联的半导体器件编码值的数字表示。
通常,方法可以还包括使物质硬化。例如,在S140,方法包括使液体硬化。硬化可以包括使溶剂从液体中蒸发。在一些实施方式中,方法还包括使物质烧结。例如,在液体包括悬浮体的情况下,硬化可以包括使悬浮体烧结。应当理解,烧结仅是硬化悬浮体的一个示例。此外,在一些实施方式中,可以不需要硬化液体的专门工艺步骤。
在一些实施方式中,物质适于使衬底的选定部分处的电路元件钝化。例如,在S150,示例性方法包括将第二液体喷墨印刷到晶片上。第二液体可以包括树脂。在一些实施方式中,树脂包括介电树脂。在一些实施方式中,介电树脂被印刷到晶片的第二选定部分上。
在S160,方法包括使液体硬化。例如,硬化可以包括使溶剂从液体中蒸发。在一些实施方式中,使物质硬化这一动作包括使物质固化(curing)或使物质交联。例如,在液体包括树脂的情况下,硬化可以包括使树脂固化。此外,在一些实施方式中,可以不需要使液体硬化的专门工艺步骤。
在S170,方法包括去除掩膜材料。在一些实施方式中,掩膜材料从衬底完全去除。在一些实施方式中,例如,在掩膜是硬掩膜的情况下,去除掩膜材料可以限于去除过量的掩膜材料。例如,在一些实施方式中,在掩膜上执行化学机械抛光以去除掩膜材料。至少一种效果可以是,在去除掩膜材料的过程中,印刷在掩膜材料顶上的物质也被去除。
在S180,确定是否应当在先前制造的层的顶上添加另一层材料。如果是,则方法还可以包括如上所述那些的一个或更多个步骤。特别地,可以重复上述方法或上述方法的一部分的流程,以便通过喷墨印刷(其中可以根据本文公开的技术使用掩膜层)在晶片上选择性地添加另外的导电和/或介电元件。如果不是,则在S199,方法可以继续执行其他前端或后端工艺。
通常,在一个实施方式中,裸芯片包括衬底上的半导体器件。在一些实施方式中,衬底是平面的。在一些实施方式中,例如,由于在先前的制造步骤期间形成的半导体器件结构而使得衬底具有非平面拓扑。半导体器件包括具有侧壁的物质。具体地,物质可以形成半导体器件的元件、部件或结构特征。侧壁相对于衬底的底表面和/或顶表面大体上是陡峭的。至少一个效果可以是当从侧壁的底部沿着侧壁向上观察到侧壁的顶部时,侧壁看起来大体上没有弯曲。在一些实施方式中,由于抗蚀剂掩膜中的底切,侧壁可以包括突出部分或鼻状部分。由于制造结构化层作为用于在衬底上印刷物质的辅助掩膜的能力(其中,结构化层的结构具有陡峭的侧壁),因此具有陡峭侧壁的物质可以利用本文所述的技术来制造。在一些实施方式中,晶片的选定部分上的物质是导电的并且配置半导体器件的元件。在一些实施方式中,元件是构造性熔断器元件。在一些实施方式中,半导体器件包括布置在包括构造性熔断器元件的熔断器组中的多个熔断器元件。在一些实施方式中,导电物质被介电物质覆盖。现在将参照附图中所示的截面图来描述示例性实施方式。
图2A至图2E示出了形成衬底的方法的实施方式的截面图。现在,参照图2A,设置晶片或其他衬底210。衬底可以具有平坦表面211。在一些实施方式中(附图中未示出),衬底具有除了平面之外的拓扑。例如,衬底可以是半成品,其包括其上制造有向衬底提供拓扑的半导体器件结构的基底衬底。在这种情况下,在本文所述的工艺步骤中使用的衬底的表面可以是非平坦的。
接下来,如图2B所示,并且如上参照通过图1中的流程图所示的方法的实施方式所描述的,辅助掩膜设置有形成在衬底210上的掩膜层220。掩膜层220被结构化。例如,掩膜层220可以包括掩膜沟槽和/或掩膜孔,有时也称为掩膜通孔。为了给出示例,图2B示意性地示出了第一掩膜孔223的第一截面。此外,为了给出另一示例,图2B示出了第二截面,其是第二掩膜孔224的截面。在图2B的示例中,应当理解,截面还可以描绘掩膜沟槽,其中掩膜沟槽延伸进入和离开具有截面图的截面的平面;例如,掩膜沟槽可以垂直于所述平面延伸。
图2C示意性地示出了具有掩膜层220和沉积在第一掩膜孔223中的第一物质230的共同定位的小滴的衬底210,并且可能由于用于分配第一物质230的印刷装置的可接受的不精确性导致所述小滴还沉积在第一掩膜孔223的周围,即沉积在与第一掩膜孔223相邻的掩膜层220的肩部上。在一些实施方式中,第一物质230是液体。在一些实施方式中,液体是可喷墨的,即,该液体适用于喷墨印刷装置。第一物质230也可以是包括在液体中的悬浮体。使用根据本示例的掩膜的至少一个效果可以是,即使第一物质230没有被精确地布置在第一掩膜孔223的顶部上,也可以提供使得第一物质230被实际上吸入到第一掩膜孔223中的毛细力。在一些实施方式中,悬浮体包括诸如金属这样的导电材料。在一些实施方式中,第一物质230是浆料。在一些实施方式中,浆料适用于挤出装置,挤出装置被配置成将浆料选择性地分配到或以其他方式递送到衬底210的选定部分。
图2D示意性地示出了具有掩膜层220和沉积在第二掩膜孔224中以及第二掩膜孔224周围(即在围绕孔224的掩膜层220的边缘上)的第二物质240的小滴的衬底210。应当理解的是,图2D中所示的实施方式是可选的,并且仅是示出如下的示例:方法可以包括在衬底210上选择性地设置物质的多个步骤,并且特别地,方法可以包括在掩膜层220的开口中注入物质的多个步骤。在图2D所示的示例中,考虑到第二物质240,其可以与第一物质230相同。第二物质240也可以不同于第一物质230。与第一物质230类似,在一些实施方式中,第二物质240可以是液体。在一些实施方式中,液体适用于喷墨打印装置。在一些实施方式中,第二物质240是包括在液体中的悬浮体。在一些实施方式中,悬浮体是导电材料,例如金属。在一些实施方式中,第二物质240是浆料。在一些实施方式中,浆料适用于挤出装置。例如,浆料是电介质。在一些实施方式中,第二物质被选择性地施加在第一物质230的顶部上(图2D中未示出)。例如,在第一物质导电的情况下,第二物质可以是将导电的第一物质的一部分与衬底210上的其他导体隔离到导电的第一物质被介电的第二物质覆盖的程度的电介质。
图2E示意性地示出去除掩膜层220之后的衬底210。第一物质230被存留以形成第一结构化元件231。第一物质230是固体。由于掩膜层中的孔的陡峭侧壁,第一结构化元件231相对于衬底210的大体平坦的表面211而具有陡峭壁235。同样,第二物质240被存留以形成第二结构化元件241。第二物质240是固体,并且相对于衬底210的大致平坦的表面211也具有陡峭壁245。
应当理解,上述实施方式,方法和技术之后可以是进一步的工艺步骤。例如,可以在具有第一结构化元件231和第二结构化元件241的衬底上沉积另外的材料层,使得在成品中,例如在包括半导体器件的裸芯片中,第一结构化元件231的陡峭壁235和/或第二结构化元件241的陡峭壁245不需要面对空气。第一结构化元件231和/或第二结构化元件241可以在上述步骤被执行之后被掩埋在下面和/或由沉积在衬底上的材料封装。第一结构化元件231和/或第二结构化元件241可以位于晶片的有源区中,例如,以形成半导体器件的电元件的一部分。在一些实施方式中,第一结构化元件231和/或第二结构化元件241形成在晶片的任何有源区之外,例如用于晶片测试,并且在一些实施方式中,在第一结构化元件231和/或第二结构化元件241形成在切口区中的情况下,第一结构化元件231和/或第二结构化元件241在晶片的后续切割(dicing)中丧失。
使用上述技术来制造金属层的夹层结构,这特别是由于辅助掩膜使得能够以高水平的精度印刷,例如,可以根据制造期间的检测按照、需要制造精确的电容元件。例如,在辅助掩膜层中的开口内,可以形成包括介电物质层和另一金属层的夹层电容电路元件。精确的电容元件的电容值可以通过在印刷精确的电容元件的工艺中调整介电层的厚度和/或通过从具有不同介电常数的各种介电物质中选择介电物质来被控制,以实现期望的电容值。
图3A至图3E示出了形成衬底的方法的实施方式的截面图。现在,参照图3A,设置晶片或其他衬底310。该衬底可以具有平坦表面311。
如图3B中示意性所示,并且如上面参照通过图1中的流程图示出的方法的实施方式所描述的,在衬底310上设置掩膜层320。掩膜层320被结构化。例如,掩膜层320可以包括掩膜池325。为了给出一个示例,图3B示出了掩膜池325的截面。在图3B的示例中,显而易见的是,掩膜池325要比通过使用本文(特别是参照图1)所描述的技术设置在池中的物质的小滴更宽。在图3B所示的示例中,池325的底部由衬底310的表面311形成。
此外,现在参照图3C,在池325中沉积几小滴物质350。如以上参照图1所述,在一些实施方式中,物质350是液体。特别地,在一些实施方式中,物质350是可喷墨的,并且喷墨印刷机可以用于将物质350选择性地分配到掩膜池325中。在一些实施方式中,物质350是被选择性地挤出或以其他方式被分配且被递送到掩膜池325的浆料。与能够被控制以选择性地沉积在掩膜池325中的最小量的物质350相比,掩膜池325的容量更大。因此,如图3C所示,设置在掩膜池325中的物质350没有完全填充掩膜池至其容量的极限。在置于掩膜池325中的物质350的粘度与物质350的表面张力相比更低的情况下,物质350侧向流动以覆盖掩膜池325的大部分底部或整个底部(如图3C中由水平箭头所指示的)。在一些实施方式中,通过降低物质350变形阻力(即,降低物质350的粘度)来增强物质350在掩膜池325内的流动。例如,加热物质350可以降低物质的粘度。可以选择性地设置加热,例如通过使辐射选择性地指向掩膜池325的位置。在一些实施方式中,在物质350已经被选择性地沉积在晶片上的一个或更多个选定位置之后,执行被插入到工艺步骤的流程中的另一工艺步骤,其中晶片被全局加热和/或晶片的表面全面暴露于热辐射,以增加物质350的粘度。
图3D示意性地示出了设置有形成在掩膜层320中的掩膜池325的衬底310,其中,由于物质350在掩膜池325内的流动,掩膜池325的底部例如完全被物质350覆盖。在一些实施方式中,特别是在如上文参照图1所述执行硬化步骤的情况下,物质350在被硬化时形成要制造的装置的结构化元件351。
图3E示意性地示出在从衬底310去除掩膜层之后的衬底310。结构化元件351被设置在衬底310的顶部。结构化元件351具有大体陡峭的壁355。
本文公开的技术的至少一个优点是通过选择用于物质350的正确材料,通过调整工艺步骤,确定掩膜池325的合适体积和/或形状,选择被递送到掩膜池325的物质350的体积等,可以控制形成在掩膜池325中的结构化元件351的特性和属性,以满足关于电、磁和/或机械要求的需求。由于可以例如基于在处理期间获得的测量结果来控制印刷工艺,因此可以调整印刷工艺以获得具有期望特性的结构化元件。在一些实施方式中,物质是适于蚀刻衬底的基础材料的蚀刻物质。
图4A至图4E示出了形成衬底的方法的实施方式的截面图。在各个实施方式中,除了物质被设置为具有破坏作用的蚀刻剂之外,图4A至图4E所示的方法类似于上述的那些。
图4A示意性地示出了晶片或其他衬底410。衬底410可以具有平坦表面411。
图4B示意性地示出了其上添加有衬底层430的衬底410。在一些实施方式中,衬底层430例如是金属层。
图4C示意性地示出了在衬底层430上设置的掩膜层420。掩膜层420被结构化。例如,如图4C所示,掩膜层420可以设置有被配置为容纳选择性递送的物质的第一开口425。掩膜层420中的第一开口425因此被配置为将物质引导到衬底层430的表面的、暴露于第一开口425的一部分上。类似地,掩膜层420可以包括第二开口426。
图4D示意性地示出了被选择性地递送到掩膜层420中的第一开口425的物质440。在一些实施方式中,使用如上所述的喷墨印刷技术来分配物质440。物质440可以是蚀刻剂,例如液体蚀刻剂,其如图4D中示意性所示蚀刻在基础衬底层430的材料。至少一个优点是掩膜层420中的第一开口425可以将蚀刻剂引导到衬底层430的表面上,由此可以精确地选择蚀刻剂的位置。此外,图4D示意性地示出了第二物质460被选择性地递送到掩膜层420中的第二开口426,例如上文参照图2D所述。
图4E示意性地示出了在去除掩膜层420之后和在去除物质440之后的、包括衬底层430的衬底410。由于物质440的蚀刻效果,衬底层430包括开口435。例如,在衬底层430形成为电线的情况下,开口435实际上可以中断电线。例如,在一些实施方式中,可以布置多个电线以设置熔断器组。可以通过使用上述技术来执行对电线的选择性破坏,以便设置熔断器组中的选定熔断器。特别地,在例如根据在晶片上执行的测量而确定的位置处将物质选择性地喷墨印刷到电线上,可以选择性地蚀刻并且因此破坏电线以实现“熔断器熔断”效果。换句话说,先前建立的电连接被移除。应当理解,在一些实施方式中,本文公开的技术也可以在稍后阶段使用以选择性地重新建立移除的电连接。在根据本文公开的技术的下一个喷墨印刷步骤中,可以通过将导电物质进一步印刷在已熔断的熔断器的位置(即,开口435的位置)来使已熔断的熔断器复位。同时,在所说明的示例中,第二物质已经变为固体,第二物质形成由掩膜层420中的第二开口的壁形成的元件461,元件461具有陡峭侧壁465。
应当理解,本文公开的技术可以在制造半导体器件的任何阶段应用。例如,衬底210,310,410可以是包括完整或不完整的半导体器件结构的未完成产品。可能需要诸如上文参照附图所描述的其他工艺步骤来完成半导体器件结构,从而以加工顺序获得包括半导体器件的裸芯片成品。
还应当理解,上面描述的示意性示出的示例可以是未完成的。因此,在执行根据本公开内容的方法步骤之后,可能需要执行进一步的步骤以获得功能完善的半导体器件产品成品。
虽然关于包括导电和/或介电材料的电元件描述了上面公开的技术,但是也可以使用这些技术以形成满足机械功能的元件,例如(例如,通过分配和/或吸收或以其他方式减轻机械应力来)增强衬底对机械应力的耐受性。
在一些实施方式中,本文所述的技术用于形成对准标记。掩膜可以用于在掩膜中设置腔的图案。沉积在图案的腔中的物质可以形成用于在去除掩膜之后的后续对准步骤中使用的对准标记。
在一些实施方式中,本文所述的技术用于选择性地覆盖制造在衬底上的半导体器件结构的单独电路元件或其他部分。如上文参照工艺步骤S130和S150而提供的示例中所描述的那样,在一些实施方式中,一个掩膜层可以用于在衬底的一个或更多个位置处选择性地沉积一种或更多种物质。
在第一物质和第二物质被选择性地沉积在衬底上的同一位置的情况下,第一物质和第二物质可以在功能上与彼此相关。例如,第二物质可以是介电的,而第一物质可以是导电的,并且电介质用作使导电物质电隔离的绝缘体。在一些实施方式中,第二物质可以与第一物质起反应。例如,因此可以形成第三层,该第三层被夹在第一物质和第二物质之间并且作为第二物质与第一物质的化学反应产物而不同于第一物质和第二物质。
本文公开的技术的至少一个效果是可以在不使用常规工艺的情况下获得常规工艺的结果。此外,可以选择性地沉积物质以在晶片上设置功能性和/或信息,其可以基于与制造工艺本身中的晶片相关的信息。例如,所测量的物理特性的数字表示可以被编码成熔断器组,即,例如通过本文公开的技术的实施方式选择性地制造的导电和非导电的一组电路元件。
在一些实施方式中,本文公开的技术用于形成微机电元件。特别地,可以控制选择性设置的物质的硬化,以实现所产生的结构的预定机械特性,例如预定的弹性。
应当理解,本文所公开的技术可以用于以预定图案在掩膜中设置多个开口并且将物质选择性地施加到多个开口中的选定开口中。因此,可以形成物质的子图案。子图案可以用于表示编码信息。例如,子图案可以是条形码图案或所谓的QR码图案。
其他实施方式包括被配置为执行本文公开的方法步骤的实施方式的一个或更多个半导体工具或半导体加工设备。
如本文所使用的,词语“选择性地”意味着不是全局地跨晶片的大部分或全部。因此,在晶片上选择性地设置物质意味着“被选择”用于在晶片上递送物质的目标位置或区域小于整个晶片。
如本文所使用的,词语“物质”是指通过使用本文公开的印刷技术之一——特别是通过喷墨技术、微气溶胶印刷技术或微挤出印刷技术——而被递送到晶片的物质。因此,物质也可以称为“墨物质”。
如本文所使用的,词语“半导体器件结构”可以涉及成品晶片中的半导体器件。该术语还包括在制造工艺尚未完成(即晶片的制造尚未完成)时在制造工艺中完成的半导体器件的一部分。换句话说,半导体器件结构也可以表示正在构造的半导体器件,并且因此不一定是半导体器件成品。
如本文所使用的,词语“示例性”意味着用作实施方式、示例、实例或说明。本文描述为“示例性”的任何方面或设计不一定被解释为比其他方面或设计更为优选或有利。相反,词语“示例性”的使用旨在以具体方式呈现构思和技术。术语“技术”可以指如本文所描述的上下文所指示的一个或更多个器件、装置、系统、方法、制品和/或计算机可读指令。
如本文所使用的,术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说,除非另有说明或从上下文中清楚,否则“X使用A或B”旨在表示任何自然的包含性排列。也就是说,如果X使用A;X使用B;或X使用A和B两者,则在任何前述情况下都满足“X使用A或B”。
如本文所使用的,冠词“一”和“一个”通常应被解释为意味着“一个或更多个”,除非另有说明或从上下文清楚地指示单数形式。
如本文所使用的,参照所描述的一个或多个附图的定向而使用诸如“顶部”、“底部”、“前”、“后”、“前面的”、“后面的”等方向性术语。如本文所使用的,诸如“第一”,“第二”等术语也被用于描述各种元件、区域、部分等,并且也不旨在是限制性的。
本文中的实施方式是作为示例性实施方式来描述的。然而,应当理解,实施方式的各个方面可以单独要求保护,并且各种实施方式的一个或更多个特征可以被组合。因此,应当理解,除非另有特别说明,否则本文所述的各个实施方式的特征可以彼此组合。描述实施方式、方法和过程的顺序不旨在被解释为限制性的,而是可以组合任何数目的所描述的实施方式、方法和过程。在一些情况下,省略或简化公知的特征以澄清对示例性实施方式的描述。本发明旨在仅由权利要求及其等同内容来限制。
Claims (21)
1.一种制造半导体器件的方法,包括:
在晶片上设置结构化层;以及
在所述结构化层的选定部分上选择性地设置物质。
2.根据权利要求1所述的方法,其中,所述结构化层包括掩膜层,所述掩膜层选自包括正性抗蚀剂掩膜、负性抗蚀剂掩膜、氧化物掩膜和氮化物掩膜的一个组。
3.根据权利要求1所述的方法,还包括从所述晶片去除所述结构化层。
4.根据权利要求1所述的方法,其中,在设置所述物质时,所述物质选自液体、液体中的悬浮体、浆料以及这些物质的任意组合或衍生物。
5.根据权利要求1所述的方法,其中,所述物质包括金属。
6.根据权利要求1所述的方法,还包括使所述物质烧结。
7.根据权利要求1所述的方法,还包括使所述物质硬化。
8.根据权利要求7所述的方法,其中,使所述物质硬化包括使所述物质固化。
9.根据权利要求1所述的方法,还包括使所述物质交联。
10.根据权利要求1所述的方法,还包括使用所述物质来补充所述晶片的选定部分处的电路元件结构。
11.根据权利要求10所述的方法,其中,所述晶片包括多个半导体器件结构,并且所述电路元件结构形成所述多个半导体器件结构中之一的一部分。
12.根据权利要求10所述的方法,其中,所述电路元件结构形成晶片测试电路结构的一部分。
13.根据权利要求1所述的方法,其中,选择性地设置所述物质包括在所述结构化层的所述选定部分处用所述物质使电路元件钝化。
14.根据权利要求1所述的方法,其中,所述物质包括墨,并且其中,选择性地设置所述物质包括将所述墨喷墨印刷到所述晶片的选定部分上。
15.根据权利要求1所述的方法,其中,在所述晶片的选定部分上选择性地设置所述物质包括在所述晶片上编码信息。
16.根据权利要求11所述的方法,其中,所述多个半导体器件结构形成相对应的多个集成电路的一部分。
17.一种裸芯片,包括:
衬底上的半导体器件,其中,所述半导体器件包括物质,并且其中,所述物质具有相对于所述衬底的底表面或顶表面中的一个或更多个陡峭的侧壁。
18.根据权利要求17所述的裸芯片,其中,所述物质是导电的并且配置所述半导体器件的元件。
19.根据权利要求18所述的裸芯片,其中,所述元件包括构造性熔断器元件。
20.根据权利要求19所述的裸芯片,其中,所述半导体器件包括多个熔断器元件,所述多个熔断器元件被布置在包括所述构造性熔断器元件的熔断器组中。
21.根据权利要求18所述的裸芯片,其中,所述导电物质被介电物质覆盖。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/137,431 US20170309565A1 (en) | 2016-04-25 | 2016-04-25 | Method of manufacturing semiconductor devices |
US15/137,431 | 2016-04-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107393808A true CN107393808A (zh) | 2017-11-24 |
Family
ID=60021431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710267242.0A Pending CN107393808A (zh) | 2016-04-25 | 2017-04-21 | 制造半导体器件的方法和裸芯片 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170309565A1 (zh) |
CN (1) | CN107393808A (zh) |
DE (1) | DE102017108810A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11749539B1 (en) * | 2020-08-26 | 2023-09-05 | Rockwell Collins, Inc. | Maskless etching of electronic substrates via precision dispense process |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4123565A (en) * | 1975-12-10 | 1978-10-31 | Tokyo Shibaura Electric Co., Ltd. | Method of manufacturing semiconductor devices |
CN1409399A (zh) * | 2001-09-28 | 2003-04-09 | 惠普公司 | 以一次可编程熔断器/抗熔断器组合为基础的存储单元 |
CN102903701A (zh) * | 2011-07-29 | 2013-01-30 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体的方法 |
CN104661439A (zh) * | 2013-11-25 | 2015-05-27 | Inktec株式会社 | 印刷电路板的制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4185294A (en) * | 1975-12-10 | 1980-01-22 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device and a method for manufacturing the same |
US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
JP3851607B2 (ja) * | 2002-11-21 | 2006-11-29 | ローム株式会社 | 半導体装置の製造方法 |
US7696625B2 (en) * | 2004-11-30 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7932831B2 (en) * | 2006-07-11 | 2011-04-26 | At&T Intellectual Property I, L.P. | Crowd determination |
JP5151150B2 (ja) * | 2006-12-28 | 2013-02-27 | 株式会社日立製作所 | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 |
-
2016
- 2016-04-25 US US15/137,431 patent/US20170309565A1/en not_active Abandoned
-
2017
- 2017-04-21 CN CN201710267242.0A patent/CN107393808A/zh active Pending
- 2017-04-25 DE DE102017108810.5A patent/DE102017108810A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4123565A (en) * | 1975-12-10 | 1978-10-31 | Tokyo Shibaura Electric Co., Ltd. | Method of manufacturing semiconductor devices |
CN1409399A (zh) * | 2001-09-28 | 2003-04-09 | 惠普公司 | 以一次可编程熔断器/抗熔断器组合为基础的存储单元 |
CN102903701A (zh) * | 2011-07-29 | 2013-01-30 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体的方法 |
CN104661439A (zh) * | 2013-11-25 | 2015-05-27 | Inktec株式会社 | 印刷电路板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170309565A1 (en) | 2017-10-26 |
DE102017108810A1 (de) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6019907A (en) | Forming refill for monolithic inkjet printhead | |
CN100525582C (zh) | 在印刷电路板上形成电路图案的方法 | |
KR100818277B1 (ko) | 잉크젯 프린트헤드의 제조방법 | |
CN101452973A (zh) | 形成导电线和相似特征的方法 | |
JP2006056249A (ja) | インクジェットヘッドの製造方法,その方法によって製造されたインクジェットヘッド | |
EP1559554A1 (en) | A method of making an inkjet printhead | |
US7250113B2 (en) | Method for manufacturing liquid ejection head | |
CN101209619A (zh) | 制造喷墨打印头的方法 | |
JP5351069B2 (ja) | インプリント方法及びインプリント装置 | |
CN107393808A (zh) | 制造半导体器件的方法和裸芯片 | |
JPH11207962A (ja) | インクジェット印刷装置 | |
KR101946014B1 (ko) | 잉크젯 프린팅을 이용한 배선 형성 방법 및 잉크젯 프린팅 장치 | |
US9676193B2 (en) | Substrate processing method and method of manufacturing substrate for liquid discharge head including forming hole in substrate by dry etching | |
KR20130107081A (ko) | 나노 패터닝 장치, 이를 포함한 나노 패터닝 시스템 및 그 제어 방법 | |
CN107405922B (zh) | 喷墨打印头的制造方法 | |
US9789689B2 (en) | Method of forming through-substrate | |
US10479085B2 (en) | Printhead electrical interconnects | |
CN109285792B (zh) | 用于制造半导体器件的方法 | |
KR20060025876A (ko) | 잉크젯 프린터 헤드 및 그 제조방법 | |
JP5972139B2 (ja) | 液体吐出ヘッドの製造方法及び液体吐出ヘッド | |
US7585052B2 (en) | Topography layer | |
KR101249723B1 (ko) | 액적 토출용 노즐 제조 방법 및 이를 이용해 제조된 노즐을 이용한 정전식 액적 토출 장치 | |
TWI547382B (zh) | 製造列印頭結構中的流體通道之方法,以及流體流動結構 | |
US20210162788A1 (en) | Method for manufacturing an optical element | |
US7560223B2 (en) | Fluid ejection device structures and methods therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171124 |