CN1905184A - 掺杂单晶硅硅化电熔丝及其形成方法 - Google Patents
掺杂单晶硅硅化电熔丝及其形成方法 Download PDFInfo
- Publication number
- CN1905184A CN1905184A CNA2006101064311A CN200610106431A CN1905184A CN 1905184 A CN1905184 A CN 1905184A CN A2006101064311 A CNA2006101064311 A CN A2006101064311A CN 200610106431 A CN200610106431 A CN 200610106431A CN 1905184 A CN1905184 A CN 1905184A
- Authority
- CN
- China
- Prior art keywords
- silicide
- monocrystalline silicon
- single crystal
- silicon layer
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 186
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 121
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 120
- 239000012212 insulator Substances 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- -1 such as a diode Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000005611 electricity Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/10—Memory cells having a cross-point geometry
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种电熔丝起始于在第一绝缘层上具有单晶硅层的单晶绝缘体上硅(SOI)结构。将单晶硅层构图为带。在构图之前或之后，用一种或多种杂质掺杂单晶硅层。随后硅化单晶硅层的至少上部以形成硅化带。在一个实施例中，硅化整个单晶硅带以形成硅化物带。在硅化物带上形成第二绝缘体，以使硅化带与周围结构隔离。在形成第二绝缘体之前或之后，该方法形成穿过第二绝缘体到硅化带末端的电接触。通过利用单晶硅带，如二极管、导体、绝缘体、晶体管等的任何形式的半导体可以形成熔丝结构的下面部分。上面的硅化物材料允许熔丝在其未编程状态下用作导体。然而，与在编程状态下仅包括绝缘体的金属或多晶硅基电熔丝相反，当本发明的电熔丝被编程时(并且硅化物被移动或断开)，下面的半导体结构以有源半导体器件工作。
Description
技术领域
本发明主要涉及电熔丝，更具体地说，涉及硅化单晶硅电熔丝。
背景技术
下面参考的美国专利公开了满足预期目标的实施例。因此本发明特意通过参考引入下面参考的美国专利和公开(这里有时称为“常规参考”)的全部内容用于以下目的，这些目的包括但不仅限于：表明本发明的背景并且示出技术状态。美国公开2003/01344556和2002/0033519；以及美国专利6,633,055，6,432,760和6,368,902公开了利用硅化多晶硅的常规电熔丝。
如在常规参考中讨论的，典型地，计算机具有如存储器装置的不同类型的存储数据的装置。一种类型的存储器装置是只读存储器(ROM)装置，其中数据被永久存储并且不能被擦写或更改。因此，当要求数据或指令不可更改时，ROM装置是有用的。ROM装置还是非易失性装置，意味着当切断电源时数据不会被破坏。在制造期间，通过在存储器装置的选定部分中形成永久电连接典型地编程ROM装置。ROM装置的一个缺点是它们的编程在制造期间永久决定，并因此只能通过重新设计来改变。
另一种类型的存储器装置是可编程只读存储器(PROM)装置。与ROM装置不同，PROM装置在它们的设计和制造之后是可编程的。为了使它们可编程，典型地以可熔链接(熔丝)的形式为PROM装置提供电连接。PROM装置中使用的熔丝设计的数目相当可观。最普通的熔丝设计可能是在一个区域变窄或“收缩”的金属或多晶硅层。为了熔断熔丝，驱动相对高的电流流经金属或多晶硅层。电流将金属或多晶硅加热到熔点以上，从而断开导电链接并使金属层或多晶硅层不连续，或高阻抗。典型地，在变窄区域断开导电链接，因为此区域中电流密度(以及温度)最高。从而PROM装置被编程为导电或非导电图形，从而形成包括在存储器装置中存储的数据的1或0。
除使用电流之外，可以使用激光以熔断熔丝。然而，当存储器装置尺寸减小时，使用激光替代电流以熔断熔丝变的更加困难。当存储器装置尺寸减小并且集成度增加时，存储器单元的临界尺寸(例如，熔丝间距)变得更小。因为激光束的直径不能小于熔丝间距，所以适合熔断熔丝的激光的实用性受到了限制。从而，熔丝间距和存储器装置的尺寸受限于当前激光技术可获得的激光束的最小直径。
电流熔断熔丝的能力可以帮助熔丝适应各种应用，如冗余技术。冗余技术通过用使用熔断熔丝激活的冗余电路的多余元件替代损坏的存储器元件，增加了高密度存储器装置如SRAM和DRAM装置的生产率。使用激光束以熔断熔丝限制了尺寸。因此，使用电流替代激光熔断熔丝，对存储器装置的高集成度和尺寸减小具有更大潜力。
发明内容
下面描述形成电熔丝的方法。此方法开始于在第一绝缘层上具有单晶硅层的单晶绝缘体上硅(SOI)结构。将单晶硅层构图为带。在构图之前或之后，可以用一种或多种杂质掺杂单晶硅层。随后，硅化单晶硅层的至少上部以形成硅化带。在一个实施例中，如下面更详细的描述，硅化整个单晶硅带以形成硅化物带。在硅化物带上形成第二绝缘体，以将硅化带与周围结构电或热隔离。在形成第二绝缘体之前或之后，该方法形成穿过第二绝缘体到硅化带的末端的电接触，从而完成熔丝结构。
在未熔断状态，熔丝用作具有与其材料特性一致的电性能(电阻和电容)的任何普通导体。然而，当足够的电流流经导体时，硅化物熔化并且在电流或电子风(electron wind)方向移动。此熔化工艺“熔断”，“编程”或“激活”熔丝。熔断熔丝的工艺是永久的，因为熔丝的电导率在熔丝熔断工艺后是永久改变的。硅化物具有比下面的掺杂硅带更低的熔点。从而，在熔断熔丝工艺期间掺杂硅带基本不受影响。而在熔丝熔断工艺期间在其熔化状态下，硅化物从覆盖所有掺杂单晶硅岛的第一位置或阴极移动到仅覆盖掺杂单晶硅岛的一个末端的第二位置或阳极。在熔丝熔断工艺后，硅化物返回固态从而其位置永久改变。
当掺杂单晶硅层时，该方法可以掺杂单晶硅层的第一区域以使其具有第一掺杂极性并且掺杂单晶硅层的第二区域以使其具有与第一掺杂极性相反的第二掺杂极性。另外，掺杂工艺可以保留单晶硅层的一个或多个区域未掺杂。单晶硅层的一个或多个未掺杂区域限制电流流经单晶硅层。此掺杂工艺可以在单晶硅层中形成如N+P或P+N的二极管。从而，本发明在未熔断状态可以包括普通导体并且在其熔断状态可以包括如二极管的有源器件。
当电流流经电接触时，电流从硅化带的第一末端(阴极)流向硅化带的第二末端(阳极)。为了避免损坏接触，本方法在阴极上形成的第一接触大于在阳极的第二末端形成的第二接触。
本方法执行许多步骤以减小编程熔丝要求的功率。在一个实施例中，本方法沿单晶硅层的带的侧壁形成应力产生侧壁隔离物。应力产生侧壁隔离物减小编程熔丝要求的功率。类似地，当构图单晶硅带时，本方法可以进行蚀刻工艺以使单晶硅层的带的下部变细。再次，变细步骤降低了编程熔丝要求的功率。另外，本方法可以氧化单晶硅层的带的一个或多个部分以使单晶硅层的带的该部分变窄。通过变窄单晶硅带，也减小了编程熔丝要求的功率。
由上述方法形成的电熔丝结构包括在第一绝缘层上的掺杂单晶硅带，掺杂单晶硅上的硅化物层，在硅化物层上/周围的第二绝缘层，以及延伸穿过第二绝缘层并与掺杂单晶硅带的末端相连的电接触。该结构还包括围绕掺杂单晶硅层的绝缘层上的隔离区域。从而，这些绝缘体限定单晶硅带或岛。硅化物层和掺杂单晶硅岛在硅化物层转移位置之前可以包括基本导电的部件并且在硅化物层转移位置之后包括基本不导电部件或有源器件。
通过利用单晶硅(与多晶硅相反)，本结构可以包括任何半导体形式，从而可以包括具有相反掺杂极性的多个掺杂区域。例如，掺杂单晶硅岛可以包括限制电流流经掺杂单晶硅的掺杂区域之间的未掺杂区域。
如上所述，当编程本发明的电熔丝时，硅化物层适于在施加穿过掺杂单晶硅的足够(预定量)的电流时，从覆盖所有掺杂单晶硅的未熔断位置移动到仅覆盖掺杂单晶硅的一个末端的熔断位置。再次，在编程电熔丝的工艺期间，相对大量的电流流经电接触和单晶硅带。更具体地说，电流从掺杂单晶硅带的第一末端阴极流向掺杂单晶硅带的第二末端阳极。为了防止损坏电接触，本发明的结构在掺杂单晶硅带的第一末端提供的第一接触大于在掺杂单晶硅带的第二末端提供的第二接触。
如上所述，本结构可以包括沿掺杂单晶硅带的侧壁加衬的应力产生侧壁隔离物。另外，使底部(与将要被硅化的顶部相反的部分)变小。此外，单晶硅带的不同部分可以通过氧化工艺变窄。
如上所述，在一个实施例中，本发明可以硅化单晶硅带的整个厚度，从而形成全部为硅化物的硅化物带。此方法提供单晶绝缘体上硅(SOI)结构，构图单晶硅层为带，硅化所有单晶硅层以形成硅化物带，在硅化带上及周围形成至少一个第二绝缘体以将硅化物带与周围结构隔离，并且形成穿过第二绝缘体到硅化带的末端的电接触。
这形成了一种电熔丝结构，该结构具有在第一绝缘层上的硅化物带，硅化物上的第二绝缘层，以及延伸穿过第二绝缘层并与硅化物带的末端连接的电接触。硅化物层适于在电子风下熔化并且移动，以及在施加穿过硅化物层的电流时变得不连续。此电熔丝在未熔断状态下包括导体并且在熔断状态下的阳极和阴极之间包括绝缘体或断路。
当参考随后的描述和附图考虑时，将更好地认识并理解本发明的这些以及其它的方面和目的。然而，应该明白，后面的描述示出了本发明的优选实施例及其许多具体细节，但只是为了说明并非限制。在不脱离本发明的精神的情况下，在本发明的范围内可以进行许多变化和修改，并且本发明包括所有这样的修改。
附图说明
通过后面的细节描述并参考附图将会更好地理解本发明，其中：
图1示出了本发明的实施例的流程图；
图2是根据这里的实施例的部分完成的电熔丝的截面示意图；
图3是根据这里的实施例的部分完成的电熔丝的截面示意图；
图4是根据这里的实施例的部分完成的电熔丝的截面示意图；
图5是根据这里的实施例的电熔丝的截面示意图；
图6A和B是根据这里的实施例的编程电熔丝的截面示意图；
图7是根据这里的实施例的电熔丝的截面示意图；
图8是根据这里的实施例的编程电熔丝的截面示意图；
图9是根据这里的实施例的电熔丝的截面示意图；
图10是根据这里的实施例的编程电熔丝的截面示意图；
图11是根据这里的实施例的电熔丝的截面示意图；
图12是根据这里的实施例的编程电熔丝的截面示意图；
图13是根据这里的实施例的电熔丝的顶视图；
图14是根据这里的实施例的电熔丝的顶视图；
图15是根据这里的实施例的电熔丝的顶视图；
图16是根据这里的实施例的电熔丝的顶视图；
图17是根据这里的实施例的电熔丝的一部分的透视图；以及
图18是根据这里的实施例的电熔丝的顶视图；
具体实施方式
通过参考在附图中示出的并且在随后详述的非限制性实施例，更充分地说明了本发明以及其各种特征和优点细节。应该注意，在附图中示出的特征没必要按比例画出。省略对公知部件和工艺技术的描述，以便不必要地使本发明变模糊。有意选择这里使用的实例仅为促进对可能实践本发明的方法的理解以及进一步使本领域的技术人员实践本发明。因此，不应该认为实例是对本发明的范围的限制。
常规的双接线端电熔丝(电子可编程熔丝)利用可以或不可以硅化的金属或多晶硅带。因此，常规的电熔丝仅能在导体和绝缘体之间转换。下面描述的本发明改为利用在电熔丝结构中硅化的单晶硅带。通过利用单晶硅带，如二极管、导体、绝缘体、晶体管等的任何形式的半导体可以形成熔丝结构的下面部分。上面的硅化物材料允许熔丝在其未编程状态下用作导体。然而，与在编程状态下仅包括绝缘体的金属或多晶硅基电熔丝相反，当编程本发明的电熔丝时(并且硅化物被移动或断开)，下面的半导体结构以有源半导体器件工作。
因此，例如，本发明的一个实施例在高导电硅化物下面的单晶硅带中形成二极管。在其未编程状态下，硅化物提供高水平导电率，允许熔丝用作导线或导体。在其编程状态下，伴随硅化物移动的发生，下面的N+P或P+N(分离或结合)二极管以任何常规半导体二极管工作，从而限定电流在一个(即截止(blocking)或反转(reverse))方向流动。如果需要，本发明还可以形成可以重复的PNPN结构。其它类似的半导体结构与本发明的运作类似。另外，通过利用单晶硅，可以利用另外的技术以使熔丝元件的颈部(带)变窄。另外，可以与单晶硅带相邻形成应力产生侧壁隔离物以降低编程熔丝要求的功率。
在图1中以流程图的形式并且在图2-6B中以截面图的形式示出了用于形成电熔丝的一个发明实施例。此方法开始于提供在第一绝缘层202上具有单晶硅层212的单晶绝缘体上硅(SOI)结构(如在项100中所示)。通常在如晶片的衬底200上形成SOI结构202，212，如图2所示。
在项102中，将单晶硅层212构图为带，如图3中所示。用于将单晶硅层212构图为带的工艺可以包括任何现在已知或将来发展的工艺，如那些常规参考中描述的。例如，可以曝光，显影，清洁有机光刻光致抗蚀剂掩膜以掩蔽单晶硅层212的将要保留作为带的区域。然后，可以使用如蚀刻，清洁等的任何常规或将来发展的移除工艺移除单晶硅层的其它区域。然后，移除有机掩膜。可以用如浅沟槽隔离(STI)绝缘体210的绝缘体替代单晶硅层212被移除的区域。绝缘体210使单晶硅带或岛212与可以是导体的相邻结构208电和热隔离。
在构图102之前或之后，可以可选地，用一种或多种杂质掺杂单晶硅层212，如在流程图的项104中所示。例如，图4中所示，可以构图一个或多个掩膜402(例如如有机光致抗蚀剂的任何常规掩膜)以保留单晶硅带212未保护并随后向单晶硅带212中注入一种或多种杂质400。如在后面的实施例中所示，掺杂工艺104可以包括向单晶硅带212的不同区域中注入不同类型的杂质的多重掩蔽和掺杂工艺。这可以包括保留单晶硅带212的一个或多个部分未掺杂的工艺。通过掺杂工艺104，可以形成如绝缘体，导体，二极管，晶体管等的许多不同类型的半导体结构。掺杂的浓度和功率将依赖于在单晶硅带212中形成的半导体结构的类型。例如，掺杂杂质可以包括常规的P-型和N-型杂质，这些杂质以如在常规参考中提到的浓度和功率的任何常规已知的或将来发展的浓度和功率施加。
如在项106和图5中所示，随后用硅化物214硅化单晶硅层212的至少上部分以形成硅化带212，214。在下面更详细的讨论的一个实施例中，硅化整个单晶硅带以形成硅化物带。本发明可以使用如那些在常规参考中提到的任何常规的现在已知或将来发展的硅化工艺。例如，可以在存在金属或类似物质(如镍，钛，钴，钨等)的情况下加热单晶硅带212以在单晶硅带212的顶部形成硅化物层214。
同样如图5中所示，在硅化物带上形成一个或多个第二绝缘体206以使硅化带212，214在三维上与周围结构电或热隔离(项108)。在形成第二绝缘体206之前或之后，该方法形成穿过第二绝缘体206到硅化带212，214的末端的电接触(项110)，从而完成熔丝结构。
通过前述方法形成的电熔丝结构包括在第一绝缘层202上的掺杂单晶硅带212，在掺杂单晶硅212上的硅化物层214，在硅化物层214上/周围的第二绝缘层206，以及延伸穿过第二绝缘层206并且与掺杂单晶硅带212的末端连接的电接触216。从而，这些绝缘体202，206，210限定单晶硅带或岛212。在一个实施例中，硅化物层214和掺杂单晶硅岛212可以包括在硅化物层214移动位置之前基本导电的部件并且可以包括在硅化物层214移动位置之后基本不导电的部件。
在其未熔断状态(在图5中示出)，熔丝用作任何普通导体。然而，当足够的电流流经导体时，硅化物214熔化并且移动(如图6A中所示)。编程熔丝所需的电流量将依赖于熔丝的尺寸，形成硅化物214使用的材料和其它因素。编程熔丝所需的电流的实际值可以通过实验和/或建模预先确定，并且通常设计为明显(例如2x，3x等)大于当熔丝用作简单的导体或导线时在正常工作条件下(未编程条件)熔丝将要承载的电流。
更具体地说，硅化物层214适于在施加流过掺杂单晶硅212和硅214的足够的电流(预定量)时，从覆盖所有掺杂单晶硅的未熔断位置移动到仅覆盖掺杂单晶硅的一端的熔断位置。如在常规参考中描述的，硅化物214在电流流动方向上移动，从而使硅化物214的大部分从负电接触216(阴极)向正电接触217(阳极)移动。虽然图6A示出了所有硅化物214向熔丝结构的一侧移动的简化实例，实际上，一些硅化物214可以保留在熔丝结构的两端；然而，当编程时，硅化物214断开(不连续)，以使它不再在电接触216，217之间传导电流。
因为硅化物214具有比下面的掺杂硅带更低的熔点，编程熔丝所需的预定电流熔化硅化物214而基本不影响掺杂单晶硅212。如图6A中示出的，向电极216，217施加的电流可以持续直到产生足够的热量，以使单晶硅带212也熔化并且在其中可选地形成空隙218。然而，在掺杂单晶硅带212用作有源器件，或高阻结构(晶体管，二极管等)的实施例中，没有形成这样的空隙218，并且在编程工艺之后，掺杂单晶硅带212保持完整，如图6B所示。因此，在这里的一些实施例中，在熔断熔丝工艺期间基本没有影响掺杂硅带212。
在熔丝熔断工艺期间在其熔化状态下，硅化物214从覆盖所有掺杂单晶硅岛的第一(阴极)位置移动到仅覆盖掺杂单晶硅岛的一个末端的第二(阳极)位置。在熔丝熔断工艺后，硅化物214冷却并且回到固态，从而其位置永久改变。此熔化和移动工艺“熔断”，“编程”，或“激活”熔丝。熔断熔丝的工艺是永久的因为熔丝的电导率在熔丝熔断工艺后永久改变。
通过利用单晶硅(与多晶硅相反)，本发明的电熔丝可以包括任何形式的半导体并且从而可以包括具有相反掺杂极性的多个掺杂区域。例如，掺杂单晶硅岛可以包括在掺杂区域之间的未掺杂区域，该未掺杂区域限制电流流经掺杂单晶硅。
当在步骤104中掺杂400掺杂单晶硅层212时，该方法可以使用任何类型的多步掩蔽和杂质执行工艺，如在常规参考中讨论的那些工艺，掺杂单晶硅层212的第一区域70以具有第一掺杂并且掺杂单晶硅层212的第二区域72以具有第二掺杂，如图7中所示。更具体地说，第一区域70可以具有与第二区域72相反类型的掺杂极性。可选地，第一和第二区域70，72可以具有相同极性的掺杂剂，并且可以在不同区域70，72中具有不同的掺杂浓度。本领域的普通技术人员可以理解，根据本公开，可以包括杂质浓度和掺杂极性的任何组合以形成任何类型的单晶硅基半导体结构。
另外，掺杂工艺可以保留单晶硅层212的一个或多个区域220未掺杂。单晶硅层212的一个或多个未掺杂区域220限制电流流经单晶硅层。从而，可以选择未掺杂区域220的布置、尺寸等，以提供自限制将流经单晶硅带212的编程电流的特征，从而有助于防止对单晶硅带212的损坏，特别是在编程期间。例如，此掺杂工艺可以在单晶硅层212中形成二极管。因此，本发明可以在未熔断状态下包括普通导体并且在其熔断状态下包括有源半导体器件。
图8示出了图7中示出的在编程状态下的结构，其中硅化物214已经移向电极217。虽然示出了硅化物在区域72中移动，但是如果仅存在一个二极管，这不是必要条件。在二极管存在的情况下，硅化物仅需要在掺杂剂区域74中移动。
在存在多个下面的熔丝拓扑区域的电熔丝中，通过控制上层硅化物移动，可能在编程后的熔丝中具有多个器件类型。随后是一个简单的实例。在图8中，硅化物移动在区域72中停止，因此没有覆盖熔丝的三个明显的半导体区域，即区域70，74和72。如一个实例，在如图8中示出的编程后，这三个区域可以形成双极NPN或PNP晶体管。然而，如果我们选择这样调整编程功率，以使硅化物仅移动到区域74，仍覆盖区域72，那么最终编程结构(对此实例)是在70和74之间的二极管。如果我们选择再次这样调整编程功率，以使最终硅化物移动停止在区域70中，覆盖区域74和72，那么最终编程结构是电阻器。因此，我们开发了子系统以在单个电熔丝中提供多个器件类型(在此情况下计算基础导体为4个)。
图9示出了类似的结构，该结构包括单个掺杂区域212和单个未掺杂区域220，图10示出了这样的结构以及编程状态。如上，此结构通过控制编程激发物可以具有三个明显状态(未编程，两个区域未覆盖，或一个区域未覆盖)。具有这样的结构允许人们基于电熔丝的后编程特性状态自动建立编程条件。
图11和12示出了一个实施例，其中单晶硅带212的整个厚度都转化为硅化物，从而产生完全(整个)硅化的硅化物带226。在图1中也示出了形成该结构的方法；然而，在此方法中，整个单晶硅带转化为硅化物(106)并且可以省略掺杂工艺(104)。更具体地说，提供了单晶绝缘体上硅(SOI)结构(项100)，将单晶硅层构图为带(项102)，硅化所有单晶硅层(项106)以形成硅化物带226，在硅化物带226上以及周围形成至少一个第二绝缘体以将硅化物带与周围结构隔离(项108)，以及形成穿过第二绝缘体到硅化物带226末端的电接触(项110)。
如图11中所示，这形成了电熔丝结构，该结构具有在第一绝缘层202上的硅化物带226，在硅化物226上的第二绝缘层206，210，以及延伸穿过第二绝缘体206并与硅化物带226的末端连接的电接触216、217。如在图12中所示，硅化物层226适于在施加穿过硅化物带226的电流时熔化并且变的不连续(如空隙222显示的)。因此，此电熔丝在未熔断状态下可以包括导体并且在熔断状态下可以包括绝缘体。
如前所述，当使电流流经电接触216时，电流从硅化物带212，214的第一末端流到硅化物带212，214的第二末端。为了避免损坏接触，该方法在硅化物带212，214的第一末端形成的第一接触大于在硅化物带212，214的第二末端形成的第二接触。
如上所述，当编程本发明的电熔丝时，硅化物层214适于在施加穿过掺杂单晶硅的足够(预定量)的电流时，从覆盖所有掺杂单晶硅的未熔断位置移动到仅覆盖掺杂单晶硅的一个末端的熔断位置。在编程电熔丝的此工艺期间，相对大量的电流流经电接触216并且穿过单晶硅带212，214，220。更具体地说，电流从掺杂单晶硅带的第一末端流向掺杂单晶硅带的第二末端。为了防止损坏电接触216，217，本发明的结构在掺杂单晶硅带的第一末端提供的第一接触216大于在掺杂单晶硅带的第二末端提供的第二接触217，如图13所示。
该方法执行许多步骤以减小编程熔丝要求的功率。在一个实施例中，本方法沿单晶硅层212的带的侧壁形成应力产生侧壁隔离物224(图14)。应力产生侧壁隔离物减小编程熔丝要求的功率。类似地，当构图单晶硅带时，本方法可以执行蚀刻工艺以使单晶硅层212的带的下部变细。再次，变细步骤降低了编程熔丝要求的功率。另外，本方法可以氧化单晶硅层212的带的一个或多个部分以使单晶硅层212的带的该部分变窄。通过变窄单晶硅带，也减小了编程熔丝要求的功率。
更具体地说，该方法执行许多步骤以减小编程熔丝要求的功率。在图14示出的一个实施例中，本方法沿单晶硅层的带的侧壁形成应力产生侧壁隔离物224。应力产生侧壁隔离物减小编程熔丝要求的功率。从而，本发明的结构可以包括沿掺杂单晶硅带212，214，220的侧壁加衬的应力产生侧壁隔离物224，如图14所示。这些侧壁隔离物224可以包括在单晶硅中形成应力的任何已知的材料(如氮化物，锗等)。实际上，可以沿单晶硅带212，214，220的侧壁，顶部，和/或底部形成具有不同物理膨胀/收缩特性的任何材料以在带212，214，220中产生应力。可以利用如在常规参考中提到的用于形成侧壁隔离物的任何常规方法形成侧壁隔离物224。例如，可以在单晶硅岛212，214，220上沉积应力产生材料224，并且可以利用方向性蚀刻工艺(各向异性)以在比蚀刻垂直表面更高的速率蚀刻水平表面，从而仅在单晶硅岛212，214，220的侧壁上保留应力产生材料。可选地，可以使用公知的工艺在单晶硅岛212，214，220层的上面和下面形成分离应力产生层。
在如图15示出的不同实施例中，可以利用掩蔽工艺以仅沿单晶硅岛212，214，220的一部分形成侧壁隔离物224。然后，利用氧化，蚀刻以及其它类似的材料移除工艺以使单晶硅带212，214，220的颈部变窄，如图15中所示。在此实施例中，侧壁隔离物224不必是应力产生材料层，而可以仅仅作为在变窄工艺中使用的掩膜。
类似地，当构图单晶硅带时，本发明的方法可以执行蚀刻工艺以使单晶硅层的带的下部变细。再次，变细步骤降低了编程熔丝要求的功率。更具体地说，如在图16和17中所示，可以利用特殊的晶体蚀刻工艺(如KOH)以使单晶硅带212，214，220的底部变细。图17最清楚地示出了单晶硅带的底部212，220(该部分与将要硅化的顶部214相反)变细了。
另外，本方法可以氧化单晶硅层的带的一个或多个部分以使单晶硅层的带的该部分变窄。通过变窄单晶硅带，也减小了编程熔丝要求的功率。因此，可以通过氧化工艺使单晶硅带的不同部分变窄，如例如在图18中所示。更具体地说，在图18中，以可以使用掩蔽，加热等的选择性氧化工艺(本领域的普通技术人员公知此氧化工艺)氧化单晶硅带212，214，220的部分180。氧化工艺消耗单晶硅带212，214，220的一部分，从而使单晶硅带212，214，220变窄。
如上所示，常规电熔丝仅能在导体和绝缘体之间转变。相反地，本发明在电熔丝结构中利用硅化的单晶硅带。通过利用单晶硅带，如二极管、绝缘体、导体、和/或晶体管等的任何形式的半导体可以形成熔丝结构的下面部分。上面的硅化物材料允许熔丝在其编程状态下用作导体。然而，与在编程状态下仅包括绝缘体的金属或多晶硅基电熔丝相反，当编程本发明的电熔丝时(并且硅化物被移动或断开)，下面的半导体结构以有源半导体器件工作。
根据本发明，现在有源SOI层可以用作3D隔离的两个接线端导电的电熔丝。通过由与多晶硅相比高质量的单晶硅形式的熔丝元件的本性，进行后编程的半导体结构具有与任何相关的标准SOI硅结构相同的质量和可靠性。单晶硅层将具有与在多晶硅中形成的二极管相比有较大提高的PN结电特性。
虽然根据优选实施例描述了本发明，本领域的技术人员应该认识到，本发明可以通过在附加权利要求的精神和范围内的修改实践。
Claims (30)
1.一种结构，包括：
掺杂单晶硅层，在第一绝缘层上；
隔离区域，在所述绝缘层上，围绕所述掺杂单晶硅层并且从所述掺杂单晶硅层形成掺杂单晶硅岛；
硅化物层，在所述掺杂单晶硅岛上；以及
第二绝缘层，在所述硅化物层上，
其中所述硅化物层适于在施加穿过所述掺杂单晶硅岛的电流时，在所述掺杂单晶硅岛上永久性地转移位置。
2.根据权利要求1的结构，其中所述硅化物层适于在施加穿过所述掺杂单晶硅岛的电流时，从覆盖所有所述掺杂单晶硅岛的第一位置移动到仅覆盖所述掺杂单晶硅岛的一个末端的第二位置。
3.根据权利要求1的结构，其中所述硅化物层和所述掺杂单晶硅岛在所述硅化物层转移位置之前包括基本导电的部件，并且在所述硅化物层转移位置之后包括基本不导电的部件。
4.根据权利要求1的结构，其中所述隔离区域和所述第二绝缘体在三维上围绕所述硅化物层。
5.根据权利要求1的结构，其中所述掺杂单晶硅岛包括多个掺杂区域，所述多个掺杂区域包括相反的掺杂极性。
6.根据权利要求1的结构，其中所述掺杂单晶硅岛包括未掺杂区域。
7.根据权利要求1的结构，其中所述掺杂单晶硅岛包括二极管。
8.一种电熔丝结构，包括：
掺杂单晶硅带，在第一绝缘层上；
硅化物层，在所述掺杂单晶硅上；
第二绝缘层，在所述硅化物层上；以及
电接触，延伸穿过所述第二绝缘层并与所述掺杂单晶硅带的末端连接。
9.根据权利要求8的结构，其中所述电熔丝结构包括在未熔断状态下的导体并且包括在熔断状态下的二极管。
10.根据权利要求8的结构，还包括沿所述掺杂单晶硅带的侧壁加衬的应力产生侧壁隔离物。
11.根据权利要求8的结构，其中所述掺杂单晶硅带包括多个掺杂区域，并且
其中所述多个掺杂区域包括多个器件。
12.根据权利要求8的结构，其中所述掺杂单晶硅带包括限制电流流经所述掺杂单晶硅的在掺杂区域之间的未掺杂区域。
13.根据权利要求8的结构，其中所述电熔丝结构适于允许电流从所述掺杂单晶硅带和所述硅化物层的第一末端流到所述掺杂单晶硅带和所述硅化物层的第二末端，并且
其中所述电接触在所述第一末端的第一接触大于在所述第二末端的第二接触。
14.根据权利要求8的结构，其中所述硅化物层适于在施加穿过所述掺杂单晶硅的电流时，从覆盖所有所述掺杂单晶硅的未熔断位置移动到仅覆盖所述掺杂单晶硅的一个末端的熔断位置。
15.一种电熔丝结构，包括：
硅化物带，在第一绝缘层上；
第二绝缘层，在所述硅化物上；以及
电接触，延伸穿过所述第二绝缘层并与所述硅化物带的末端连接。
16.根据权利要求15的结构，其中所述电熔丝结构包括在未熔断状态下的导体并且包括在熔断状态下的多个器件。
17.根据权利要求15的结构，其中所述硅化物层适于在施加穿过所述硅化物层的电流时熔化并且变得不连续，从而自动建立编程条件。
18.一种形成电熔丝的方法，包括以下步骤：
提供单晶绝缘体上硅(SOI)结构，所述结构包括在第一绝缘层上的单晶硅层；
将所述单晶硅层构图为带；
掺杂所述单晶硅层；
硅化所述单晶硅层的至少上部以形成硅化带；
在所述硅化带上形成至少一个第二绝缘体，以将所述硅化带与周围结构隔离；以及
形成穿过所述第二绝缘体到所述硅化带末端的电接触。
19.根据权利要求18的方法，其中所述掺杂所述单晶硅层的步骤包括掺杂所述单晶硅层的第一区域以具有第一掺杂极性，并且掺杂所述单晶硅层的第二区域以具有与所述第一掺杂极性相反的第二掺杂极性。
20.根据权利要求18的方法，其中所述掺杂所述单晶硅层的步骤包括保留所述单晶硅层的一区域未掺杂，其中所述单晶硅层的未掺杂区域限制电流流经所述单晶硅层。
21.根据权利要求18的方法，其中所述掺杂所述单晶硅层的步骤在所述单晶硅层中形成二极管。
22.根据权利要求18的方法，还包括使电流从所述硅化带的第一末端流到所述硅化带的第二末端，其中所述形成所述电接触的步骤在所述硅化带的所述第一末端形成的第一接触大于在所述硅化带的所述第二末端形成的第二接触。
23.根据权利要求18的方法，还包括沿所述单晶硅层的所述带的侧壁形成应力产生侧壁隔离物。
24.根据权利要求18的方法，其中所述构图所述单晶硅层的所述带的步骤包括使所述单晶硅层的所述带的下部变细。
25.根据权利要求18的方法，其中所述构图所述单晶硅层的所述带的步骤包括氧化所述单晶硅层的所述带的一个或多个部分以使所述单晶硅层的所述带的所述部分变窄。
26.一种形成电熔丝的方法，包括以下步骤：
提供单晶绝缘体上硅(SOI)结构，所述结构包括在第一绝缘层上的单晶硅层；
将所述单晶硅层构图为带；
硅化所有所述单晶硅层以形成硅化物带；
在所述硅化物带上及周围形成至少一个第二绝缘体，以将所述硅化物带与周围结构隔离；以及
形成穿过所述第二绝缘体到所述硅化物带末端的电接触。
27.根据权利要求26的方法，还包括使电流从所述硅化物带的第一末端流到所述硅化物带的第二末端，其中所述形成所述电接触的步骤在所述硅化物带的所述第一末端形成的第一接触大于在所述硅化物带的所述第二末端形成的第二接触。
28.根据权利要求26的方法，还包括沿所述单晶硅层的所述带的侧壁形成应力产生侧壁隔离物。
29.根据权利要求26的方法，其中所述构图所述单晶硅层的所述带的步骤包括使所述单晶硅层的所述带的下部变细。
30.根据权利要求26的方法，其中所述构图所述单晶硅层的所述带的步骤包括氧化所述单晶硅层的所述带的一个或多个部分以使所述单晶硅层的所述带的所述部分变窄。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/161,320 | 2005-07-29 | ||
| US11/161,320 US7382036B2 (en) | 2005-07-29 | 2005-07-29 | Doped single crystal silicon silicided eFuse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1905184A true CN1905184A (zh) | 2007-01-31 |
| CN100527407C CN100527407C (zh) | 2009-08-12 |
Family
ID=37674388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101064311A Active CN100527407C (zh) | 2005-07-29 | 2006-07-24 | 掺杂单晶硅硅化电熔丝及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7382036B2 (zh) |
| CN (1) | CN100527407C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295703B (zh) * | 2007-04-23 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 用于电子迁移编程模式的熔丝结构 |
| CN101170099B (zh) * | 2007-11-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382036B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
| US7575958B2 (en) * | 2005-10-11 | 2009-08-18 | Freescale Semiconductor, Inc. | Programmable fuse with silicon germanium |
| US7659168B2 (en) * | 2005-11-03 | 2010-02-09 | International Business Machines Corporation | eFuse and methods of manufacturing the same |
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7851885B2 (en) * | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
| US8076754B2 (en) * | 2007-03-09 | 2011-12-13 | Silicon Laboratories | Silicide-interface polysilicon resistor |
| US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
| US8274132B2 (en) * | 2008-02-14 | 2012-09-25 | Infineon Technologies Ag | Electrical device and fabrication method |
| US20100078727A1 (en) * | 2008-10-01 | 2010-04-01 | Min Byoung W | eFuse and Resistor Structures and Method for Forming Same in Active Region |
| US8035191B2 (en) * | 2008-12-02 | 2011-10-11 | United Microelectronics Corp. | Contact efuse structure |
| US8097520B2 (en) * | 2009-08-19 | 2012-01-17 | International Business Machines Corporation | Integration of passive device structures with metal gate layers |
| US8530319B2 (en) | 2010-10-14 | 2013-09-10 | International Business Machines Corporation | Vertical silicide e-fuse |
| US8492286B2 (en) * | 2010-11-22 | 2013-07-23 | International Business Machines Corporation | Method of forming E-fuse in replacement metal gate manufacturing process |
| US8377790B2 (en) | 2011-01-27 | 2013-02-19 | International Business Machines Corporation | Method of fabricating an embedded polysilicon resistor and an embedded eFuse isolated from a substrate |
| KR20120139361A (ko) | 2011-06-17 | 2012-12-27 | 삼성전자주식회사 | 이-퓨즈 구조체 및 그 동작 방법 |
| US8981523B2 (en) | 2012-03-14 | 2015-03-17 | International Business Machines Corporation | Programmable fuse structure and methods of forming |
| US9129964B2 (en) | 2013-04-26 | 2015-09-08 | International Business Machines Corporation | Programmable electrical fuse |
| US9041151B2 (en) | 2013-05-31 | 2015-05-26 | International Business Machines Corporation | Fin eFuse formed by trench silicide process |
| US9293414B2 (en) | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
| US9159667B2 (en) | 2013-07-26 | 2015-10-13 | Globalfoundries Inc. | Methods of forming an e-fuse for an integrated circuit product and the resulting e-fuse structure |
| US20150228436A1 (en) * | 2014-02-10 | 2015-08-13 | Infineon Technologies Ag | Fuses and fuse programming methods |
| US9576899B2 (en) | 2015-06-23 | 2017-02-21 | Globalfoundries Inc. | Electrical fuse with high off resistance |
| US10825867B2 (en) | 2018-04-24 | 2020-11-03 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
| US10729012B2 (en) * | 2018-04-24 | 2020-07-28 | Micron Technology, Inc. | Buried lines and related fabrication techniques |
| US10811353B2 (en) * | 2018-10-22 | 2020-10-20 | International Business Machines Corporation | Sub-ground rule e-Fuse structure |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846174B2 (ja) | 1981-03-03 | 1983-10-14 | 株式会社東芝 | 半導体集積回路 |
| JPS61268041A (ja) | 1985-05-23 | 1986-11-27 | Toshiba Corp | ヒユ−ズの熔断方法 |
| US5444287A (en) | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| JPH08264654A (ja) | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | フューズ配線を有する電子装置 |
| US5976943A (en) | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| JPH1187522A (ja) | 1997-07-11 | 1999-03-30 | Sony Corp | 半導体装置の製造方法 |
| JPH11195711A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6121073A (en) | 1998-02-17 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method for making a fuse structure for improved repaired yields on semiconductor memory devices |
| US6088256A (en) * | 1998-09-25 | 2000-07-11 | Stmicroelectronics, Inc. | Integrated circuit with electrically programmable fuse resistor |
| US6277674B1 (en) | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| US6633055B2 (en) | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
| JP2001057139A (ja) | 1999-08-18 | 2001-02-27 | Uchihashi Estec Co Ltd | 電子・電気機器用プロテクタ−及びその製造方法 |
| US6774439B2 (en) | 2000-02-17 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device using fuse/anti-fuse system |
| US6420216B1 (en) | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
| US6368902B1 (en) | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
| US6829737B1 (en) | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
| US6958523B2 (en) | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| US6432760B1 (en) | 2000-12-28 | 2002-08-13 | Infineon Technologies Ag | Method and structure to reduce the damage associated with programming electrical fuses |
| US6653710B2 (en) * | 2001-02-16 | 2003-11-25 | International Business Machines Corporation | Fuse structure with thermal and crack-stop protection |
| US6803301B2 (en) | 2002-06-19 | 2004-10-12 | Infineon Technologies Richmond, Lp | Fuse configuration with modified capacitor border layout for a semiconductor storage device |
| US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| US20040038458A1 (en) | 2002-08-23 | 2004-02-26 | Marr Kenneth W. | Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same |
| JP2004134091A (ja) | 2002-10-08 | 2004-04-30 | Matsushita Electric Ind Co Ltd | チップ型ヒューズおよびその製造方法 |
| US6933591B1 (en) * | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
| US7176551B2 (en) * | 2004-05-19 | 2007-02-13 | United Microelectronics Corp. | Fuse structure for a semiconductor device |
| US7382036B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
| US8004059B2 (en) * | 2007-01-12 | 2011-08-23 | International Business Machines Corporation | eFuse containing SiGe stack |
| US7479689B2 (en) * | 2007-01-26 | 2009-01-20 | International Business Machines Corporation | Electronically programmable fuse having anode and link surrounded by low dielectric constant material |
-
2005
- 2005-07-29 US US11/161,320 patent/US7382036B2/en active Active
-
2006
- 2006-07-24 CN CNB2006101064311A patent/CN100527407C/zh active Active
-
2008
- 2008-03-06 US US12/043,226 patent/US7572724B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295703B (zh) * | 2007-04-23 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 用于电子迁移编程模式的熔丝结构 |
| CN101170099B (zh) * | 2007-11-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070026579A1 (en) | 2007-02-01 |
| US7572724B2 (en) | 2009-08-11 |
| US7382036B2 (en) | 2008-06-03 |
| CN100527407C (zh) | 2009-08-12 |
| US20080153278A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1905184A (zh) | 掺杂单晶硅硅化电熔丝及其形成方法 | |
| KR100900202B1 (ko) | 쇼트키 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법 | |
| CN100442500C (zh) | 鳍片型反熔丝及其制造方法 | |
| KR100972074B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| US8035191B2 (en) | Contact efuse structure | |
| US4420820A (en) | Programmable read-only memory | |
| CN1409399A (zh) | 以一次可编程熔断器/抗熔断器组合为基础的存储单元 | |
| SE451514B (sv) | Programmerbar cell bestaende av en amorf cellkropp, samt net av sadana celler | |
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20080277756A1 (en) | Electronic device and method for operating a memory circuit | |
| KR20080022085A (ko) | 저온으로 제조되고 반도체 다이오드를 포함하는 고밀도비휘발성 메모리 어레이 | |
| CN1909227A (zh) | 可编程半导体器件及其制造和使用方法 | |
| JP2009535822A (ja) | 改善されたコンタクトヒューズを備えた半導体デバイス | |
| SE454307B (sv) | Programmerbar cell; samt net uppbyggt av sadana celler | |
| TWI738211B (zh) | 記憶體陣列及用以形成記憶體陣列之方法 | |
| TW201444132A (zh) | 記憶體單元陣列及形成一記憶體單元陣列之方法 | |
| KR100973279B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| CN105762139A (zh) | 半导体熔丝及其制法 | |
| US5882972A (en) | Method of fabricating a buried bit line | |
| KR100967682B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20190148367A1 (en) | 3d circuit with n and p junctionless transistors | |
| US8999745B2 (en) | Phase-change memory device and fabrication method thereof | |
| KR100973274B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| JP2008182121A (ja) | 半導体装置及びその製造方法 | |
| US20230231039A1 (en) | Semiconductor structure and method for fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |