CN100442500C - 鳍片型反熔丝及其制造方法 - Google Patents

鳍片型反熔丝及其制造方法 Download PDF

Info

Publication number
CN100442500C
CN100442500C CNB200510108264XA CN200510108264A CN100442500C CN 100442500 C CN100442500 C CN 100442500C CN B200510108264X A CNB200510108264X A CN B200510108264XA CN 200510108264 A CN200510108264 A CN 200510108264A CN 100442500 C CN100442500 C CN 100442500C
Authority
CN
China
Prior art keywords
fin
core
fuse
technology
described fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510108264XA
Other languages
English (en)
Other versions
CN1758434A (zh
Inventor
E·J·诺瓦克
C·H·兰
M·J·布赖特韦什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1758434A publication Critical patent/CN1758434A/zh
Application granted granted Critical
Publication of CN100442500C publication Critical patent/CN100442500C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成反熔丝的方法,其中形成材料层,然后将材料层构图为鳍片。将鳍片的中心部分转换成基本不导电的区域,并将鳍片的端部转换成导体。将鳍片的中心部分转换成绝缘体的工艺允许在高于预定温度的温度下加热鳍片的工艺,以将绝缘体转换成导体。从而,利用加热工艺可以选择性地将鳍片型结构从绝缘体转换成永久导体。

Description

鳍片型反熔丝及其制造方法
技术领域
本发明总体涉及形成反熔丝(antifuse)的方法及其形成的结构,所述结构包括通过加热工艺可以从绝缘体转换成永久导体的鳍片(fin)结构。
背景技术
熔丝和反熔丝在今天的集成电路器件中非常有用,以选择性地将器件从电路的其它部分连接和断开,以及提供逻辑操作。例如,通常激活(熔解、断开等)熔丝,以中断或断开电连接。类似,可以熔解熔丝以大大增加电路电阻,从而提供激活和未激活熔丝器件之间的逻辑差。
反熔丝以与熔丝相反的方式工作。从而,反熔丝在未激活(未熔解)时通常是不导电的(高阻),而在激活(熔解)时变成导体。从而,当反熔丝激活时,其形成电连接,而与在激活时断开电连接的熔丝相反。从而,反熔丝选择性地允许导电连接选择性地将电路的部分连接在一起,从而可以将先前未连接的器件使用到电路中。类似,反熔丝提供可以用于进行逻辑操作的不同的电阻值。
一旦熔丝或反熔丝被激活,熔丝通常不能成为未激活。从而,激活通常是一次性事件,并且用于永久地调节电路。对于熔丝和反熔丝要求低工艺成本和较高的密度。电熔解金属熔丝是激活熔丝的常规方法,但是需要精确可靠的电的和物理的控制。下文中的本发明提供了更小和容易激活的反熔丝及其制造方法。
发明内容
本公开提供了一种形成反熔丝的方法及其形成的结构。本发明形成材料层,然后将所述材料层构图为鳍片。接着,本发明将所述鳍片的中心部分转换高阻导体,并将所述鳍片的端部转换成导体。将所述鳍片的所述中心部分转换成高阻导体(基本不导电)的工艺允许在高于预定温度的温度下加热所述鳍片的工艺,以将所述高阻导体转换成低阻导体(基本上导电)。从而,本发明提供了一种鳍片型结构,其利用简单的加热工艺可以从高阻导体选择性地转换成低阻导体。
在将所述鳍片的所述中心部分转换成高阻导体的工艺中,覆盖所述鳍片的端部,使得所述鳍片的中心部分未受到保护,然后将离子注入所述鳍片的所述中心部分。该工艺将所述鳍片的中心部分变成无定形材料。从而,例如,将所述鳍片的所述中心部分转换成高阻导体的工艺将所述中心部分从单晶硅变为无定形硅。随后的对所述鳍片的选择性加热将所述鳍片的所述中心部分变为多晶硅。激活所述反熔丝的对所述鳍片的选择性加热使所述鳍片的所述中心部分的导电水平在高于所述预定温度的温度下加热后是所述中心部分在加热前的导电水平的很多倍(例如10倍以上的导电性)。类似,将所述鳍片的所述端部转换成导体的工艺可以包括保护所述鳍片的所述中心部分,以及然后硅化所述鳍片的所述端部。
在另一个实施例中,本发明形成方向性反熔丝,其在激活前后具有优选的方向条件(偏置)。该实施例同样将所述材料层构图为鳍片。将所述鳍片的端部转换成P型端和N型端,并将所述鳍片的中心部分转换成P-N结。将所述鳍片的所述中心部分转换成所述P-N结的工艺允许在高于预定温度的温度下加热所述鳍片的工艺,以永久地改变所述P-N结的特征。
尤其是,将所述中心部分转换成P-N结的工艺包括覆盖所述鳍片的端部,使得所述鳍片的中心部分未受保护。然后将离子注入所述鳍片的所述中心部分。将离子注入所述鳍片的所述中心部分的工艺将所述鳍片的所述中心部分变成无定形材料。将所述鳍片的所述端部转换成导体的工艺包括保护所述鳍片的所述中心部分,保护所述N-型端,并将P-型杂质注入所述P型端,以及保护所述P-型端,并将N-型杂质注入所述N-型端。所述N型杂质和所述P型杂质包括相反类型的杂质。在将P型杂质和N型杂质注入所述鳍片的端部之后,充分加热所述鳍片,以将杂质从所述鳍片的所述端部驱入所述鳍片的所述中心。
对所述鳍片的加热将所述鳍片的所述中心部分的中间能隙态密度比所述鳍片的所述中心部分在加热前的水平减小两到三个数量级。从而在加热后将通过反向偏置的P-N结的电流减小两个或多个数量级(例如减小100倍或更多)。
本发明提供的反熔丝结构中的一种包括具有中心部分和端部的鳍片。所述鳍片的所述中心部分包括绝缘体,所述绝缘体适于在高于预定温度的温度下加热时永久地变成导体,以及所述端部包括永久导体。
在该结构中,所述鳍片的所述中心部分包括无定形材料,其在高于所述预定温度的温度下加热后的导电性是所述中心部分在加热前的导电水平的很多倍。例如,所述中心部分在高于所述预定温度的温度下加热前包括单晶硅,并且在高于所述预定温度的温度下加热后变成多晶硅。所述端部包括永久导体,例如所述鳍片的硅化物区域。
限制鳍片的中心部分的尺寸(长度),使得例如中心部分包括鳍片长度的非常小的部分(小于约10%)。另外,鳍片是从衬底延伸的矩形结构,而不是常规矩形线。从而,例如,所述鳍片具有超过所述鳍片的宽度多倍以上(例如2倍或更高倍)的高度和长度。
在具有偏置(类似于二极管)的反熔丝实施例中,所述鳍片的中心部分包括P-N结,所述P-N结适于在高于预定温度的温度下加热时永久地改变特征,以及包括P型端和N型端的端部。同样在该实施例中,鳍片的中心部分可以包括无定形材料,其在高于预定温度的温度下加热前可以包括例如单晶硅,而在高于预定温度的温度下加热后包括多晶硅。
通过结合下文的描述和附图将更好地理解本发明实施例的这些和其它方面。然后,可以理解,尽管下面的描述给出了本发明的优选实施例及其多个具体细节,但是是说明性的而不是限制性的。在不偏离本发明的精神下,可以在本发明的实施例的范围内进行多种变化和修改,并且本发明包括所有这些修改。
附图说明
通过下面参考附图的详细描述将更好地理解本发明的实施例,其中:
图1是根据本发明的部分完成的反熔丝的示意图;
图2是根据本发明的部分完成的反熔丝的示意图;
图3是根据本发明的部分完成的反熔丝的示意图;
图4是根据本发明的部分完成的反熔丝的示意图;
图5是根据本发明的部分完成的反熔丝的示意图;
图6是根据本发明的部分完成的反熔丝的示意图;
图7是根据本发明的部分完成的反熔丝的示意图;
图8是根据本发明的部分完成的反熔丝的示意图;
图9是根据本发明的部分完成的反熔丝的示意图;
图10是根据本发明的完成的反熔丝的示意图;
图11是用于电路中的本发明反熔丝的示意图;以及
图12是示出本发明方法的流程图。
具体实施方式
本发明为形成反熔丝的方法及其形成的结构。本发明方法和结构产生使用鳍片技术的反熔丝。从而,本发明反熔丝比常规熔丝小。因此,本发明利用了这样的情况,即硅鳍片的质量非常低(几分之皮克),并且从而容易被电加热。本发明提供了低廉的技术以在加热电流脉冲通过鳍片后使反熔丝的电阻永久地大幅度改变(例如10X)。由于本发明结构的小面积(质量),激活(熔解)反熔丝的操作包括简化的加热过程,其通过使电流通过所述反熔丝而进行。从而,本发明不仅形成了小于常规可得的反熔丝的反熔丝,本发明还提供了激活反熔丝的方法,所述方法避免了在常规物理/光学反熔丝激活中可能出现的问题。
图1-3示出了一些其中可以形成鳍片结构的非限制性方法。如图1所示,本发明在衬底100(硅晶片、SOI晶片等)上形成材料层102(例如单晶硅、硅锗等)。在材料102上构图掩模104(例如有机光刻胶等),并利用例如蚀刻、化学处理等的普通材料除去工艺除去材料102的暴露部分以留下独立的鳍片200。注意,鳍片200是从衬底100延伸的矩形结构,而不是常规矩形线。从而,例如,所述鳍片具有超过鳍片宽度(w)两倍的高度(h)和长度(l)。
图3示出了形成鳍片200的可选方法。该方法有时被称为侧壁隔离技术。在该方法中,利用例如光刻的常规技术在衬底100上构图占位物300。然后,在占位物300的上面沉积材料102。接着,利用选择性方向性蚀刻工艺以比其从垂直表面除去材料更快的速度从水平表面除去材料102。这样留下了只位于占位物300的侧壁上的材料102。然后优选地对结构的上表面抛光以除去任何过多的材料102,留下如图3所示的鳍片结构200。然后,除去占位物300,从而得到如图2所示的结构。
图4示出了将鳍片200的中心部分转换成绝缘体的工艺。在图4中,除去之前的掩模,并利用例如光刻胶400的另一掩模保护鳍片端部。剩下鳍片的中心部分未受到保护。然后,将高质量离子402(例如硅、锗、砷、氙等)注入鳍片200的中心部分。该注入离子402足以构成鳍片200的中心部分和无定形绝缘材料。例如,在普通剂量1×1014cm-2到5×1014cm-2的范围下,离子注入能可以在约0.5keV和约3keV之间。另外,该工艺将鳍片200的中心部分变为无定形材料。从而,例如,该将鳍片的中心部分转换为绝缘体的工艺将硅鳍片的中心部分变为无定形硅区。
在图5中,除去之前的掩模,并且构图类似于上述掩模的另一个掩模500以保护鳍片200的中心部分,并允许暴露鳍片的端部。通过注入充足的杂质使鳍片200的端部导电而将鳍片的暴露部分转换成导体。可选的是,可以在将鳍片在包含金属的环境中加热的工艺中将鳍片200的端部硅化502。另外,获知本公开的本领域普通技术人员可以理解,可以使用多种其它方法使鳍片200的端部导电。然后除去掩模500,留下如图6所示的结构,其中包括高阻中心部分600和导电端部602、604。
从而,本发明将鳍片的中心部分600转换成高阻(基本不导电)区,并将鳍片的端部602、604转换成导体。将鳍片的中心部分转换成高阻区的工艺允许随后的以高于预定温度的温度加热鳍片的工艺,以将高阻区转换成低阻区。从而,本发明提供了一种鳍片型结构,其利用简单的加热工艺可以被选择性地从高阻导体转换为永久低阻导体。
在另一个实施例中,如图7-10所示,本发明形成了在被激活前后具有优选导电方向(偏置)的方向性反熔丝。该反熔丝以与二极管工作的方式类似的方式用作P-N结,不同的是,鳍片200内的P-N结的激活大大改变了P-N结的特征,从而允许容易将该反熔丝用作逻辑器件。在该实施例中,将鳍片端部转换成P型端和N型端,并将鳍片的中心部分转换成P-N结。该将鳍片的中心部分转换成P-N结的工艺允许以高于预定温度的温度加热该鳍片的工艺,以永久地改变P-N结的特征。
尤其是,如图7所示,将鳍片200的中心部分转换成P-N结的工艺包括覆盖鳍片200的端部(同样利用例如掩模400的掩模),使得鳍片200的中心部分不受保护。然后,优选将在1×1014cm-2到5×1014cm-2范围内的普通剂量的硅或锗注入鳍片的中心部分,如标号700所示。将离子注入鳍片的中心部分的工艺将鳍片中心部分变成了具有高密度的中间能隙态(mid-gap state)的无定形或多晶半导体。
在P-N二极管的结中的中间能隙态的密度强烈地影响该二极管的两个重要的导电特征,即反向偏置泄漏和正向偏置理想性。反向偏置泄漏通常是非常低的电流密度(~1pA/cm2),然而,当将高密度的中间能隙态引入结区域,该反向偏置电流将增加好几个数量级。正向偏置导电流随着正向电压以enkT/Qe的指数因子指数增长,其中k和Qe分别是Boltzmann常数和电荷单位,T是结温度,以及n是称为理想因子的通常在1和2之间的数。对于低密度的中间能隙态,n~1,而对于高密度的中间能隙态,n~2。
将鳍片端部转换成N型和P型区的工艺包括两步骤工艺,其中在用掺杂杂质注入一端时保护鳍片的另一端和中心部分。尤其是,如图8所示,在鳍片200的一端和鳍片200的中心部分的上面形成掩模800,只暴露鳍片的另一端。然后,将杂质802注入鳍片的暴露端。类似,如图9所示,除去第一掩模800,并使用掩模900覆盖鳍片200的先前暴露的部分和鳍片200的中心部分。然后,将相反类型的掺杂杂质902注入鳍片的暴露部分。如果希望,在该工艺中可以进行其它覆盖。例如,结合该工艺可以使用类似上述如图5所示的掩模500的其它掩模。在除去掩模900后,鳍片200将包括第一型的杂质区112(例如P型)、中心高阻无定形区110、以及相反类型的掺杂区114(例如N型)。
从而,该工艺包括保护N型端114而将P型杂质802注入P型端112,以及保护P型端112而将N型杂质902注入N型端114。这些N型杂质和P型杂质包括相反类型的杂质。例如,N型杂质902可以包括砷、磷等,而P型杂质802可以包括硼等。获知本公开的本领域普通技术人员可以理解,使用的实际杂质可以根据用于反熔丝中的材料而改变。实际上,可以使用任何物质组合,只要这些物质使鳍片以偏置的方式运作,从而促进电流主要在一个方向上流动。当将P型和N型杂质注入鳍片端部后,对鳍片充分加热以激活杂质,通常利用1s到30s的在800℃到1050℃之间的退火。如上所述,为了激活熔丝,使电流通过鳍片,这导致鳍片发热。对二极管施加0.01s到5s的1到2伏的正向电压,以获得500℃到700℃之间的温度,其通常足以实现到更大的多晶半导体颗粒和更低平均密度的中间能隙态的结构变化。
从而,在制造反熔丝后,将其用于电路中以形成连接或执行逻辑功能。图11示出了通过连接到两个部件A115和B119而被电连接的本发明的反熔丝117的简化示意图。部件A和B可以包括任何类型的部件,例如电压源、控制器、晶体管、电容器等。在一个实例中,可希望地连接部件A和B。在该情况下,反熔丝117将包括如图6所示的实施例,并且通过鳍片200将产生足够的电流或电压以将鳍片中心部分600加热到足够的温度,以将中心部分600变为导体。这将使部件A和B之间的反熔丝成为永久导体。如果不连接部件A和B,则不对反熔丝进行加热工艺。
可选的是,反熔丝117可以代表如图10所示的反熔丝,而部件A代表逻辑装置,部件B可以包括电压源。在其未激活态,反熔丝117将提供一种特征,即反向偏置导电流将是加热(退火)的反熔丝的所述电流的100到1000倍。从而,在加热所述鳍片的中心部分前,所述鳍片的中心部分具有的反向偏置泄漏是在加热所述鳍片的中心部分后的反向偏置泄漏的100倍以上。另外,在50mV到350mV正向偏置范围中的电导性将由理想因子n=2特征化,其将代表一个逻辑值。如果该逻辑值将被变为相反的逻辑值,则如上所述通过加热激活所述反熔丝。然而,在激活后,所述反熔丝将提供相反类型的特征,即较低的反向偏置导电性(低于100到1000倍的反向偏置导电性)或者正向偏置理想因子,n=1,从而当连接反熔丝117时对部件A提供不同的逻辑答案。在反熔丝117代表如图6所示的反熔丝的情况下,高阻态由于无定形区域600将初始出现并且可以表示逻辑值。将在希望编程处的反熔丝上提供电压,以加热元定形区域600,从而将区域600转换成低阻(导体)态,其将表示第二个逻辑值。
对于在鳍片的中心部分600、110中发生的加热,更窄的中心部分允许在进行加热操作时使用更低的电压。从而,应该构图使用的掩模400,使鳍片200的中心部分600、110沿鳍片200的长度尽可能小。该要求符合在激活反熔丝前将鳍片200的中心部分保持为高阻区域的需求。从而,尽管每个设计具有不同的参数,应该最大可能地将鳍片200的中心部分600、110的长度最小化,以降低产生需要的加热所需的电压值。从而,在一个实例中,限制鳍片中心部分的尺寸(长度),使得例如中心部分包括小于约5到10%的鳍片长度。
随后的对鳍片的选择性加热将鳍片的中心部分变为多晶硅。激活如图6所示的实施例中的反熔丝的对鳍片的选择性加热使鳍片的中心部分的导电水平在高于预定温度的温度下加热后是加热前的中心部分的导电水平的很多倍(例如10或更多倍)。在如图10所示的实施例中,对鳍片的无定形化将鳍片的中心部分的中间能隙态密度增加为未无定形化的鳍片中的很多倍(例如100或更多倍)。对该无定形化区域的加热将态密度减少到在<1017cm-3eV-1范围中的初始未无定形化的鳍片的值附近的值。
图12以流程图的形式示出了本发明的方法。尤其是,在项120中,本发明形成材料层,然后在项122中将材料层构图为鳍片。接着,本发明将鳍片的中心部分转换成无定形材料(124),并将鳍片的端部转换成导体(126),以获得如图6所示的实施例,或者利用相反类型的杂质对鳍片端部掺杂(128),以获得如图10所示的实施例。对于如图10所示的实施例,然后在项130中对所述结构退火以将杂质驱入鳍片的中心区域。将鳍片的中心部分转换成无定形材料的工艺允许随后的选择性加热工艺132,以将鳍片的无定形中心部分转换成导体。从而,本发明提供了一种鳍片型结构,可以利用简单的加热工艺选择性地将其从高阻区域转换成永久低阻区域或导体。
本发明提供了一种形成反熔丝的方法及其形成的结构。本发明的方法和结构形成使用鳍片技术的反熔丝。从而,本发明的反熔丝小于常规熔丝。因此,本发明利用这样的情况,即硅鳍片的质量较低(几分之皮克),从而容易被电加热。本发明提供了低廉的技术以在加热电流脉冲通过鳍片后使反熔丝的电阻永久地大幅度改变。由于本发明结构的小面积(质量),激活(熔解)反熔丝的操作包括简化的加热工艺,其通过使电流通过所述反熔丝而进行。从而,本发明不仅形成了小于常规可得的反熔丝的反熔丝,本发明还提供了激活熔丝的方法,所述方法避免了在常规物理/光学反熔丝激活中可能出现的问题。
产生的益处包括:对数据的高密度和低功率的编码、降低修复/替换多余元件的成本、自恢复或自编程本领域芯片上的元件的能力、以及增加电路使用的多功能性。本发明的方法和结构可以应用于逻辑电路,存储器,包括SRAM、DRAM和NVRAM,以及模拟电路和其它集成电路。
上述对具体实施例的描述可以完全公开本发明的总体特征,从而其他人在不偏离总体构思的情况下,通过应用现有的内容,可以容易地修改和/或调整该具体实施例以用于各种应用。从而,认为所述修改和调整应该在所公开的实施例的等同物的精神和范围内。可以理解,这里使用的词汇或术语是为了描述而不是限制。从而,尽管在优选实施例中描述了本发明,本领域的技术人员可以了解,在所附权利要求书的精神和范围内可以对本发明进行修改。

Claims (18)

1.一种反熔丝结构,包括:
鳍片,具有中心部分和端部;
其中所述鳍片的所述中心部分包括P-N结,所述P-N结适于在高于预定温度的温度下加热时永久地改变导电特征;
其中所述端部包括P型端和N型端。
2.根据权利要求1的反熔丝,其中所述鳍片的所述中心部分包括无定形材料。
3.根据权利要求1的反熔丝,其中在加热所述鳍片的所述中心部分前,所述鳍片的所述中心部分的反向偏置泄漏是所述鳍片的所述中心部分在高于所述预定温度的温度下加热后的反向偏置泄漏的100倍以上。
4.根据权利要求1的反熔丝,其中所述中心部分在高于所述预定温度的温度下加热前包括无定形硅,并在高于所述预定温度的温度下加热后包括多晶硅。
5.根据权利要求1的反熔丝,其中所述鳍片包括所述端部的相反掺杂的区域。
6.根据权利要求1的反熔丝,其中所述鳍片具有超过所述鳍片的宽度两倍以上的高度和长度。
7.一种形成反熔丝结构的方法,所述方法包括以下步骤:
形成材料层;
将所述材料层构图为鳍片;
将所述鳍片的中心部分转换成基本不导电的区域;以及
将所述鳍片的端部转换成导体;
其中将所述鳍片的所述中心部分转换成基本不导电的区域的所述工艺允许随后的在高于预定温度的温度下加热所述鳍片的工艺,以将所述基本不导电的区域转换成导体。
8.根据权利要求7的方法,其中将所述鳍片的所述中心部分转换成基本不导电的区域的所述工艺包括:
覆盖所述鳍片的端部,使得所述鳍片的中心部分未受到保护;以及
将离子注入所述鳍片的所述中心部分。
9.根据权利要求7的方法,其中将所述鳍片的所述中心部分转换成基本不导电的区域的所述工艺将所述鳍片的所述中心部分变为无定形材料。
10.根据权利要求7的方法,其中将所述鳍片的所述中心部分转换成基本不导电的区域的所述工艺将所述中心部分变为无定形硅,并且加热所述鳍片的所述工艺将所述鳍片的所述中心部分变为多晶硅。
11.根据权利要求7的方法,其中将所述鳍片的所述端部转换成导体的所述工艺包括:
保护所述鳍片的所述中心部分;以及
硅化所述鳍片的所述端部。
12.根据权利要求7的方法,其中加热所述鳍片的所述工艺使所述鳍片的所述中心部分的导电水平在高于所述预定温度的温度下加热后是所述中心部分在加热前的导电水平的10倍。
13.一种形成反熔丝结构的方法,所述方法包括以下步骤:
形成材料层;
将所述材料层构图为鳍片;
将所述鳍片的端部转换成P型端和N型端;
将所述鳍片的中心部分转换成P-N结;以及
其中将所述鳍片的所述中心部分转换成所述P-N结的所述工艺允许随后的在高于预定温度的温度下加热所述鳍片的工艺,以永久地改变所述P-N结的导电特征。
14.根据权利要求13的方法,其中将所述中心部分转换成P-N结的所述工艺包括:
覆盖所述鳍片的端部,使得所述鳍片的中心部分未受保护;
将离子注入所述鳍片的所述中心部分;以及
在转换所述鳍片的所述端部的所述工艺之后,充分加热所述鳍片,以将杂质从所述鳍片的所述端部驱入所述鳍片的所述中心。
15.根据权利要求14的方法,其中将离子注入所述鳍片的所述中心部分的所述工艺将所述鳍片的所述中心部分变成无定形材料。
16.根据权利要求13的方法,其中将所述鳍片的所述端部转换成导体的所述工艺包括:
保护所述鳍片的所述中心部分;
保护所述N-型端,并将P-型杂质注入所述P型端;以及
保护所述P-型端,并将N-型杂质注入所述N-型端。
17.根据权利要求16的方法,其中所述N型杂质和所述P型杂质包括相反类型的杂质。
18.根据权利要求13的方法,其中加热所述鳍片的所述工艺将所述鳍片的所述中心部分的中间能隙态密度变为低于所述鳍片的所述中心部分在加热前的中间能隙态密度的100倍。
CNB200510108264XA 2004-10-08 2005-10-08 鳍片型反熔丝及其制造方法 Expired - Fee Related CN100442500C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711,845 2004-10-08
US10/711,845 US7456426B2 (en) 2004-10-08 2004-10-08 Fin-type antifuse

Publications (2)

Publication Number Publication Date
CN1758434A CN1758434A (zh) 2006-04-12
CN100442500C true CN100442500C (zh) 2008-12-10

Family

ID=36144426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510108264XA Expired - Fee Related CN100442500C (zh) 2004-10-08 2005-10-08 鳍片型反熔丝及其制造方法

Country Status (2)

Country Link
US (2) US7456426B2 (zh)
CN (1) CN100442500C (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1727194A1 (en) * 2005-05-27 2006-11-29 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for high topography patterning
US8702640B2 (en) * 2007-08-17 2014-04-22 The Invention Science Fund I, Llc System, devices, and methods including catheters configured to monitor and inhibit biofilm formation
US20090163977A1 (en) * 2007-08-17 2009-06-25 Searete Llc, A Limited Liability Corporation Of The State Of Delaware System, devices, and methods including sterilizing excitation delivery implants with cryptographic logic components
US8706211B2 (en) * 2007-08-17 2014-04-22 The Invention Science Fund I, Llc Systems, devices, and methods including catheters having self-cleaning surfaces
US20090177254A1 (en) * 2007-08-17 2009-07-09 Searete Llc, A Limited Liability Of The State Of The State Of Delaware System, devices, and methods including actively-controllable electrostatic and electromagnetic sterilizing excitation delivery system
US20090163964A1 (en) * 2007-08-17 2009-06-25 Searete Llc, A Limited Liability Corporation Of The State Of Delaware System, devices, and methods including sterilizing excitation delivery implants with general controllers and onboard power
US20090048648A1 (en) * 2007-08-17 2009-02-19 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Self-sterilizing device
US20110160644A1 (en) * 2007-08-17 2011-06-30 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Systems, devices, and methods including catheters configured to release ultraviolet energy absorbing agents
US8647292B2 (en) * 2007-08-17 2014-02-11 The Invention Science Fund I, Llc Systems, devices, and methods including catheters having components that are actively controllable between two or more wettability states
US8162924B2 (en) 2007-08-17 2012-04-24 The Invention Science Fund I, Llc System, devices, and methods including actively-controllable superoxide water generating systems
US8366652B2 (en) * 2007-08-17 2013-02-05 The Invention Science Fund I, Llc Systems, devices, and methods including infection-fighting and monitoring shunts
US8460229B2 (en) 2007-08-17 2013-06-11 The Invention Science Fund I, Llc Systems, devices, and methods including catheters having components that are actively controllable between transmissive and reflective states
US8753304B2 (en) * 2007-08-17 2014-06-17 The Invention Science Fund I, Llc Systems, devices, and methods including catheters having acoustically actuatable waveguide components for delivering a sterilizing stimulus to a region proximate a surface of the catheter
US8734718B2 (en) * 2007-08-17 2014-05-27 The Invention Science Fund I, Llc Systems, devices, and methods including catheters having an actively controllable therapeutic agent delivery component
KR101306685B1 (ko) * 2008-09-19 2013-09-10 에이저 시스템즈 엘엘시 집적 회로의 저항 조율을 위해 전자기 복사선에 의해 유도된 규소의 동소체 또는 비정질 변경
US8585627B2 (en) * 2008-12-04 2013-11-19 The Invention Science Fund I, Llc Systems, devices, and methods including catheters configured to monitor biofilm formation having biofilm spectral information configured as a data structure
US20120041287A1 (en) 2008-12-04 2012-02-16 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Systems, devices, and methods including implantable devices with anti-microbial properties
WO2010065135A1 (en) * 2008-12-04 2010-06-10 Searete, Llc System, devices, and methods including actively-controllable sterilizing excitation delivery implants
US20110152751A1 (en) * 2008-12-04 2011-06-23 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Systems, devices, and methods including catheters having UV-Energy emitting coatings
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory
US8030736B2 (en) * 2009-08-10 2011-10-04 International Business Machines Corporation Fin anti-fuse with reduced programming voltage
US8350264B2 (en) 2010-07-14 2013-01-08 International Businesss Machines Corporation Secure anti-fuse with low voltage programming through localized diffusion heating
CN103456711B (zh) * 2012-06-05 2016-03-23 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
KR102109793B1 (ko) 2013-11-04 2020-05-13 삼성전자주식회사 반도체 소자
KR102150869B1 (ko) * 2014-04-03 2020-09-02 삼성전자 주식회사 퓨즈 구조체 및 이를 포함하는 반도체 장치
CN104979362B (zh) 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
CN105826297B (zh) * 2015-01-06 2018-08-10 中芯国际集成电路制造(上海)有限公司 反熔丝及其形成方法
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
US10957701B1 (en) * 2019-11-11 2021-03-23 Globalfoundries U.S. Inc. Fin-based anti-fuse device for integrated circuit (IC) products, methods of making such an anti-fuse device and IC products comprising such an anti-fuse device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095362A (en) 1990-10-23 1992-03-10 Instant Circuit Corporation Method for reducing resistance for programmed antifuse
US5502395A (en) 1994-05-25 1996-03-26 Allen; William J. Method for programming antifuses for reliable programmed links
US5899707A (en) 1996-08-20 1999-05-04 Vlsi Technology, Inc. Method for making doped antifuse structures
JP3466929B2 (ja) 1998-10-05 2003-11-17 株式会社東芝 半導体装置
AU2001262953A1 (en) 2000-04-28 2001-11-12 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6396121B1 (en) 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
US6433714B1 (en) 2000-12-20 2002-08-13 Agere Systems Guardian Corp. Apparatus and method for precision trimming of a semiconductor device
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit

Also Published As

Publication number Publication date
US20080286905A1 (en) 2008-11-20
US7691684B2 (en) 2010-04-06
CN1758434A (zh) 2006-04-12
US20060076643A1 (en) 2006-04-13
US7456426B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
CN100442500C (zh) 鳍片型反熔丝及其制造方法
CN100527407C (zh) 掺杂单晶硅硅化电熔丝及其形成方法
US6621095B2 (en) Method to enhance performance of thermal resistor device
US6597009B2 (en) Reduced contact area of sidewall conductor
US9882125B2 (en) Selector device for a non-volatile memory cell
CN100541780C (zh) 可编程半导体器件及其制造和使用方法
KR101006123B1 (ko) 절연체-상-실리콘(soi) 기술을 위한 전기적으로프로그램가능한 퓨즈
US20080277756A1 (en) Electronic device and method for operating a memory circuit
US20020079524A1 (en) Lower electrode isolation in a double-wide trench
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
CN102782848A (zh) 基于晶闸管的存储器单元、包含其的装置及系统以及用于形成其的方法
CN102376359A (zh) 单次性可编程、电性熔丝、可编程电阻式的记忆体及方法
CN107785376A (zh) 3d交叉条非易失性存储器
JP2005268802A (ja) 相変化材料を含むメモリ装置、半導体装置、及びその形成方法
US8963116B2 (en) Wrap around phase change memory
CN102856250A (zh) 具有鳍片基础熔丝的集成电路及相关制造方法
US7759764B2 (en) Elevated bipolar transistor structure
US6031275A (en) Antifuse with a silicide layer overlying a diffusion region
CN114792688A (zh) 电子系统、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法
US8481397B2 (en) Polysilicon resistor and E-fuse for integration with metal gate and high-k dielectric
US10741544B2 (en) Integration of electrostatic discharge protection into vertical fin technology
CN104347589A (zh) 一种反熔丝结构
US20050124097A1 (en) Integrated circuit with two phase fuse material and method of using and making same
JP2007515072A (ja) 集積回路ヒューズおよびその製造方法
US9472556B1 (en) SOI lateral bipolar for integrated-injection logic SRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20191008

CF01 Termination of patent right due to non-payment of annual fee