CN108493182A - 电可编程熔丝结构以及半导体器件 - Google Patents

电可编程熔丝结构以及半导体器件 Download PDF

Info

Publication number
CN108493182A
CN108493182A CN201810189694.6A CN201810189694A CN108493182A CN 108493182 A CN108493182 A CN 108493182A CN 201810189694 A CN201810189694 A CN 201810189694A CN 108493182 A CN108493182 A CN 108493182A
Authority
CN
China
Prior art keywords
cathode
electrically programmable
conductive
branch
programmable fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810189694.6A
Other languages
English (en)
Other versions
CN108493182B (zh
Inventor
陈面国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201810189694.6A priority Critical patent/CN108493182B/zh
Publication of CN108493182A publication Critical patent/CN108493182A/zh
Priority to PCT/CN2019/077500 priority patent/WO2019170143A1/en
Application granted granted Critical
Publication of CN108493182B publication Critical patent/CN108493182B/zh
Priority to US17/007,220 priority patent/US11462473B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种电可编程熔丝结构以及半导体器件。由于电可编程熔丝结构中其阴极具有多个可实现电子流分流的导电分支，从而使阴极能够允许较大的电子流，因此可相应的增加其与熔丝链在连接点处的电子流梯度，有利于提高熔丝链在连接点处的电迁移率。并且，多个导电分支还可加快阴极的散热效率以降低阴极的温度，从而可增加阴极和熔丝链在连接点处的温度梯度，在较大的温度梯度的加成作用下进一步提高了熔丝链在连接点处的电迁移率，使熔丝链能够在电迁移的作用下熔断并避免熔丝链发生爆裂的问题。

Description

电可编程熔丝结构以及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种电可编程熔丝结构以及半导体器件。
背景技术
在半导体领域中，传统的熔丝通常是采用激光熔丝技术，即利用激光的高温使熔丝汽化蒸发，从而使熔丝熔断。具体的，传统的激光熔丝应当被部分暴露出，进而在利用激光熔断熔丝的过程中，能为熔丝汽化蒸发时提供一流通通道。然而，暴露出的熔丝同时也会导致其被污染的风险，使激光熔丝的性能不稳定；以及，激光熔丝需要利用激光设备实现熔丝的熔断过程，这进一步限制了激光熔丝的尺寸不能过小；此外，随着半导体尺寸的不断缩减，利用激光设备时也相应的存在操作难度较大的问题。可见，随着半导体技术的不断发展，激光熔丝已经无法满足尺寸逐渐缩减的半导体器件的要求。基于此，电可编程熔丝(Electrically programmable Fuse，E-fuse)被提出。
图1为一种电可编程熔丝结构的示意图，如图1所示，电可编程熔丝通常包括一阴极10、一阳极30和一熔丝链20，所述熔丝链20连接在所述阴极10和所述阳极30之间。在编程过程中，于阴极10和阳极30之间施加大电流并使大电流经过熔丝链20，从而可利用电迁移特性实现熔丝链20的熔断。即，电可编程熔丝是在电迁移的作用下熔断，因此有利于实现其尺寸的小型化并且易于操作。
然而，现有的电可编程熔丝需要严格控制整个结构的设计(例如，严格控制熔丝链20的尺寸等)，否则极易导致编程过程中电流和时间无法很好的控制，进而会使熔丝链20直接由于温度过高而产生爆裂的现象。即，在熔丝链20利用电迁移效应实现其熔断之前，由于熔丝链20的温度优先达到其临界温度从而直接发生爆裂的问题，而当熔丝链20发生爆裂时则相应的会对其周边的器件或膜层造成损伤。例如图1所示的，在熔丝链20上发生爆裂时，由于爆裂所形成的损伤会进一步蔓延至阴极10和阳极30上。
发明内容
本发明的目的在于提供一种电可编程熔丝结构，以解决现有的电可编程熔丝结构在编程过程中，常常会发生由于温度过高而使熔丝链发生爆裂，进而会对其周边的器件造成影响的问题。
为解决上述技术问题，本发明提供一种电可编程熔丝结构，包括：包括一阴极、一熔丝链和一阳极，所述阴极和所述阳极经由所述熔丝链相互连接，并且所述阴极和所述熔丝链在一连接点处相互连接；其中，
所述阴极包含多条导电分支，以排列出一收敛侧和一发散侧，所述阴极的所述收敛侧连接至所述连接点以和所述熔丝链连接。
可选的，在所述电可编程熔丝结构的编程过程中，多条所述导电分支中的电子流汇聚至所述阴极和所述熔丝链的所述连接点，以进入所述熔丝链中。
可选的，所述阴极上设置有用于连接电源的电源连接端(S)，所述电源连接端设置在沿着电子流的流通方向上最远离所述连接点(P)的所述导电分支上。
可选的，所述阴极中至少有两条所述导电分支与所述连接点连接，在所述电可编程熔丝结构的编程过程中，与所述连接点连接的导电分支中的电子流在所述连接点(P)处汇聚。
可选的，所述阴极中的多个所述导电分支划分为N个分支组，N为大于等于1的正整数；其中，第一个分支组中的导电分支与所述连接点连接，第N个分支组中的导电分支与第N-1个分支组中的导电分支连接，以在所述电可编程熔丝结构的编程过程中，使电子流从第N个分支组中的导电分支经由第N-1个分支组中的导电分支逐级汇入到第一个分支组中的导电分支，以汇聚到所述连接点。
可选的，所述阴极的N个分支组中，第N个分支组中的导电分支的数量大于第N-1个分支组中的导电分支的数量，以在所述电可编程熔丝结构的编程过程中，使N个分支组中从第N个分支组至第一个分支组的电子流密度逐级递增。
可选的，所述阴极中的全部所述导电分支均与所述连接点连接，并往远离所述熔丝链的方向扩散延伸。
可选的，沿着阴极电子流的流通路径往靠近所述连接点的方向上，所述阴极的有效宽度尺寸呈梯度减，以在所述电可编程熔丝结构的编程过程中，使所述阴极的电子流密度在电子流的流通路径上往靠近所述连接点的方向呈梯度递增，其中，所述阴极的有效宽度尺寸为所述阴极中有参与电子流流通的部分的总宽度尺寸。
可选的，所述阴极中的多条所述导电分支构成网格状结构，并且所述网格状结构中从所述电源连接端至所述连接点，所述网格状结构中的网格数量依次减少。
可选的，所述网格状结构中的网格形状为矩形或菱形，所述网格状结构中靠近所述连接点的网格的顶角连接至所述连接点。
可选的，所述网格状结构中的网格形成为矩形或菱形，并且所述网格状结构的所述网格的最短对角线的长度尺寸大于等于最小线距设计尺寸的4倍。
可选的，所述阴极中的多条所述导电分支构成网格状结构。
可选的，所述阴极中的多条所述导电分支构成梳子状结构。
可选的，所述阴极为以所述熔丝链的长度方向为轴线方向的对称结构。
可选的，所述阴极和所述熔丝链分别形成在不同的结构层中，并且所述阴极和所述熔丝链通过一导电插塞在所述连接点处电性连接；在所述电可编程熔丝结构的编程过程中，所述阴极中的电子流经由所述导电插塞并拐入所述熔丝链中。
可选的，所述导电插塞还连接至电源连接端。
可选的，所述阴极和所述熔丝链形成在同一金属结构层中，所述阴极和所述熔丝链物理连接。
可选的，至少两条相邻的所述导电分支在往所述收敛侧方向的连接点具有大于0°且小于等于90°的夹角。
可选的，所述熔丝链的宽度小于等于所述导电分支的宽度，且大于等于最小线宽设计尺寸。
可选的，所述导电分支为连续延伸的线型结构，且同一条所述导电分支中的各个位置上的电子流容许值均相同。
可选的，所述导电分支的宽度尺寸大于等于最小线宽设计尺寸的2倍。
可选的，所述导电分支的长度尺寸大于等于最小线宽设计尺寸的4倍。
基于如上所述的电可编程熔丝结构，本发明还提供了一种半导体器件，所述半导体器件包括如上所述的电可编程熔丝结构。
可选的，所述半导器件为存储器。进一步的，所述存储器还包括存储单元，所述电可编程熔丝结构与所述存储单元电性连接；或者，所述电可编程熔丝结构构成所述存储单元的一部分。
在本发明提供的电可编程熔丝结构中，由于阴极中具有多个导电分支，从而可利用多个导电分支实现电子流分流的目的，进而可使阴极能够承受更大的电子流，因此阴极的多个导电分支中的电子流汇聚至连接点时，即可相应的提高连接点处的电子流梯度。如此，即可使熔丝链对应在连接点的位置具备较大的电迁移率，从而可加快熔丝链在连接点位置由于电迁移而发生熔断的速率，并能够有效降低熔丝链由于温度过高而发生爆裂的风险。
此外，相比于传统的熔丝结构而言，本发明中的熔丝结构，不仅能够在连接点处产生更大的电子流梯度，以使熔丝链在连接点处具备较快的电迁移速率；并且，由于阴极具有多个导电分支，从而有利于实现阴极的散热过程以降低阴极的温度，即相当于增加了阴极和熔丝链在连接点处的温度梯度，而温度梯度的增加将会进一步提高电迁移速率，因此，在更高的电子流梯度和更高的温度梯度的加成作用下，能够进一步提高熔丝链在连接点处由于电迁移作用而产生熔断的速度。
附图说明
图1为一种电可编程熔丝结构的示意图；
图2a为本发明实施例一中的电可编程熔丝结构的示意图；
图2b为图2a所示的本发明实施例一中的电可编程熔丝结构的局部放大图；
图3a为本发明实施例二中的电可编程熔丝结构的示意图；
图3b为图3a所示的本发明实施例二中的电可编程熔丝结构的局部放大图。
其中，附图标记如下：
10-阴极；
20-熔丝链；
30-阳极；
100/100’-阴极；
110/110’-导电分支；
110a/110a’-第一个分支组；
110b/110b’-第二个分支组；
110c-第三个分支组；
200-熔丝链；
300-阳极；
400-导电插塞；
P-连接点；
S-电源连接端；
W-导电分支的宽度尺寸；
L-导电分支的长度尺寸；
D-网格状结构中网格的最短对角线的长度尺寸。
具体实施方式
以下结合附图和具体实施例对本发明提出的电可编程熔丝结构以及半导体结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2a为本发明实施例一中的电可编程熔丝结构的示意图，图2b为图2a所示的本发明实施例一中的电可编程熔丝结构的局部放大图。如图2a和图2b所示，电可编程熔丝结构包括一阴极100和一熔丝链200，所述阴极100和所述熔丝链200的一端相互连接并具有一连接点P。以及，所述电可编程熔丝结构还包括一阳极300，所述阳极300与所述熔丝链200的另一端连接。其中，所述阴极100的材质例如包括金属。所述熔丝链200可以为单层结构也可以为叠层结构；以及，所述熔丝链200的材质也可包括金属，即，所述熔丝链200可以为单层金属层，也可以为叠层金属层。熔丝链200的形成工艺可以实施在后段制程工艺(BOL)的金属互连层M1、M2或M3。
继续参考图2a和图2b所示，所述阴极100包含多条导电分支110。在所述电可编程熔丝结构的编程过程中，多条所述导电分支110中的电子流汇聚至所述阴极100和所述熔丝链200的所述连接点P，以进入所述熔丝链200中。具体的，所述阴极100具有电源连接端S，所述电源连接端S用于连接电源，以在所述阴极100产生电子流，并使所述电子流从所述电源连接端S流向所述连接点P。其中，所述电源连接端S可设置在沿着电子流的流通方向上最远离所述连接点P的导电分支110上。可以理解为，所述阴极100中多条导电分支110排列出一收敛侧和一发散侧，所述阴极100的所述发散侧和所述收敛侧连接，以及，所述收敛侧连接至所述连接点P以和所述熔丝链200连接。可选的，至少两条相邻的所述导电分支110在往所述收敛侧方向的连接点P具有大于0°且小于等于90°的夹角。
即，在电可编程熔丝结构的编程过程中，阴极100中的电子流是以分流的形式分布在多个导电分支110中的，因此，所述阴极100能够承受更大的电子流。也就是说，本发明中的阴极100由于其具备分流的功效，因此相比于传统的阴极结构而言可以施加更大的电子流，而在阴极100可容许的电流值增大的基础上，可相应的使从阴极100汇聚到连接点P处的电子流也更大，进而能够在连接点P处产生更大的电子流梯度。如此，即可使熔丝链200中对应在连接点P的位置的电迁移效率更高，有利于实现熔丝链200在连接点P处由于电迁移而发生熔断的目的，并能够降低熔丝链200由于温度过高而爆裂的风险。可以理解为，所述熔丝链200能够在到达其所能承受的临界温度之前，优先在电迁移的作用下熔断，从而可避免熔丝链200到达其临界温度，杜绝熔丝链200产生爆裂的前提因素的发生。此外，熔丝链200产生爆裂会导致熔丝链200的电阻值不稳定，存在电阻值可靠度问题，因此，本实施例中的电可编程熔丝结构还可提高熔丝链200的电阻值的可靠度。
此外，正是由于阴极100中具有多个导电分支110，其不仅能够起到电子流分流的作用，还能够有效提高阴极100的散热效率，以使本发明中的阴极100相对于传统的阴极结构而言，在编程过程中具备更低的温度。在此基础上，即能够相应的提高阴极100和熔丝链200的连接点P处的温度梯度，而温度梯度的增加进一步加快了电迁移的效率，即，进一步加快了熔丝链200在连接点P处由于电迁移而产生熔断的速度。
本实施例中，所述导电分支110例如为连续延伸的线型结构，且同一条所述导电分支110中的各个位置上的电子流容许值均相同。或者可以理解为，仅具有一个电流输入端和一个电流输出端的一条连续的导电线，可以认为是一条导电分支110。进一步的，所述阴极100中的各个导电分支的宽度尺寸W相同或接近相同，即各个导电分支110在垂直于其电子流流通方向上的横截面积相同或接近相同。
具体的，所述导电分支的宽度尺寸W例如为大于等于最小线宽设计尺寸的2倍；以及，所述导电分支的长度尺寸L例如为大于等于最小线宽设计尺寸的4倍。此处所述的“最小线宽设计尺寸”指的是，制备过程中光刻工艺所能够定义出的最小线条宽度的尺寸。具体的说，在光刻工艺中，当需形成线条的线宽过小而超出了光刻工艺窗口时，则由于光刻图形的不稳定性极易导致所形成的线条其线宽稳定性也较差，因此，在集成电路的布图设计中，需要根据当前的工艺条件设置最小线宽尺寸，以确保能够制备出性能稳定的半导体器件。
进一步的，所述阴极100中至少有两条所述导电分支110与所述连接点P连接(即，至少有两条所述导电分支110连接至所述连接点P)。如此，在所述电可编程熔丝结构的编程过程中，与所述连接点P连接的导电分支110中的电子流即可在所述连接点P处汇聚。例如参考附图2a和图2b所示，本实施例的电可编程熔丝结构中，阴极100中具有2条导电分支110连接所述连接点P。
由于在连接点P处连接有至少两条导电分支110，从而在连接点P处即构成了一个电子流汇聚点，大量的电子流在连接点P处汇聚，进而有利于增大连接点P处的电子流梯度，因此能够进一步加快熔丝链200在连接点P处的电迁移效率，以确保在到达所述熔丝链200的临界温度之前，在电迁移的作用下使所述熔丝链200在连接点P处熔断。
优选的方案中，所述阴极100中的多个所述导电分支110可划分为N个分支组，N为大于等于1的正整数。其中，第一个分支组110a中的导电分支110与所述连接点P连接，第N个分支组中的导电分支110与第N-1个分支组中的导电分支110连接。
需要说明的是，本实施例的附图2a和图2b中仅为示意性的示出了部分导电分支110，在实际应用中，可根据需求相应的增加导电分支110的数量，即导电分支110可以往远离熔丝链200的方向延伸分布。具体参考图2b所示，本实施例中仅示意性的示出了其中3个分支组，其中，第一个分支组110a中具有2条导电分支110并直接与连接点P连接，第二个分支组110b中具有4条导电分支110并直接与第一个分支组110a中的导电分支110连接，以及第三个分支组110c中具有6条导电分支110并直接与第二个分支组110b中的导电分支110连接。
基于此，在所述电可编程熔丝结构的编程过程中，电子流即可从第N个分支组中的导电分支110经由第N-1个分支组中的导电分支110、第N-2个分支组中的导电分支110……逐级汇入到第一个分支组110a中的导电分支110，并进一步汇聚到所述连接点P。
优选的方案中，在所述阴极100的N个分支组中，第N个分支组中的导电分支110的数量大于第N-1个分支组中的导电分支110的数量。例如，本实施例中，第三个分支组110c中的导电分支110的数量大于第二个分支组110b中的导电分支110的数量，第二个分支组110b中的导电分支110的数量大于第一个分支组110a中的导电分支110的数量。
可以认为，第N个分支组相对于第N-1个分支组而言具有电子流分流的功效，从而针对相同的总电子流值而言，流经第N-1个分支组中的电子流密度会相应的大于流经第N个分支组中的电子流密度。即，通过使阴极100中的N个分支组中导电分支110的数量呈梯度分布，从而在所述电可编程熔丝结构的编程过程中，可相应的使N个分支组中从第N个分支组至第一个分支组110a的电子流密度逐级递增。
可以理解为，电子流由阴极100汇聚至熔丝链200的过程中，从第N个分支组至第一个分支组110a，能够经过一次或多次的电子流汇聚过程，并可相应的产生一次或多次的电子流密度的变化，从而在阴极100的内部即存在一个或多个呈依次递增的电子流密度分布。如此一来，即能够有效缓解阴极100中的电子流汇聚至连接点P时对连接点P产生的冲击。
当然，在实现阴极100中的电子流逐级汇聚以呈现电子流梯度的逐步递增时，还可通过调整所述阴极100的有效宽度尺寸，其中所述阴极100的有效宽度尺寸为所述阴极100中有参与电子流流通的部分的总宽度尺寸。应当认识到，电子流梯度的逐步递增包括：电子流密度逐渐增加；或者，电子流密度呈阶段性的增加这两种情况。
具体的，沿着阴极电子流的流通路径往靠近所述连接点P的方向上，所述阴极100的有效宽度尺寸呈梯度递减，以在所述电可编程熔丝结构的编程过程中，使所述阴极100的电子流密度在电子流的流通路径上往靠近所述连接点P的方向呈梯度递增。本实施例中，阴极100上还设置有电源连接端S，因此可以认为是，从所述阴极100的电源连接端S至所述连接点P，使所述阴极100的有效宽度尺寸呈梯度递减，从而在所述电可编程熔丝结构的编程过程中，即能够相应的使所述阴极100的电子流密度从所述电源连接端S至所述连接点P呈梯度递增。
重点参考图2a和图2b所示，本实施例中，所述阴极100中的多条所述导电分支110构成网格状结构，并且所述网格状结构的网格数量往靠近所述连接点P的方向依次减少(即，所述网格状结构的网格数量从所述电源连接端S至所述连接点P依次减少)。其中，可以认为，界定出一个网格的多条网格线分别为多条导电分支110。例如，本实施例中，与连接点P直接连接的网格数量为1个，接着往远离所述连接点P的方向上，网格状结构中的网格数量依次为2、3、4……N等，随着网格数量的增加，则有效宽度尺寸也相应的增加。
应当理解，本实施例的附图2a和图2b中仅示意性的示出了部分网格，在实际应用中，可根据需求相应的增加网格的数量，即往远离熔丝链200的方向逐步延伸以增加网格的数量。
进一步的，所述阴极100的所述网格状结构中，其网格形状可以为菱形、矩形、圆形或其他不规则图形等。如上所述，界定出一个网格的多条网格线可以认为是分别为多条导电分支110，因此针对矩形或菱形的网格而言，则相应的由4条导电分支110构成。本实施例中，所述网格状结构中的网格形状为矩形(用于界定出网格的相交的两条导电分支110的夹角等于90°)或菱形，以及靠近所述连接点P的网格的顶角连接至所述连接点P。此外，所述网格状结构中网格的最短对角线的长度尺寸D为大于等于最小线距设计尺寸的4倍。此处所述的“最小线距设计尺寸”指的是，制备过程中光刻工艺所能够定义出的相邻线条之间的最小间距尺寸。具体的说，在光刻工艺中，当需形成多条线条并且相邻线条之间的间距过小而超出了光刻工艺窗口时，则由于光刻图形的不稳定性，极易导致所形成的相邻线条之间无法明显分隔。因此，在集成电路的布图设计中，需要根据当前的工艺条件设置最小线距尺寸，以确保能够制备出性能稳定的半导体器件。
此外，本实施例中，阴极100的部分导电分支110直接连接所述连接点P。然而，在其他实施例中，所述阴极100中的全部所述导电分支110也可均与所述连接点P连接，并往远离所述熔丝链200的方向扩散延伸。此时，所构成的阴极100例如呈伞状的发散型结构等。
可选的方案中，所述阴极100为以所述熔丝链200的长度方向为轴线方向的对称结构。例如参考图2a和图2b所示，本实施例中，所述阴极100的网格结构即为对称结构。或者，在其他实施例中，伞状的发散型结构等也可均为对称结构。
进一步的，所述阴极100和所述熔丝链200可形成在同一结构层中，此时，所述阴极100和所述熔丝链200可直接物理连接。当然，阴极100和熔丝链200也可分别形成在不同的结构层中。例如，本实施例中，所述阴极100和所述熔丝链200即分别形成在不同的结构层中。此时，可利用一导电插塞400实现阴极100和熔丝链200的电性连接，所述导电插塞400即对应形成在阴极100和熔丝链200的连接点P处。其中，所述导电插塞400可采用与所述熔丝链200相同的金属材料形成。
本实施例中，由于阴极100和熔丝链200位于不同的结构层中，并通过导电插塞400实现电性连接，因此在所述电可编程熔丝结构的编程过程中，所述阴极100中的电子流在连接点P处汇聚并经由所述导电插塞400而拐入所述熔丝链200中。即，在电子流的流通过程中其流通路径为非直线型的曲折路径，而在曲折路径的拐点位置也更容易形成电子流梯度，并且本实施例中是对应在连接点P的位置上呈曲折路径，因此能够进一步加强熔丝链200位于所述连接点P处的电子流梯度，以提高熔丝链200在所述连接点P位置上由于电迁移而产生熔断的效率。
此外，在可选的方案中，所述导电插塞400还可进一步连接至电源连接端S。此时，可使所述导电插塞400中也分流有电子流，并经由所述连接点P汇入到所述熔丝链200中，如此有利于增加连接点P处的瞬间电子流，进而可进一步提高熔丝链200位于所述连接点P处的电子流梯度。
进一步的，所述熔丝链200的长度可基于Blech常数并根据流经所述熔丝链200的电子流密度定义出。具体的，特定导体材料的Blech常数限定了该特定导体材料的Blech效应(即，当低于特定导体材料的Blech常数时，特定导体材料即不会发生电迁移效应)。其中，当导体材料的电子流密度I与导体材料的长度J，两者的乘积超过该导体材料的Blech常数C时(即，I×J>C)，则所述导体材料能够发生电迁移效应。因此，可利用熔丝链200的Blech常数，并根据流经所述熔丝链200的电子流密度定义出所述熔丝链200的最小长度，以确保所述熔丝链200能够发生电迁移效应。即，所述熔丝链200的长度大于所述熔丝链200的Blech常数与熔丝链200中的电子流密度的比值。进一步的，所述熔丝链200的宽度小于等于所述导电分支110的宽度且大于等于最小线宽设计尺寸。
实施例二
与实施例一的区别在于，本实施例中的阴极的形状呈现梳子状结构或树状结构。以及，所述阴极也可以为以所述熔丝链的长度方向为轴线方向的对称结构。
图3a为本发明实施例二中的可编程熔丝结构的示意图，图3b为图3a所示的本发明实施例二中的电可编程熔丝结构的局部放大图。结合图3a和图3b所示，本实施例中，阴极100’的多个导电分支110’也可划分为N个分支组，并且第一个分支组110a’中的导电分支110’与所述连接点P连接，第N个分支组中的导电分支110’与第N-1个分支组中的导电分支110’连接。以及，N个分支组中从第一个分支组110a’至第N个分支组其导电分支110’的数量逐级递增。
具体的，本实施例中，第一个分支组110a’具有3个导电分支110’并与连接点P连接，第二个分支组110b’中具有5个导电分支110’，并与第一个分支组110a’中的导电分支110’连接。类似的，本实施例中的图3a和图3b中仅示意性的示出了部分分支组和导电分支110’，应当认识到，在实际应用中其余的分支组还可进一步与第二个分支组110b’连接并扩展延伸。
继续参考图3b所示，本实施例中，各个分支组呈梳子状结构，即每一分支组中的多个导电分支110’往同一方向延伸并至少部分平行排布，以及，相邻的导电分支110’的间距尺寸优选为大于等于4倍的最小线距设计尺寸。
此外，在本实施例中，N个分支组中的导电分支110’数量呈梯度分布，因此N个分支组中的有效宽度尺寸也相应的呈梯度分布。即，第N个分支组中的有效宽度尺寸大于第N-1个分支组中的有效宽度尺寸，以使得从第N个分支组至第一个分支组110a’，电子流流通的有效宽度尺寸逐级递减。从而在所述电可编程熔丝结构的编程过程中，可使所述阴极100’的电子流密度从第N个分支组至第一个分支组110a’呈梯度递增。
继续参考图3a所示，与实施例一类似的，所述阴极100’具有电源连接端S，所述电源连接端S用于连接电源，以在所述阴极100’产生电子流，并使所述电子流从所述电源连接端S流向所述连接点P。其中，所述电源连接段S可设置在沿着电子流的流通方向上最远离所述连接点P的导电分支110’上。
实施例三
基于如上所述的电可编程熔丝结构，本发明还提供了一种半导体器件，所述半导体器件包括所述电可编程熔丝结构。例如，所述半导体器件为存储器，所述存储器可进一步为动态随机存储器。
其中，所述存储器还包括存储单元。可选的，所述电可编程熔丝结构可用于构成所述存储器的所述存储单元的一部分，以用于实现数据的存储。具体的，在对电可编程熔丝结构进行编程之前，熔丝结构的初始电阻值很小。以及，在对电可编程熔丝结构进行编程时，有大电流经过熔丝链使熔丝链被熔断，进而使电可编程熔丝结构的电阻值倍增，被熔断的熔丝链将永久地保持断开状态，而未被熔断的熔丝链则依然为导通状态。因此，由电可编程熔丝结构构成的储存单元中，根据熔丝链是否被熔断用来得知其内部储存的数据，即，存储器中的数据基于熔丝链是否已熔断而被储存。
当然，以上所述的电可编程熔丝结构也可用于与所述存储单元电性连接。具体的说，在半导体器件中，随着半导体技术的不断发展，芯片的集成度越来越高，芯片的制备成本也越来越高。并且，随着工艺节点的不断缩减，芯片也越来越容易出现缺陷，从而导致芯片的良率下降，因此需要在芯片中加入冗余电路来替换故障电路，以提高产品的良率。为解决这个问题，通常可将熔丝结构加入到集成电路中，从而在出现有故障电路时，即可通过熔断所述熔丝结构的熔丝链以实现冗余电路的替换。即，可将所述电可编程熔丝结构与存储单元电性连接，当存储单元存在异常时，则可熔断与之连接的熔丝链，进而可采用冗余电路进行替换。
综上所述，本发明提供的电可编程熔丝结构中，由于阴极中多个导电分支的电子流分流作用，使阴极能够允许更大的电子流，从而有利于提高阴极和熔丝链在连接点处的电子流梯度，以加快熔丝链在连接点处的电迁移率。并且，多个导电分支还能够加快阴极的散热效率，以减低阴极的温度，从而提高阴极和熔丝链在连接点处的温度梯度。因此，在电子流梯度和温度梯度的加成作用下，能够进一步提高熔丝链在连接点处的电迁移率，从而使熔丝链能够在电迁移的作用下熔断，避免熔丝链由于温度过高而产生爆裂的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (26)

1.一种电可编程熔丝结构，其特征在于，包括一阴极、一熔丝链和一阳极，所述阴极和所述阳极经由所述熔丝链相互连接，并且所述阴极和所述熔丝链在一连接点处相互连接；其中，
所述阴极包含多条导电分支，以排列出一收敛侧和一发散侧，所述阴极的所述收敛侧连接至所述连接点以和所述熔丝链连接。
2.如权利要求1所述的可编程熔丝结构，其特征在于，在所述电可编程熔丝结构的编程过程中，多条所述导电分支中的电子流汇聚至所述阴极和所述熔丝链的所述连接点，以进入所述熔丝链中。
3.如权利要求2所述的可编程熔丝结构，其特征在于，所述阴极上设置有用于连接电源的电源连接端，所述电源连接端设置在沿着电子流的流通方向上最远离所述连接点的所述导电分支上。
4.如权利要求1所述的可编程熔丝结构，其特征在于，所述阴极中至少有两条所述导电分支与所述连接点连接，在所述电可编程熔丝结构的编程过程中，与所述连接点连接的导电分支中的电子流在所述连接点处汇聚。
5.如权利要求4所述的电可编程熔丝结构，其特征在于，所述阴极中的多个所述导电分支划分为N个分支组，N为大于等于1的正整数；其中，
第一个分支组中的导电分支与所述连接点P连接，第N个分支组中的导电分支与第N-1个分支组中的导电分支连接，以在所述电可编程熔丝结构的编程过程中，使电子流从第N个分支组中的导电分支经由第N-1个分支组中的导电分支逐级汇入到第一个分支组中的导电分支，并汇聚到所述连接点。
6.如权利要求5所述的电可编程熔丝结构，其特征在于，所述阴极的N个分支组中，第N个分支组中的导电分支的数量大于第N-1个分支组中的导电分支的数量，以在所述电可编程熔丝结构的编程过程中，使N个分支组中从第N个分支组至第一个分支组的电子流密度逐级递增。
7.如权利要求4所述的电可编程熔丝结构，其特征在于，所述阴极中的全部所述导电分支均与所述连接点连接，并往远离所述熔丝链的方向扩散延伸。
8.如权利要求1所述的电可编程熔丝结构，其特征在于，沿着阴极电子流的流通路径往靠近所述连接点的方向上，所述阴极的有效宽度尺寸呈梯度递减，以在所述电可编程熔丝结构的编程过程中，使所述阴极的电子流密度在电子流的流通路径上往靠近所述连接点的方向呈梯度递增，其中，所述阴极的有效宽度尺寸为所述阴极中有参与电子流流通的部分的总宽度尺寸。
9.如权利要求8所述的电可编程熔丝结构，其特征在于，所述阴极中的多条所述导电分支构成网格状结构，并且所述网格状结构的网格数量往靠近所述连接点的方向依次减少。
10.如权利要求9所述的电可编程熔丝结构，其特征在于，所述网格状结构的网格形状为矩形或菱形，所述网格状结构中靠近所述连接点的网格的顶角连接至所述连接点。
11.如权利要求9所述的电可编程熔丝结构，其特征在于，所述网格状结构的网格形成为矩形或菱形，并且所述网格状结构中其网格的最短对角线的长度尺寸大于等于最小线距设计尺寸的4倍。
12.如权利要求1所述的电可编程熔丝结构，其特征在于，所述阴极中的多条所述导电分支构成网格状结构。
13.如权利要求1所述的电可编程熔丝结构，其特征在于，所述阴极中的多条所述导电分支构成梳子状结构。
14.如权利要求1所述的电可编程熔丝结构，其特征在于，所述阴极为以所述熔丝链的长度方向为轴线方向的对称结构。
15.如权利要求1所述的电可编程熔丝结构，其特征在于，所述阴极和所述熔丝链分别形成在不同的结构层中，并且所述阴极和所述熔丝链通过一导电插塞在所述连接点处电性连接；在所述电可编程熔丝结构的编程过程中，所述阴极中的电子流经由所述导电插塞并拐入所述熔丝链中。
16.如权利要求15所述的电可编程熔丝结构，其特征在于，所述导电插塞还连接至电源连接端。
17.如权利要求1所述的电可编程熔丝结构，其特征在于，所述阴极和所述熔丝链形成在同一金属结构层中，所述阴极和所述熔丝链物理连接。
18.如权利要求1所述的电可编程熔丝结构，其特征在于，至少两条相邻的所述导电分支在往所述收敛侧方向的连接点具有大于0°且小于等于90°的夹角。
19.如权利要求1所述的电可编程熔丝结构，其特征在于，所述熔丝链的宽度小于等于所述导电分支的宽度，且大于等于最小线宽设计尺寸。
20.如权利要求1～19任一项所述的电可编程熔丝结构，其特征在于，所述导电分支为连续延伸的线型结构，且同一条所述导电分支中的各个位置上的电子流容许值均相同。
21.如权利要求20所述的电可编程熔丝结构，其特征在于，所述导电分支的宽度尺寸大于等于最小线宽设计尺寸的2倍。
22.如权利要求20所述的电可编程熔丝结构，其特征在于，所述导电分支的长度尺寸大于等于最小线宽设计尺寸的4倍。
23.一种半导体器件，其特征在于，包括权利要求1所述的电可编程熔丝结构。
24.如权利要求23所述的半导体器件，其特征在于，所述半导器件为存储器。
25.如权利要求24所述的半导体器件，其特征在于，所述存储器包括存储单元，所述电可编程熔丝结构构成所述存储单元的一部分。
26.如权利要求24所述的半导体器件，其特征在于，所述存储器包括存储单元，所述电可编程熔丝结构与所述存储单元电性连接。
CN201810189694.6A 2018-03-08 2018-03-08 电可编程熔丝结构以及半导体器件 Active CN108493182B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810189694.6A CN108493182B (zh) 2018-03-08 2018-03-08 电可编程熔丝结构以及半导体器件
PCT/CN2019/077500 WO2019170143A1 (en) 2018-03-08 2019-03-08 Electrically programmable fuse structure and semiconductor device
US17/007,220 US11462473B2 (en) 2018-03-08 2020-08-31 Electrically programmable fuse structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810189694.6A CN108493182B (zh) 2018-03-08 2018-03-08 电可编程熔丝结构以及半导体器件

Publications (2)

Publication Number Publication Date
CN108493182A true CN108493182A (zh) 2018-09-04
CN108493182B CN108493182B (zh) 2019-05-07

Family

ID=63337999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810189694.6A Active CN108493182B (zh) 2018-03-08 2018-03-08 电可编程熔丝结构以及半导体器件

Country Status (3)

Country Link
US (1) US11462473B2 (zh)
CN (1) CN108493182B (zh)
WO (1) WO2019170143A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019170143A1 (en) * 2018-03-08 2019-09-12 Changxin Memory Technologies, Inc. Electrically programmable fuse structure and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197179A1 (en) * 2005-03-03 2006-09-07 International Business Machines Corporation Dense semiconductor fuse array
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法
CN105097772A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302999A (ja) * 2004-04-12 2005-10-27 Kawasaki Microelectronics Kk 半導体集積回路
US7242072B2 (en) * 2004-11-23 2007-07-10 International Business Machines Corporation Electrically programmable fuse for silicon-on-insulator (SOI) technology
US20070029576A1 (en) * 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
US20070284693A1 (en) * 2006-06-09 2007-12-13 International Business Machines Corporation Electrically programmable fuse with asymmetric structure
US20080258255A1 (en) * 2007-04-23 2008-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electromigration Aggravated Electrical Fuse Structure
US20090001506A1 (en) * 2007-06-29 2009-01-01 Kim Deok-Kee Dual stress liner efuse
KR20090090161A (ko) * 2008-02-20 2009-08-25 삼성전자주식회사 전기적 퓨즈 소자
KR20090097466A (ko) * 2008-03-11 2009-09-16 삼성전자주식회사 퓨즈 소자 및 그 동작방법
US20090243032A1 (en) * 2008-03-27 2009-10-01 Shi-Bai Chen Electrical fuse structure
KR20090112390A (ko) * 2008-04-24 2009-10-28 삼성전자주식회사 전기적 퓨즈 소자
US8013419B2 (en) * 2008-06-10 2011-09-06 International Business Machines Corporation Structure and method to form dual silicide e-fuse
US8003474B2 (en) * 2008-08-15 2011-08-23 International Business Machines Corporation Electrically programmable fuse and fabrication method
US8686536B2 (en) * 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
US20120154102A1 (en) * 2010-12-16 2012-06-21 Shi-Bai Chen Electrical fuse structure
US8524567B2 (en) * 2011-09-13 2013-09-03 Globalfoundries Inc. Semiconductor fuse with enhanced post-programming resistance
CN103872011B (zh) * 2012-12-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 电可编程熔丝结构
US9401258B2 (en) * 2014-07-30 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure
KR102343205B1 (ko) * 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치
KR20180115548A (ko) * 2017-04-13 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 및 그 형성 방법
CN108493182B (zh) * 2018-03-08 2019-05-07 长鑫存储技术有限公司 电可编程熔丝结构以及半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197179A1 (en) * 2005-03-03 2006-09-07 International Business Machines Corporation Dense semiconductor fuse array
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法
CN105097772A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019170143A1 (en) * 2018-03-08 2019-09-12 Changxin Memory Technologies, Inc. Electrically programmable fuse structure and semiconductor device
US11462473B2 (en) 2018-03-08 2022-10-04 Changxin Memory Technologies, Inc. Electrically programmable fuse structure and semiconductor device

Also Published As

Publication number Publication date
US11462473B2 (en) 2022-10-04
US20200402908A1 (en) 2020-12-24
WO2019170143A1 (en) 2019-09-12
CN108493182B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
KR101103934B1 (ko) 전기 퓨즈 및 이의 제조 방법
US7531388B2 (en) Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabricating thereof
US7705418B2 (en) Semiconductor device and fuse blowout method
CN108493182B (zh) 电可编程熔丝结构以及半导体器件
US9852989B1 (en) Power grid of integrated circuit
KR101055874B1 (ko) 고 전력 애플리케이션을 위한 레이저 퓨즈 구조
KR100871697B1 (ko) 열발산 구조를 포함하는 전기 퓨즈
US8642399B2 (en) Fuse of semiconductor device and method of forming the same
US7176551B2 (en) Fuse structure for a semiconductor device
KR101119805B1 (ko) 퓨즈 형성 방법 및 그에 따른 퓨즈 구조
US7759226B1 (en) Electrical fuse with sacrificial contact
US8629049B2 (en) Electrically programmable fuse using anisometric contacts and fabrication method
Bernstein et al. Laser-formed metallic connections employing a lateral link structure
JP3287293B2 (ja) 半導体装置およびその製造方法
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
US7262479B2 (en) Layout structure of fuse bank of semiconductor memory device
KR100668868B1 (ko) 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법
KR101177968B1 (ko) 고집적 반도체 장치를 위한 퓨즈
TW201929184A (zh) 用於半導體元件的異質電熔絲結構
CN113451263A (zh) 电熔丝结构及其形成方法
CN114038834A (zh) efuse熔丝的版图结构
KR101139485B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
US9196527B2 (en) Fuse structure for high integrated semiconductor device
CN113629035A (zh) 电熔丝结构及其形成方法
KR20090076143A (ko) 반도체 소자의 퓨즈 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181008

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: Ever power integrated circuit Co Ltd

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant