CN104835779A - 熔丝的制造方法和熔丝 - Google Patents

熔丝的制造方法和熔丝 Download PDF

Info

Publication number
CN104835779A
CN104835779A CN201410049154.XA CN201410049154A CN104835779A CN 104835779 A CN104835779 A CN 104835779A CN 201410049154 A CN201410049154 A CN 201410049154A CN 104835779 A CN104835779 A CN 104835779A
Authority
CN
China
Prior art keywords
layer
fuse
titanium nitride
dusts
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410049154.XA
Other languages
English (en)
Other versions
CN104835779B (zh
Inventor
崔金洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410049154.XA priority Critical patent/CN104835779B/zh
Publication of CN104835779A publication Critical patent/CN104835779A/zh
Application granted granted Critical
Publication of CN104835779B publication Critical patent/CN104835779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Fuses (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供了一种熔丝制造方法，包括：在衬底的上方沉积钛层；在所述钛层上沉积第一氮化钛层；在所述第一氮化钛层上沉积厚金属层，所述厚金属层包括多个组合层，其中，每一所述组合层包括第一金属层和第二金属层，所述第一金属层的电阻率小于所述第二金属层的电阻率；在所述厚金属层上，沉积第二氮化钛层。相应地，本发明还提出了一种熔丝。通过本发明的技术方案，解决了由于熔丝顶层采用厚金属而使熔丝无法熔断的问题，增大了熔丝的电阻，使得熔丝可以熔断。

Description

熔丝的制造方法和熔丝
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种熔丝的制造方法和熔丝。
背景技术
在集成电路制造工艺中通常用到熔丝结构来调节产品振荡器的频率，熔丝本质上就是一个电阻，其材料通常是易于熔融的导电金属或多晶硅。如图1所示，熔丝结构的电路原理即一系列并联的电阻，每一根熔丝相当于一个电阻Rx，每烧熔一处熔丝就等于断开一个电阻，总的并联电阻就会相应变化一个值△R并，具体可由并联电路电阻计算公式计算：1/R并=（1/R1+1/R2+…+1/Rn，这里的电阻数量不固定，实际可根据产品频率调节需要以及芯片制作空间而定，相应的产品振荡器的频率也会变化一个值△f，具体值可由频率计算公式计算：f=1/2∏RC，其中∏为常数。由频率计算公式可知，要拓宽频率可调节范围，理论上可以扩展电阻R或电容C的变化范围。
根据电阻的物体计算公式：R=ρL/S可知，式中：ρ为物质的电阻率，单位为欧姆米（Ω.m)。L为长度，单位为米（m）；S为截面积，单位为平方米（m2）。因此，在电阻率一定的情况下，阻值与长度L和截面积S有关，因此，改变电阻阻值可通过改变熔丝长度L和截面积S来改变电阻R，如图2所示。
现有的熔丝结构基本都是由三部分组成：熔丝两端的连接部分A/C以及中间的熔丝部分B，如图3所示。其中虚线框代表熔丝开窗区域，两端的连接部分属外围电路不在开窗区域内，中间区域B即为熔丝部分。在熔丝和连接部分的交接处（B与A/C交界处）为便于制作通常设计成梯形或半圆弧形等形状。
由于铜线封装成本低于金线封装，所以铜线封装应用越来越广，但是铜线封装功率较大，顶层金属需要做厚金属，熔丝结构如图4所示，由下至上依次为：钛层，氮化钛层，铝层（即厚金属层）和氮化钛层，但是由于使用厚金属相应的熔丝宽度要变大，由R=ρL/S可知，熔丝宽度变大，面积S变大，R会变小，无法熔断金属。
因此，如何使熔丝的R变大以使熔丝熔断，成为目前亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，优化了顶层厚金属，从而使得熔丝可以熔断。
有鉴于此，本发明提出了一种熔丝制造方法，包括：在衬底的上方沉积钛层；在所述钛层上沉积第一氮化钛层；在所述第一氮化钛层上沉积厚金属层，所述厚金属层包括多个组合层，其中，每一所述组合层包括第一金属层和第二金属层，所述第一金属层的电阻率小于所述第二金属层的电阻率；在所述厚金属层上，沉积第二氮化钛层。
在该技术方案中，在厚金属层采用多个组合层，组合层采用第一金属层和比第一金属层电阻率大的第二金属层，这样，通过增大金属的电阻率，可以增大熔丝的电阻值，从而解决了熔丝无法熔断的问题。
在上述技术方案中，优选地，所述第一金属层沉积在所述第二金属层上。
在上述技术方案中，优选地，所述第一金属层为铝层，所述第二金属层为氮化钛层。
在该技术方案中，如果第一金属层采用铝层，则第二金属层可以采用氮化钛层，由于氮化钛的电阻率大于铝的电阻率，这样用多个铝层和氮化钛层组成的组合层代替原有的铝层，可以增大熔丝的电阻，是熔丝可以熔断。
在上述技术方案中，优选地，所述钛层的厚度为350埃～450埃。
在该技术方案中，钛层的厚度可以取350埃～450埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述第一氮化钛层的厚度为700埃～900埃。
在该技术方案中，第一氮化钛层的厚度可以取700埃～900埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述第二氮化钛层的厚度为350埃～450埃。
在该技术方案中，第二氮化钛层的厚度可以取350埃～450埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述铝层的厚度大于等于3000埃且小于等于8000埃。
在该技术方案中，优选地，铝层的厚度可以取3000埃～8000埃中的任一值，当然，还可以根据需要取除此之外的其他值。
在上述技术方案中，优选地，所述第三氮化钛层的厚度大于等于400埃且小于等于600埃。
在该技术方案中，优选地，第三氮化钛层的厚度可以取400埃～600埃中的任一值，当然，还可以根据需要取除此之外的其他值。
在上述技术方案中，优选地，还包括：在所述第二氮化钛层，沉积氧化硅层。
根据本发明的另一方面，还提供了一种熔丝，所述熔丝由如上述技术方案中任一项所述的熔丝制造方法制作而成。
通过以上技术方案，解决了由于熔丝顶层采用厚金属而使熔丝无法熔断的问题，增大了熔丝的电阻，使得熔丝可以熔断。
附图说明
图1示出了相关技术中熔丝结构的电路原理图；
图2示出了相关技术中熔丝的长度和截面积示意图；
图3示出了相关技术中熔丝的结构示意图；
图4示出了相关技术中的熔丝的结构示意图；
图5示出了根据本发明的实施例的熔丝制造方法的流程图；
图6示出了根据本发明的实施例的熔丝的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图5示出了根据本发明的实施例的熔丝制造方法的流程图。
如图5所示，本发明的实施例的熔丝制造方法，包括：步骤502，在衬底的上方沉积钛层；步骤504，在所述钛层上沉积第一氮化钛层；步骤506，在所述第一氮化钛层上沉积厚金属层，所述厚金属层包括多个组合层，其中，每一所述组合层包括第一金属层和第二金属层，所述第一金属层的电阻率小于所述第二金属层的电阻率；步骤508，在所述厚金属层上，沉积第二氮化钛层。
在该技术方案中，在厚金属层采用多个组合层，组合层采用第一金属层和比第一金属层电阻率大的第二金属层，这样，通过增大金属的电阻率，可以增大熔丝的电阻值，从而解决了熔丝无法熔断的问题。
在上述技术方案中，优选地，所述第一金属层沉积在所述第二金属层上。
在上述技术方案中，优选地，所述第一金属层为铝层，所述第二金属层为氮化钛层。
在该技术方案中，如果第一金属层采用铝层，则第二金属层可以采用氮化钛层，由于氮化钛的电阻率大于铝的电阻率，这样用多个铝层和氮化钛层组成的组合层代替原有的铝层，可以增大熔丝的电阻，是熔丝可以熔断。
在上述技术方案中，优选地，所述钛层的厚度为350埃～450埃。
在该技术方案中，钛层的厚度可以取350埃～450埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述第一氮化钛层的厚度为700埃～900埃。
在该技术方案中，第一氮化钛层的厚度可以取700埃～900埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述第二氮化钛层的厚度为350埃～450埃。
在该技术方案中，第二氮化钛层的厚度可以取350埃～450埃中的任一值，当然，还可以是除此之外的其他值。
在上述技术方案中，优选地，所述铝层的厚度大于等于3000埃且小于等于8000埃。
在该技术方案中，优选地，铝层的厚度可以取3000埃～8000埃中的任一值，当然，还可以根据需要取除此之外的其他值。
在上述技术方案中，优选地，所述第三氮化钛层的厚度大于等于400埃且小于等于600埃。
在该技术方案中，优选地，第三氮化钛层的厚度可以取400埃～600埃中的任一值，当然，还可以根据需要取除此之外的其他值。
在上述技术方案中，优选地，还包括：在所述第二氮化钛层，沉积氧化硅层。
根据本发明的另一方面，还提供了一种熔丝，所述熔丝由如上述技术方案中任一项所述的熔丝制造方法制作而成。
图6示出了根据本发明的实施例的熔丝的结构示意图。
下面以厚金属层的厚度为25000埃为例，详细说明本发明的技术方案。
如图6所示，根据本发明的实施例的熔丝600结构由下至上，依次为，钛层602，其厚度可取为400埃；氮化钛层604，其厚度可取为800埃；铝层606（即第一金属层），其厚度可取为6000埃；氮化钛层608（即第二金属层），其厚度可取为400埃；其中，铝层和氮化钛层组成了组合层，上面可沉积多个组合层，如图所示，为：铝层610，其厚度可取为6000埃；氮化钛层612，其厚度可取为400埃；铝层614，其厚度可取为6000埃；氮化钛616，其厚度可取为400埃，铝层618，其厚度可取为6000埃；氮化钛层620，其厚度可取为400埃。其中，各层的厚度可以根据需要设置不同的值。与图4相比，在原有的铝层中加入氮化钛层，提高了R=ρL/S中的ρ（即电阻率），从而增大了电阻R，所以使熔丝可以熔断。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，解决了由于熔丝顶层采用厚金属而使熔丝无法熔断的问题，增大了熔丝的电阻，使得熔丝可以熔断。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种熔丝制造方法，其特征在于，包括：
在衬底的上方沉积钛层；
在所述钛层上沉积第一氮化钛层；
在所述第一氮化钛层上沉积厚金属层，所述厚金属层包括多个组合层，其中，每一所述组合层包括第一金属层和第二金属层，所述第一金属层的电阻率小于所述第二金属层的电阻率；
在所述厚金属层上，沉积第二氮化钛层。
2.根据权利要求1所述的熔丝制造方法，其特征在于，所述第一金属层沉积在所述第二金属层上。
3.根据权利要求2所述的熔丝制造方法，其特征在于，所述第一金属层为铝层，所述第二金属层为氮化钛层。
4.根据权利要求1所述的熔丝制造方法，其特征在于，所述钛层的厚度为350埃～450埃。
5.根据权利要求1所述的熔丝制造方法，其特征在于，所述第一氮化钛层的厚度为700埃～900埃。
6.根据权利要求1所述的熔丝制造方法，其特征在于，所述第二氮化钛层的厚度为350埃～450埃。
7.根据权利要求3所述的熔丝制造方法，其特征在于，所述铝层的厚度大于等于3000埃且小于等于8000埃。
8.根据权利要求3所述的熔丝制造方法，其特征在于，所述第三氮化钛层的厚度大于等于400埃且小于等于600埃。
9.根据权利要求1至8中任一项所述的熔丝制造方法，其特征在于，还包括：
在所述第二氮化钛层，沉积氧化硅层。
10.一种熔丝，其特征在于，所述熔丝由如权利要求1至9中任一项所述的熔丝制造方法制作而成。
CN201410049154.XA 2014-02-12 2014-02-12 熔丝的制造方法和熔丝 Active CN104835779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410049154.XA CN104835779B (zh) 2014-02-12 2014-02-12 熔丝的制造方法和熔丝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410049154.XA CN104835779B (zh) 2014-02-12 2014-02-12 熔丝的制造方法和熔丝

Publications (2)

Publication Number Publication Date
CN104835779A true CN104835779A (zh) 2015-08-12
CN104835779B CN104835779B (zh) 2017-11-07

Family

ID=53813569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410049154.XA Active CN104835779B (zh) 2014-02-12 2014-02-12 熔丝的制造方法和熔丝

Country Status (1)

Country Link
CN (1) CN104835779B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105458263A (zh) * 2015-12-10 2016-04-06 安徽相邦复合材料有限公司 一种铝基复合材料-铝合金夹层板制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322244A (zh) * 2005-11-30 2008-12-10 国际商业机器公司 用于高功率应用的激光熔丝结构
US20090206978A1 (en) * 2008-02-20 2009-08-20 Soo-Jung Hwang Electrical fuse device including a fuse link
US20090243787A1 (en) * 2008-03-26 2009-10-01 Samsung Electronics Co., Ltd. Electrical fuse devices and methods of operating the same
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322244A (zh) * 2005-11-30 2008-12-10 国际商业机器公司 用于高功率应用的激光熔丝结构
US20090206978A1 (en) * 2008-02-20 2009-08-20 Soo-Jung Hwang Electrical fuse device including a fuse link
US20090243787A1 (en) * 2008-03-26 2009-10-01 Samsung Electronics Co., Ltd. Electrical fuse devices and methods of operating the same
CN102157491A (zh) * 2011-03-10 2011-08-17 上海宏力半导体制造有限公司 半导体结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105458263A (zh) * 2015-12-10 2016-04-06 安徽相邦复合材料有限公司 一种铝基复合材料-铝合金夹层板制备方法

Also Published As

Publication number Publication date
CN104835779B (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
US9647057B2 (en) Capacitor 3D-cell and 3D-capacitor structure
CN104160497B (zh) 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
US10497659B2 (en) Double plated conductive pillar package substrate
JP6127209B2 (ja) アレイ基板、その製造方法及びフラットパネル表示装置
US20160109997A1 (en) Touch substrate and manufacturing method thereof, touch display panel
CN103650136B (zh) 具有电源电压的稳定化结构的三维集成电路及其制造方法
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN110060982A (zh) 用于中介片的电容器及其制造方法
CN103165481B (zh) 凸块制造工艺及其结构
CN107210285A (zh) 具有法拉第笼的集成电路组件
CN104835779A (zh) 熔丝的制造方法和熔丝
CN105990095B (zh) Mim电容器及其制备方法
CN105575945A (zh) 一种mom电容及其制作方法
CN103137549B (zh) 阻挡层的形成方法和半导体器件
CN110867464A (zh) 基于1t1r结构的忆阻器及其制备方法、集成结构
US10109575B1 (en) Non-planar metal-insulator-metal capacitor formation
TWI514448B (zh) 金屬－絕緣體－金屬電容器及其形成之方法
US9741654B2 (en) Integrated circuit having slot via and method of forming the same
CN101924101A (zh) 半导体无源器件的结构及其制作方法
CN205177844U (zh) 一种柔性导电线及设置有所述柔性导电性的柔性背板
JP2019110237A5 (zh)
CN207474465U (zh) 一种显示面板的外围电路结构及显示面板
CN104124236A (zh) 桥式整流器以及其制造方法
CN103247601A (zh) 铜互连结构及其制造方法
CN105304610B (zh) 半导体装置及半导体装置的电熔丝结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right