CN103137549B

CN103137549B - 阻挡层的形成方法和半导体器件

Info

Publication number: CN103137549B
Application number: CN201110397291.9A
Authority: CN
Inventors: 鲍宇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2015-03-11
Anticipated expiration: 2031-12-02
Also published as: CN103137549A

Abstract

一种阻挡层的形成方法和半导体器件，其中阻挡层的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有介质层，所述介质层内形成有开口；在所述开口侧壁和底部形成第一阻挡层；采用倾斜离子注入工艺对所述开口侧壁的第一阻挡层进行氮离子注入；在氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面形成第二阻挡层。本发明实施例的阻挡层的形成方法形成的产品电学性能优良，本发明实施例的半导体器件电学性能优良。

Description

阻挡层的形成方法和半导体器件

技术领域

本发明涉及半导体制造领域，特别涉及一种阻挡层的形成方法和半导体器件。

背景技术

随着IC技术的发展，器件尺寸越来越小，互连RC延迟对器件开启速度影响越来越大，远远超过栅延迟带来的影响，所以减少RC互连延迟成为人们关注的焦点。一方面人们引进用电阻率小的铜代替电阻率大的铝，以减小互连电阻，并应用于0.25μm及以下的工艺；另一方面人们引进低介电常数材料来减少金属互连线之间的电容。

但是，相对于铝互连而言，铜的扩散率更高，更容易通过介质层扩散，危害半导体器件的可靠性，因此，在铜和介质层之间通常采用阻挡层来防止铜金属向介质层中扩散，所述阻挡层通常采用高热稳定性、低电阻率和低扩散率的材料，比如包括Ta、TaN、Ti、TiN中的一种或其中至少两种的组合。所述阻挡层采用物理气相沉积法沉积于介质层的开口内，然后在阻挡层上填充铜，平坦化之后形成金属互连层。在专利号为US6958291B2的美国专利文件中，还可以发现更多有关阻挡层的资料。

但是，现有技术形成的阻挡层粘附性差、电阻率高，且后续在阻挡层上填充铜的质量低。

发明内容

本发明解决的问题是提供一种形成的阻挡层粘附性高、电阻率低的阻挡层的形成方法及电学性能优良的半导体器件。

为解决上述问题，本发明提供一种阻挡层的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有介质层，所述介质层内形成有开口；在所述开口侧壁和底部形成第一阻挡层；采用倾斜离子注入工艺对所述开口侧壁的第一阻挡层进行氮离子注入；在氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面形成第二阻挡层。

可选的，所述倾斜离子注入的倾斜角度为10度至40度。

可选的，所述倾斜离子注入工艺参数为：注入离子为N离子，注入离子的剂量为5×10E16ions/cm²至5×10E17ions/cm²，注入能量为50KeV至100KeV，离子注入的温度为20度至30度。

可选的，所述第一阻挡层的厚度为30埃至90埃。

可选的，所述第一阻挡层的形成步骤为：采用物理气相沉积金属层后通入N₂与金属层反应。

可选的，所述金属层材料为Ta或Ti。

可选的，所述第二阻挡层的厚度为30埃至90埃。

可选的，所述第二阻挡层的形成工艺为物理气相沉积或化学气相沉积。

可选的，所述第二阻挡层的材料为Ta或Ti。

本发明还提供一种半导体器件，包括：半导体衬底；位于半导体衬底表面的介质层；形成在所述介质层内的开口；位于开口侧壁的具有氮离子注入的第一阻挡层；位于开口底部的第一阻挡层；位于氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面的第二阻挡层。

可选的，所述位于开口侧壁的具有氮离子注入的第一阻挡层的氮含量高于位于开口底部的第一阻挡层。

可选的，所述具有氮离子注入的第一阻挡层的厚度为30埃至90埃。

可选的，位于开口底部的第一阻挡层的厚度为30埃至90埃。

可选的，所述第二阻挡层的材料为Ta或Ti。

可选的，所述第二阻挡层的厚度为30埃至90埃。

与现有技术相比，本发明具有以下优点：

本发明实施例的阻挡层的形成方法采用倾斜离子注入工艺将N离子注入至所述开口侧壁的第一阻挡层，提高了第一阻挡层与介质层的粘附性，并且不会提高位于开口底部的第一阻挡层的电阻率。

进一步的，本发明实施例的离子注入工艺在注入N离子后能够形成较优的第一阻挡层的晶粒尺寸，从而间接控制后续形成的铜金属层的电阻率，降低铜金属层，提高器件性能。

本发明实施例的阻挡层与介质层粘附性好且后续在阻挡层基础上形成的互连结构电学性能优良。

附图说明

图1是本发明一实施例的阻挡层的形成方法的流程示意图；

图2至图6为本发明一实施例的阻挡层的形成方法的过程剖面示意图。

具体实施方式

由背景技术可知，现有技术形成的阻挡层粘附性差、电阻率高，且后续在阻挡层上填充铜的质量低。

为此，本发明的发明人对此进行研究，发现：阻挡层形成在介质层和金属层(铜)之间，用于阻止铜金属向介质中扩散，而单一覆层无法兼顾介质层和金属层的粘附性，因而被多层堆叠结构的阻挡层替代。

现有技术通常采用TaN层及形成在TaN层表面的Ta金属层，或TiN层及形成在TiN层表面的Ti金属层来作为阻挡层，采用两层堆叠结构的原因是：TaN层或TiN层与介质层的粘附性较好而与金属层的粘附性较差，而Ta金属层或Ti金属层与金属层的粘附性较好而与介质层的粘附性较差，采用单一覆层无法兼顾介质层和金属层的粘附性。

但是，本发明的发明人对现有技术形成阻挡层进行进一步研究，发现：现有技术为了节约工艺步骤，通常是采用物理气相沉积工艺先形成Ta金属层或Ti金属层，然后在同一物理气相沉积腔室内通入N₂与Ta金属层或Ti金属层反应，形成TaN层或TiN层，然后再在同一物理气相沉积腔室内采用物理气相沉积工艺在TaN层或TiN层上对应形成Ta金属层或Ti金属层，作为阻挡层。

而上述工艺中TaN层或TiN层采用N₂与Ta金属层或Ti金属层反应形成，容易出现Ta金属层或Ti金属层与N₂反应不完全，使得阻挡层与介质层粘附性较差。

为此，本发明的发明人提供一种改进的阻挡层的形成方法，请参考图1，包括如下步骤：

步骤S101，提供半导体衬底，所述半导体衬底表面形成有介质层，所述介质层内形成有开口；

步骤S102，在所述开口侧壁和底部形成第一阻挡层；

步骤S103，采用倾斜离子注入工艺对所述开口侧壁的第一阻挡层进行氮离子注入；

步骤S104，在氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面形成第二阻挡层。

下面结合具体实施例对本发明的阻挡层的形成方法做详细描述，图2至图6为本发明一实施例的阻挡层的形成方法的过程剖面示意图。

请参考图2，提供半导体衬底100，所述半导体衬底100表面形成有介质层110，所述介质层110内形成有开口111。

所述半导体衬底100较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。

所述介质层110材料为氧化硅或低k材料，所述介质层110用于电学隔离形成在半导体衬底100表面或半导体衬底100内的各个半导体功能单元，所述介质层110还为后续形成互连结构提供工作平台，所述介质层110的形成工艺为沉积工艺。

需要说明的是，为了减少半导体器件的RC互连延迟，在本实施例中，所述介质层110的材料为低k材料，所述低k材料的k值小于3.5。所述低k材料可以为黑金刚钻石(Black Diamond，BD)。但是，由于低k材料的所述介质层110质地疏松，当后续形成在介质层110内的金属层的金属扩散至介质层110，容易引起介质层内的其他半导体单元短路或漏电流增大。

所述介质层110内形成有开口111，所述开口111用于后续填充导电材料，比如铜，形成互连结构。所述开口111可以暴露出形成在半导体衬底100内的金属层也可以暴露出形成在所述半导体衬底100内的源极区、漏极区或栅电极，本领域的技术人员可以根据实际制造的半导体器件需求，选择所述开口111的位置和类型，在这里特意说明，不应过分限制本发明的保护范围。

所述开口111的形成工艺为光刻工艺，具体的工艺参数和工艺步骤可以参考现有技术，在这里不再赘述。

请参考图3，在所述开口111侧壁和底部形成第一阻挡层120。

所述第一阻挡层120的形成工艺为：采用物理气相沉积金属层后通入N₂与金属层反应，形成金属氮化物的第一阻挡层120，所述第一阻挡层120的厚度为30埃至90埃。

所述第一阻挡层120的具体形成工艺为：采用物理气相沉积在所述开口111侧壁和底部形成金属层(未图示)，所述金属层材料为Ta或Ti，在同一物理气相沉积腔室通入N₂与所述金属层反应形成TaN或TiN。

由之前叙述可知，阻挡层通常会采用多层堆叠结构，本步骤用于形成与介质层110粘附性好的TaN或TiN，但是，本发明的发明人发现，本步骤形成的第一阻挡层120由于采用N₂与金属层反应形成，金属层未能完全反应形成金属氮化物，特别是与介质层粘附的部分，通常还会是Ta或Ti金属，而Ta或Ti金属与介质层粘附性差，导致后续器件质量低。

还需要说明的是，所述第一阻挡层110的形成工艺也可以为化学气相沉积或其他的沉积工艺。

请参考图4，采用倾斜离子注入工艺121对所述开口111侧壁的第一阻挡层120进行氮离子注入，形成具有氮离子注入的第一阻挡层122。

由之前步骤可知，步骤S102形成的第一阻挡层120由于工艺限制，无法完全转化为金属氮化物，为此，本步骤采用离子注入工艺121对所述开口111侧壁的第一阻挡层120进行氮离子注入，使得第一阻挡层120完全与N元素反应，形成TaN或TiN。

所述离子注入的具体参数为：注入离子为N离子，注入离子的剂量为5×10E16ions/cm²至5×10E17ions/cm²，注入能量为50KeV至100KeV，离子注入的温度为20度至30度。

还需要说明的是，由于开口111底部的第一阻挡层120通常位于金属层表面，而未完全转化为金属氮化物的第一阻挡层120电阻率低于完全转化为金属氮化物的第一阻挡层120，因此较佳地，本步骤的离子注入应该避开对开口111底部的第一阻挡层120进行N注入，为此，本步骤的离子注入工艺采用倾斜离子注入工艺，倾斜角度α为10度至40度，采用倾斜离子注入工艺能够避免N离子注入至开口底部的第一阻挡层120。

请参考图5，在氮离子注入的第一阻挡层122表面和位于开口111底部的第一阻挡层120表面形成第二阻挡层130。

所述第二阻挡层130材料为与第一阻挡层材料对应的金属，比如为Ta或Ti，所述第二阻挡层130的厚度为30埃至90埃，所述第二阻挡层的形成工艺为物理气相沉积或化学气相沉积。

所述第二阻挡层130材料为Ta或Ti，能够改善与后续形成在开口内的铜金属的粘附性，此外，由于之前采用氮离子注入工艺将氮离子注入至第一阻挡层120内，所述氮离子注入工艺能够控制第一阻挡层120内的晶粒大小，并通过控制第一阻挡层120内的晶粒大小直接影响第二阻挡层130的晶粒大小，间接控制后续形成的填充至开口的铜的晶粒大小，从而改善填充至开口的铜的导电性能。

请参考图6，在形成第二阻挡层130后，后续工艺还采用沉积工艺在所述开口111内填充铜籽晶层(未图示)，并采用电镀工艺在所述开口111内填充满铜金属层140，并对所述铜金属层140进行化学机械抛光直至暴露出介质层110。

由于之前工艺步骤中选择合适的工艺条件控制第一阻挡层120的晶粒大小，从而能够间接控制铜籽晶层的晶粒大小，使得电镀工艺形成的铜金属层140电阻低，提高了器件的电学性能。

采用上述的阻挡层的形成方法形成的半导体器件，请参考图5，包括：

半导体衬底100；位于半导体衬底100表面的介质层110；形成在所述介质层110内的开口111；位于开口111侧壁的具有氮离子注入的第一阻挡层122；位于开口111底部的第一阻挡层120；位于氮离子注入的第一阻挡层122表面和位于开口111底部的第一阻挡层120表面的第二阻挡层130。

具体地，所述位于开口111侧壁的具有氮离子注入的第一阻挡层122的氮含量高于位于开口111底部的第一阻挡层120。

本发明实施例的阻挡层的形成方法采用倾斜离子注入工艺将N离子注入至所述开口111侧壁的第一阻挡层120，提高了第一阻挡层120与介质层110的粘附性，并且不会提高位于开口111底部的第一阻挡层120的电阻率。

进一步的，本发明实施例的离子注入工艺在注入N离子后能够形成较优的第一阻挡层120的晶粒尺寸，从而间接控制后续形成的铜金属层150的电阻率，降低铜金属层150，提高器件性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种阻挡层的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底表面形成有介质层，所述介质层内形成有开口；

在所述开口侧壁和底部形成材料为TaN或TiN的第一阻挡层，所述第一阻挡层的形成步骤为：采用物理气相沉积金属层后通入N₂与金属层反应；

采用倾斜角度为10度至40度的倾斜离子注入工艺对所述开口侧壁的第一阻挡层进行氮离子注入，避免离子注入至开口底部的第一阻挡层；

在氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面形成第二阻挡层。

2.如权利要求1所述阻挡层的形成方法，其特征在于，所述倾斜离子注入工艺参数为：注入离子为N离子，注入离子的剂量为5×10E16ions/cm²至5×10E17ions/cm²，注入能量为50KeV至100KeV，离子注入的温度为20度至30度。

3.如权利要求1所述阻挡层的形成方法，其特征在于，所述第一阻挡层的厚度为30埃至90埃。

4.如权利要求1所述阻挡层的形成方法，其特征在于，所述金属层材料为Ta或Ti。

5.如权利要求1所述阻挡层的形成方法，其特征在于，所述第二阻挡层的厚度为30埃至90埃。

6.如权利要求1所述阻挡层的形成方法，其特征在于，所述第二阻挡层的形成工艺为物理气相沉积或化学气相沉积。

7.如权利要求1所述阻挡层的形成方法，其特征在于，所述第二阻挡层的材料为Ta或Ti。

8.一种半导体器件，其特征在于，包括：

半导体衬底；

位于半导体衬底表面的介质层；

形成在所述介质层内的开口；

位于开口侧壁的具有氮离子注入的材料为TaN或TiN的第一阻挡层，所述第一阻挡层的形成步骤为：采用物理气相沉积金属层后通入N₂与金属层反应；

位于开口底部的第一阻挡层，所述位于开口侧壁的具有氮离子注入的第一阻挡层的氮含量高于位于开口底部的第一阻挡层；

位于氮离子注入的第一阻挡层表面和位于开口底部的第一阻挡层表面的第二阻挡层。

9.如权利要求8所述的半导体器件，其特征在于，所述具有氮离子注入的第一阻挡层的厚度为30埃至90埃。

10.如权利要求8所述的半导体器件，其特征在于，位于开口底部的第一阻挡层的厚度为30埃至90埃。

11.如权利要求8所述的半导体器件，其特征在于，所述第二阻挡层的材料为Ta或Ti。

12.如权利要求8所述的半导体器件，其特征在于，所述第二阻挡层的厚度为30埃至90埃。