CN107026148B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107026148B
CN107026148B CN201611165928.0A CN201611165928A CN107026148B CN 107026148 B CN107026148 B CN 107026148B CN 201611165928 A CN201611165928 A CN 201611165928A CN 107026148 B CN107026148 B CN 107026148B
Authority
CN
China
Prior art keywords
pattern
region
insulating
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611165928.0A
Other languages
English (en)
Other versions
CN107026148A (zh
Inventor
V.阮
T.奥斯津达
白宗玟
安商燻
金秉熙
刘禹炅
李来寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107026148A publication Critical patent/CN107026148A/zh
Application granted granted Critical
Publication of CN107026148B publication Critical patent/CN107026148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件可以包括：基板；第一中间绝缘层，在基板上并具有开口；导电图案，设置在开口中；第一至第四绝缘图案，堆叠在设置有导电图案的基板上；和第二中间绝缘层，设置在第四绝缘图案上。

Description

半导体器件
技术领域
本发明构思涉及半导体器件，更具体地，涉及具有导电互连线的半导体器件。
背景技术
为了满足对具有小特征尺寸、大容量和高密度的半导体器件的日益增长的需要，减小半导体器件的金属线的节距是必要的。金属线的节距的减小会导致半导体器件的寄生电容的增大，结果半导体器件会经历性能劣化。因此，正在进行各种研究以实现包括低电阻金属线和低k介电材料而没有例如寄生电容的增大的技术问题的半导体器件。
发明内容
本发明构思的一些实施方式提供高度可靠的半导体器件。
本发明构思的一些实施方式提供配置为实现快操作速度和低寄生电容的半导体器件。
根据本发明构思的一方面，半导体器件可以包括：基板，具有第一区和第二区；第一中间绝缘层，在基板上并限定开口；导电图案，在开口中，在基板的第二区上限定空气间隙，该空气间隙限定在导电图案之间；第一至第四绝缘图案，堆叠在基板的第一区上以覆盖导电图案；和第二中间绝缘层，在第四绝缘图案上。第四绝缘图案可以延伸为包括覆盖第二区上的导电图案的至少一部分。
根据本发明构思的一方面，半导体器件可以包括：基板；中间绝缘层，在基板上并限定开口；阻挡图案，在开口的底表面和侧表面上；金属图案，在开口中并在阻挡图案上，该金属图案包括第一部分和第二部分，该第一部分暴露阻挡图案的内侧表面，该第二部分具有比第一部分的顶表面高的顶表面；和第一至第四绝缘图案，堆叠在中间绝缘层和金属图案上。第一绝缘图案可具有与金属图案的第一部分的顶表面和第二部分的顶表面接触的底表面。
根据本发明构思的一方面，半导体器件可以包括：基板；在基板上的第一中间绝缘层；导电图案，在第一中间绝缘层中，在导电图案之间限定空气间隙；第一绝缘图案，在第一中间绝缘层上以覆盖导电图案的顶表面；在第一绝缘图案上的第二绝缘图案；在第二绝缘图案上的第三绝缘图案；在第三绝缘图案上的第四绝缘图案；和在第四绝缘图案上的第二中间绝缘层。第一至第四绝缘图案可以在导电图案之间以及在第一中间绝缘层和空气间隙之间。
根据本发明构思的一方面，半导体器件包括：基板，具有第一区和第二区；在基板上的第一中间绝缘层；开口，在第一和第二区中的第一中间绝缘层中；在开口中的导电图案；空气间隙，在第二区中的导电图案之间；第一至第四绝缘图案，在基板的第一区上以覆盖第一中间绝缘层和导电图案，该第一至第四绝缘图案中至少一个绝缘图案覆盖第二区中的第一中间绝缘层和导电图案；和在第四绝缘图案上的第二中间绝缘层。
附图说明
图1是根据发明构思的一些实施方式的半导体器件的平面图。
图2是沿图1的线I-II截取的截面图。
图3是图2的部分‘III’的放大截面图。
图4A、4B和4D至4H是示出根据发明构思的一些实施方式的制造半导体器件的方法的截面图。
图4C是图4B的部分‘IV’的放大截面图。
图5是示出根据发明构思的一些实施方式的半导体器件的截面图。
图6是示出根据发明构思的一些实施方式的半导体器件的截面图。
图7是示出根据发明构思的一些实施方式的半导体器件的截面图。
具体实施方式
图1是根据发明构思的一些实施方式的半导体器件1的平面图。图2是沿图1的线I-II截取的截面图。
参考图1和2，半导体器件1可以包括基板100。基板100可以例如包括第一区R1和第二区R2。基板100可以是半导体基板，例如，硅(Si)晶片、锗(Ge)晶片、硅锗(SiGe)晶片等。包括晶体管和/或存储单元的集成电路(未示出)可以设置在基板100中。
第一中间绝缘层200可以设置在基板100上。第一中间绝缘层200可以是内部金属电介质层。第一中间绝缘层200可以例如由硅氧化物、硅氮化物或硅氮氧化物中至少一个形成或包括硅氧化物、硅氮化物或硅氮氧化物中至少一个；然而，发明构思不限于此。第一中间绝缘层200例如可具有大约2-3的介电常数。
第一导电图案300可以设置在第一中间绝缘层200中。每个第一导电图案300可以包括第一阻挡图案310和第一金属图案320。第一金属图案320可以例如由铜或钨的至少一个形成或包括铜或钨的至少一个。第一阻挡图案310可以提供为覆盖第一金属图案320的底表面和侧表面。第一阻挡图案310可以例如由钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中至少一个形成或包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中至少一个。第一导电图案300可以通过接触插塞(未示出)连接到在基板中100的晶体管或集成电路(未示出)。第一导电图案300可以穿过第一中间绝缘层200在相对于第一中间绝缘层200的实质水平的延伸方向的实质竖直的延伸方向上延伸。第一导电图案300可以从第一中间绝缘层200的顶表面朝向基板100延伸而不延伸到第一中间绝缘层200的底部。即，第一导电图案300的底部在实质竖直方向上与第一中间绝缘层200的底部间隔开。
空气间隙AG可以设置在基板100的第二区R2的第一中间绝缘层200中并且在第二区R2的第一导电图案300之间。空气间隙AG的至少一部分可以用其介电常数(例如为大约1.0006)比第一中间绝缘层200的介电常数低的空气填充。空气间隙AG可以穿过第一中间绝缘层200在相对于第一中间绝缘层200的实质水平的延伸方向的实质竖直的延伸方向上延伸。空气间隙AG可以从第一中间绝缘层200的顶表面朝向基板100延伸而不延伸到第一中间绝缘层200的底部。即，空气间隙AG的底部在实质竖直方向上与第一中间绝缘层200的底部间隔开。空气间隙AG可以引起在第二区R2中的第一导电图案300之间的寄生电容的减小并且因此改善半导体器件1的可靠性。
第一至第四绝缘图案410、420、430和440可以设置在第一中间绝缘层200和第一导电图案300上。第一绝缘图案410可以设置在基板100的第一区R1上以覆盖在第一区R1中的第一导电图案300的顶表面300a。第一绝缘图案410可以例如由含氮且基本上不含氧的绝缘材料形成或包括含氮且基本上不含氧的绝缘材料。根据本发明构思，术语“不含氧”可以用于表示在材料中基本上不存在氧或者在形成材料的工艺中氧被有意地去除。例如，第一绝缘图案410可以例如由铝氮化物、硅氮化物或硅碳氮化物中至少一个形成或包括铝氮化物、硅氮化物或硅碳氮化物中至少一个。
第二绝缘图案420可以设置在第一绝缘图案410上。第二绝缘图案420可以例如由不同于第一绝缘图案410的材料形成或包括不同于第一绝缘图案410的材料，因此界面可以形成在第一绝缘图案410和第二绝缘图案420之间。第二绝缘图案420可具有例如大约4-5的低介电常数。例如，第二绝缘图案420可以由硅碳氮化物(SiCN)和/或氧掺杂的硅碳化物(SiCO)中至少一个形成或包括硅碳氮化物(SiCN)和/或氧掺杂的硅碳化物(SiCO)中至少一个。
第三绝缘图案430可以设置在基板100的第一区R1上以覆盖第二绝缘图案420。第三绝缘图案430可以延伸到基板100的第二区R2以覆盖第二区R2的第一中间绝缘层200和第一导电图案300。第三绝缘图案430可以提供为覆盖第一导电图案300的顶表面和侧表面。第三绝缘图案430可以设置在空气间隙AG和相邻于其的第一导电图案300之间并且在第一中间绝缘层200和空气间隙AG之间。即，第三绝缘图案430可以在空气间隙AG的底部分处接触第一阻挡图案310的部分和第一中间绝缘层200的部分。在一些实施方式中，第三绝缘图案430可以在第一阻挡图案310的底部分处与第一阻挡图案310间隔开并且第一中间绝缘层200在其之间。第三绝缘图案430可以在空气间隙AG中在相对于基板100的实质水平的延伸方向的实质竖直的延伸方向上延伸。在一些实施方式中，第一中间绝缘层200可以包括插置在空气间隙AG和第一导电图案300之间的至少一部分。在基板100的第二区R2上的第三绝缘图案430的竖直位置可以低于在基板100的第一区R1上的第三绝缘图案430的竖直位置。例如，在基板100的第二区R2上的第三绝缘图案430在第一导电图案300上的底表面430b可以低于在基板100的第一区R1上的第三绝缘图案430在第一导电图案300上的底表面，因为第一绝缘图案410和第二绝缘图案420没有形成在第二区R2中。第三绝缘图案430可以例如由不同于第二绝缘图案420的材料形成或包括不同于第二绝缘图案420的材料，因此界面可以形成在第二绝缘图案420和第三绝缘图案430之间。第三绝缘图案430可以例如由含氮且不含氧的材料形成或包括含氮且不含氧的材料。例如，第三绝缘图案430可以由铝氮化物、硅氮化物或硅碳氮化物中至少一个形成或包括铝氮化物、硅氮化物或硅碳氮化物中至少一个。
第四绝缘图案440可以设置在基板100的第一区R1和第二区R2上以覆盖第三绝缘图案430。第四绝缘图案440可以由不同于第三绝缘图案430的材料形成或包括不同于第三绝缘图案430的材料，因此界面可以形成在第三绝缘图案430和第四绝缘图案440之间。第四绝缘图案440可具有例如大约4-5的低介电常数。例如，第二绝缘图案420可以由硅碳氮化物(SiCN)和/或氧掺杂的硅碳化物(SiCO)中至少一个形成或包括硅碳氮化物(SiCN)和/或氧掺杂的硅碳化物(SiCO)中至少一个。作为示例，第三绝缘图案430可以包括与第一绝缘图案410相同的材料，第四绝缘图案440可以包括与第二绝缘图案420相同的材料；然而，本发明构思不限于此。
第二中间绝缘层500可以设置在第四绝缘图案440上。第二中间绝缘层500例如可具有比第一至第四绝缘图案410、420、430和440的介电常数低的介电常数。例如，第二中间绝缘层500可具有大约2-3的介电常数。第二中间绝缘层500可以例如包括与第一中间绝缘层200相同或相似的材料。空气间隙AG可以设置在基板100的第二区R2上并且在第四绝缘图案440和第二中间绝缘层500之间。第二中间绝缘层500可具有在空气间隙AG中的在第一中间绝缘层200的顶表面以下延伸的部分。
第二导电图案600可以设置在基板100的第一区R1和第二区R2上并且在第二中间绝缘层500中。第二导电图案600可以例如包括第二阻挡图案610和第二金属图案620。第二阻挡图案610可以例如由用于第一阻挡图案310的材料中的至少一个形成或包括用于第一阻挡图案310的材料中的至少一个。第二金属图案620可以例如由用于第一金属图案320的材料之一(例如铜)形成或包括用于第一金属图案320的材料之一(例如铜)。
在一些实施方式中，基板100的第二区R2可以被省略。
图3是图2的部分‘III’的放大截面图。在下文，将更详细地描述绝缘图案。虽然单个第一金属图案320将参考图3描述，但是发明构思不限于此。
结合图2参考图3，水和/或氧501可以包含在第一中间绝缘层200和第二中间绝缘层500中。虽然如此，第一金属图案320的侧表面和底表面可以被第一阻挡图案310保护。在其中没有设置绝缘图案410、420、430和440的实施方式中，第二中间绝缘层500可以与第一金属图案320的顶表面320a接触。包含在第一金属图案320中的金属材料可以与包含在第二中间绝缘层500中的水和/或氧501反应，此反应可以导致第一金属图案320的顶部的损坏，例如，氧化。
在图1至3的半导体器件1的实施方式中，第一至第四绝缘图案410、420、430和440可以插置在第一金属图案320和第二中间绝缘层500之间。即，第一金属图案320用第一绝缘图案410覆盖，因此，第一金属图案320可以不与第二中间绝缘层500接触。因为第一绝缘图案410由不含氧材料形成，所以通过第一绝缘图案410可以防止第一金属图案320被氧化。即，可以防止第一金属图案320被损坏并因此半导体器件1的可靠性可以改善。
第一至第四绝缘图案410、420、430和440中的相邻对可具有彼此不同的结构。即，第一绝缘图案410的结构可以不同于第二绝缘图案420的结构，第二绝缘图案420的结构可以不同于第三绝缘图案430的结构，第三绝缘图案430的结构可以不同于第四绝缘图案440的结构。此外，第一至第四绝缘图案410、420、430和440之间的界面的结构可以不同于第一至第四绝缘图案410、420、430和440的结构。例如，在第三绝缘图案430和第四绝缘图案440之间的界面处的原子键合结构可以不同于在第三绝缘图案430和第四绝缘图案440每个中的原子键合结构。如图3中的箭头所示，在第一至第四绝缘图案410、420、430和440之间的水和/或氧501的穿透路径方面存在差别。水和/或氧501的穿透在第三绝缘图案430和第四绝缘图案440之间的界面处会比在第四绝缘图案440中更困难。因此，水和/或氧501的一部分可以保留在第三绝缘图案430和第四绝缘图案440之间。类似地，水和/或氧501的一部分可以保留在第一绝缘图案410和第二绝缘图案420之间、在第二绝缘图案420和第三绝缘图案430之间、以及在第四绝缘图案440和第二中间绝缘层500之间。在其中第一至第四绝缘图案410、420、430和440的数目以及在其间的界面增加的实施方式中，能够更有效地防止第一金属图案320被氧化。在一些实施方式中，至少四个绝缘图案，例如第一至第四绝缘图案410、420、430和440，可以提供为防止第一金属图案320被氧化。
在其中第二至第四绝缘图案420、430和440被省略的实施方式中，第一绝缘图案410可具有相对大的厚度。例如，在这样的实施方式中，第一绝缘图案410可具有大约或更厚的厚度。在其中第一绝缘图案410的厚度D1小于的实施方式中，可能难以防止可以由第二中间绝缘层500导致的第一金属图案320的氧化。在一些实施方式中，因为第二至第四绝缘图案420、430和440另外形成在第一绝缘图案410上，分别具有厚度D2、D3和D4，所以第一至第四绝缘图案410、420、430和440每个的厚度D1、D2、D3和D4分别可以减小。因此，第一至第四绝缘图案410、420、430和440可以形成为具有总厚度，即，厚度D1、D2、D3和D4之和，该总厚度小于在其上没有设置第二至第四绝缘图案420、430和440的第一绝缘图案410的厚度D1。例如，第一至第四绝缘图案410、420、430和440可以以这样的方式设置：其厚度D1、D2、D3和D4之和在从大约至大约的范围，特别地，从到的范围。第一至第四绝缘图案410、420、430和440可具有例如比第二中间绝缘层500的介电常数高的介电常数。第一至第四绝缘图案410、420、430和440的总厚度的减小可以引起第一导电图案300和第二导电图案600之间的寄生电容的减小。在一些实施方式中，第二至第四绝缘图案420、430和440的至少一个可具有相对低的介电常数，其可以引起第一导电图案300和第二导电图案600之间的寄生电容的进一步减小。结果，半导体器件1可具有改善的电特性，例如，改善的RC延迟和可靠性。
参考图2，在基板100的第二区R2上，第三绝缘图案430可以与第一金属图案320的顶表面320a直接接触。第三绝缘图案430可以由不含氧材料形成，所以可以防止第一金属图案320被氧化。第四绝缘图案440可以例如由不同于第三绝缘图案430的材料形成或包括不同于第三绝缘图案430的材料，因此界面可以形成在第三绝缘图案430和第四绝缘图案440之间。包含在第二中间绝缘层500中的水和/或氧可以按类似于图3的方式保留在第三绝缘图案430和第四绝缘图案440之间以及在第四绝缘图案440和第二中间绝缘层500之间。第三绝缘图案430和第四绝缘图案440可以配置为防止在基板100的第二区R2上的第一金属图案320被氧化。
在下文，将参考图4A至4H描述半导体器件的制造方法。
图4A、4B和4D至4H是沿图1的线I-II截取的截面图，以示出根据发明构思的一些实施方式的制造半导体器件的方法。图4C是图4B的部分‘IV’的放大截面图。
参考图4A，具有第一开口210的第一中间绝缘层200可以形成在具有第一开口210的基板100上。通过在第一中间绝缘层200上进行蚀刻工艺，第一开口210可以形成在第一中间绝缘层200中。第一开口210可以在相对于第一中间绝缘层200的实质水平的延伸方向的实质竖直的延伸方向上延伸。第一开口210可以从第一中间绝缘层200的顶部朝向第一中间绝缘层200的底部延伸而不延伸到第一中间绝缘层200的底部。阻挡层311可以形成为共形地覆盖第一中间绝缘层200，包括在第一开口210内的第一中间绝缘层200。例如，阻挡层311可以形成为覆盖第一开口210的底表面和侧表面以及第一中间绝缘层200的顶表面。阻挡层311可以例如由钽、钽氮化物、钛、钛氮化物、钴或钌中至少一个形成或包括钽、钽氮化物、钛、钛氮化物、钴或钌中至少一个。金属层321可以形成在第一中间绝缘层200的顶表面上以填充第一开口210。金属层321可以形成为覆盖阻挡层311。在一些实施方式中，金属层321可以例如通过使用电镀工艺沉积金属层例如铜来形成。
结合图4A参考图4B，平坦化工艺可以在阻挡层311和金属层321上进行，结果，第一阻挡图案310和第一金属图案320可以形成在每个第一开口210中。例如，平坦化工艺可以包括在阻挡层311和金属层321上进行化学机械抛光(CMP)工艺。可以执行平坦化工艺以暴露出第一中间绝缘层200的顶表面，因此，第一导电图案300可以分别局部地形成在第一开口210中。即，第一阻挡图案310和第一金属图案320可以仅形成在第一开口210内。每个第一导电图案300可以包括第一阻挡图案310和第一金属图案320。
第一绝缘图案410和第二绝缘图案420可以在第一区R1和第二区R2中形成在第一中间绝缘层200和第一导电图案300上。第一绝缘图案410和第二绝缘图案420可以包括与结合图1和2描述的相同或相似的材料。第二绝缘图案420可以沉积在第一绝缘图案410上。第一绝缘图案410和第二绝缘图案420可以形成为具有界面结构，该界面结构不同于第一和第二绝缘图案410和420每个的结构。即，在第一绝缘图案410和第二绝缘图案420之间的界面可具有不同于第一绝缘图案410和第二绝缘图案420的结构的结构。在下文，将参考图4C更详细地描述形成第一金属图案320和第一绝缘图案410的工艺。
结合图4A和4B参考图4C，第一金属图案320可以包括第一部分P1和第二部分P2。和第二部分P2相比，第一部分P1可以邻近于第一阻挡图案310的内侧表面310c。例如，当在平面图中看时，第一部分P1可以对应于第一金属图案320的边缘部分，第二部分P2可以对应于第一金属图案320的中心部分。即，第一部分P1可以在第二部分P2和第一阻挡图案310的内侧表面310c之间。作为在形成第一导电图案300的工艺中的电化腐蚀的结果，金属层321的抛光速率可以在邻近于阻挡层311的区域处高于在远离阻挡层311的另一区域处。因此，第一金属图案320的第一部分P1的顶表面320a可以位于比第一金属图案320的第二部分P2的顶表面以及第一阻挡图案310的顶表面310a低的水平。例如，在第一金属图案320的第一部分P1和第二部分P2之间的顶表面320a的最大高度差A可以在大约1nm至10nm的范围。间隔可以形成在内侧表面310c和第一部分P1的顶表面320a之间。即，第一阻挡图案310的内侧表面310c的一部分可以被第一金属图案320暴露。在第二部分P2中的顶表面320a可以低于第一阻挡图案310的顶表面310a。
在其中第一绝缘图案410具有不良的台阶覆盖性能的实施方式中，空隙(未示出)可以形成在第一金属图案320的第一部分P1的顶表面320a和第一绝缘图案410的底表面410b之间。在一些实施方式中，第一绝缘图案410可以形成为具有优良的台阶覆盖性能，并且在这样的实施方式中，第一金属图案320可以用第一绝缘图案410封闭地覆盖。例如，第一绝缘图案410的底表面410b可以不仅与第一金属图案320的第一部分P1和第二部分P2的顶表面320a直接接触而且与第一阻挡图案310的被第一金属图案320暴露的内侧表面310c直接接触。即，可以防止在第一金属图案320和第一绝缘图案410之间形成空隙并且可以改善半导体器件1的可靠性。
参考图4D，第一绝缘图案410和第二绝缘图案420可以从基板100的第二区R2去除，因此基板100的第二区R2的第一中间绝缘层200和导电图案300可以被暴露。等离子体处理可以在第一中间绝缘层200的暴露部分上执行，结果，损坏的中间绝缘层211可以形成在基板100的第二区R2上。等离子体处理例如可以在200-400℃的温度以及2-8托的压力下执行。作为示例，第一中间绝缘层200可以由至少一种硅碳氧化物(SixCyOy)形成或包括至少一种硅碳氧化物(SixCyOy)。等离子体处理可以导致包含在第一中间绝缘层200中的硅碳氧化物键的断裂。第二绝缘图案420可以保护第一中间绝缘层200抵抗等离子体。
参考图4E，图4D的损坏的中间绝缘层211可以被去除以在基板100的第二区R2上形成凹陷区220。凹陷区220可以在相对于第一中间绝缘层200的实质水平的延伸方向的实质竖直的延伸方向上延伸。在其中提供多个第一导电图案300的实施方式中，凹陷区220可以形成在第一导电图案300之间。例如，损坏的中间绝缘层211可以通过使用例如氢氟酸(HF)的湿蚀刻工艺被去除；然而，去除损坏的中间绝缘层211的方法不限于此。在一些实施方式中，第一绝缘图案410和第二绝缘图案420的至少一部分可以不从基板100的第一区R1去除。凹陷区220可以暴露出第一阻挡图案310的外侧壁的部分。
参考图4F，第三绝缘图案430可以沉积在基板100的第一区R1和第二区R2上。第二绝缘图案420和第三绝缘图案430可以形成为具有界面结构，该界面结构不同于第二绝缘图案420和第三绝缘图案430每个的结构。即，在第二绝缘图案420和第三绝缘图案430之间的界面可具有不同于第二绝缘图案420和第三绝缘图案430的结构的结构。第三绝缘图案430可以形成为覆盖在基板100的第一区R1上的第二绝缘图案420并且覆盖在基板100的第二区R2上的第一导电图案300的顶表面300a以及凹陷区220的表面。第三绝缘图案430可以形成为具有优良的台阶覆盖性能，由此包括延伸到第一中间绝缘层200的凹陷区220中的部分。例如，第三绝缘图案430可以形成为覆盖凹陷区220的底表面220b和侧表面220c。在基板100的第二区R2上，第三绝缘图案430可以形成为封闭地覆盖第一金属图案320，因此空隙可以不形成在第三绝缘图案430和第一金属图案320之间。例如，如参考图4C所描述的，第一导电图案300可以包括第一部分P1和第二部分P2。第三绝缘图案430的底表面可以不仅与第一金属图案320的第一部分P1和第二部分P2的顶表面320a直接接触而且与第一阻挡图案310的被第一金属图案320暴露的内侧表面310c直接接触。第四绝缘图案440可以沉积在基板100的第一区R1和第二区R2上以覆盖第三绝缘图案430。第三绝缘图案430和第四绝缘图案440可以形成为具有界面结构，该界面结构不同于第三绝缘图案430和第四绝缘图案440每个的结构。即，在第三绝缘图案430和第四绝缘图案440之间的界面可具有不同于第三绝缘图案430和第四绝缘图案440的结构的结构。
第二中间绝缘层500可以形成在第四绝缘图案440上。第二中间绝缘层500可以形成为具有不良台阶覆盖性能，因此凹陷区220的顶入口可以被第二中间绝缘层500封闭。因此，在基板100的第二区R2上，空气间隙AG可以形成在第一导电图案300之间并且在第四绝缘图案440与第二中间绝缘层500之间。掩模图案550可以形成在第二中间绝缘层500上。掩模图案550可以例如由至少一种金属性材料例如钛氧化物、钛氮化物和/或钨形成或包括至少一种金属性材料例如钛氧化物、钛氮化物和/或钨；然而，发明构思不限于此。
结合图1参考图4G，第二开口510可以通过例如使用掩模图案550的蚀刻工艺形成在第二中间绝缘层500中。第二开口510可以通过例如双镶嵌工艺形成。在一些实施方式中，第二开口510可以通过干蚀刻工艺形成；然而，发明构思不限于此。第二开口510可以包括通孔511和沟槽512。通孔511和沟槽512可以在相对于第二中间绝缘层500的实质水平的延伸方向的实质竖直的延伸方向上延伸。通孔511可以形成在第二中间绝缘层500的下部分中以暴露第一绝缘图案410。沟槽512可以形成在第二中间绝缘层500的上部分中并且可以连接到通孔511。当执行蚀刻工艺以形成第二开口510时，第一至第三绝缘图案410、420和430中至少一个可具有相对于第二中间绝缘层500的蚀刻选择性。例如，第一绝缘图案410可具有相对于第二中间绝缘层500的蚀刻选择性，因此，在蚀刻工艺期间至少一部分的第一绝缘图案410可以不被去除。第一绝缘图案410可以防止在蚀刻工艺期间第一导电图案300被暴露。因此，可以防止第一导电图案300通过蚀刻工艺被损坏并因此半导体器件1的可靠性可以改善。在一些实施方式中，通孔511可以形成为暴露第二绝缘图案420的顶表面或第三绝缘图案430的顶表面。此后，在第二开口510中的掩模图案550和第一绝缘图案410可以被去除，因此第一导电图案300的顶表面300a可以通过第二开口510被暴露。例如，掩模图案550和第一绝缘图案410可以通过湿蚀刻工艺被去除；然而，发明构思不限于此。作为去除掩模图案550的结果，第二开口510可具有减小的深度和减小的高宽比。
参考图4H，第二导电图案600可以形成在第二开口510中。第二导电图案600可以在相对于第二中间绝缘层500的实质水平的延伸方向的实质竖直的延伸方向上延伸。第二导电图案600可以包括第二阻挡图案610和第二金属图案620。第二导电图案600在通孔511中的一部分可以用作通孔插塞，第二导电图案600在沟槽512中的一部分可以用作互连线。因为第二开口510具有减小的高宽比，所以可以降低用第二金属图案620填充第二开口510的困难。结果，可以防止在第二金属图案620中形成空隙或缝。
图5是沿图1的线I-II截取的截面图，以示出根据发明构思的一些实施方式的半导体器件。为了描述简洁，在先描述的元件可以通过相似或相同的参考数字标示，而没有重复其重叠描述。
结合图1参考图5，半导体器件2可以包括基板100、第一中间绝缘层200、第一导电图案300、第一至第四绝缘图案410、420、430和440、第二中间绝缘层500以及第二导电图案600。基板100可以包括第一区R1和第二区R2。空气间隙AG可以提供在基板100的第二区R2上并且在第一导电图案300之间。
第一至第四绝缘图案410、420、430和440可以提供在基板100的第一区R1上以覆盖第一中间绝缘层200和第一导电图案300。第一至第三绝缘图案410、420和430可以不提供在基板100的第二区R2上。即，仅第四绝缘图案440可以设置在第二区R2中。第一至第四绝缘图案410、420、430和440的每个可以例如由与参考图1和2描述的那些相同的材料形成或包括与参考图1和2描述的那些相同的材料。例如，第一绝缘图案410可以由含氮且不含氧的材料形成或包括含氮且不含氧的材料。
第四绝缘图案440可以延伸到基板100的第二区R2以覆盖第一中间绝缘层200、第一导电图案300的顶表面300a和通过凹陷区220被暴露的第二区R2的第一导电图案300的侧表面300c。第四绝缘图案440的至少一部分可以插置在空气间隙AG和第一中间绝缘层200之间。第四绝缘图案440可以与第一金属图案320的顶表面320a物理接触或直接接触。第四绝缘图案440可以例如由含氮的绝缘材料形成或包括含氮的绝缘材料。例如，第四绝缘图案440可以由铝氮化物、硅氮化物或硅碳氮化物中至少一个形成或包括铝氮化物、硅氮化物或硅碳氮化物中至少一个。第四绝缘图案440可以例如由不含氧材料形成，因此通过第四绝缘图案440可以防止第一金属图案320被氧化。第四绝缘图案440可以保护第一金属图案320不受第二中间绝缘层500中包含的氧和/或水的影响。第四绝缘图案440可以形成为具有优良的台阶覆盖性能，因此，空隙可以不形成在位于基板100的第二区R2上的第一金属图案320和第四绝缘图案440之间。如参考图4C的第一绝缘图案410所描述的，在基板100的第二区R2上，第四绝缘图案440的底表面440b可以与第一金属图案320的顶表面320a以及第一阻挡图案310的通过第一金属图案320暴露的内侧表面310c(例如，见图4C)接触。
半导体器件2可以通过与参考图4A至4H描述的相同或相似的方法形成。例如，参考图4B描述的方法可以用于形成第一绝缘图案410和第二绝缘图案420。在一些实施方式中，第三绝缘图案430可以在等离子体处理工艺之前进一步形成在图4B的第二绝缘图案420上。在图4D的等离子体处理工艺之前，第一至第三绝缘图案410、420和430可以从基板100的第二区R2去除。第三绝缘图案430可以形成为在等离子体处理工艺中暴露在基板100的第二区R2上的第一中间绝缘层200。第四绝缘图案440可以通过与如参考图4F所描述的相同或相似的方法形成。
图6是沿图1的线I-II截取的截面图，以示出根据发明构思的一些实施方式的半导体器件。为了描述简洁，在先描述的元件可以通过相似或相同的参考数字标示，而没有重复其重叠描述。
结合图1参考图6，半导体器件3可以包括具有第一区R1和第二区R2的基板100、第一中间绝缘层200、第一导电图案300、多个绝缘图案(例如，第一至第八绝缘图案410、420、430、440、450、460、470和480)、第二中间绝缘层500以及第二导电图案600。空气间隙AG可以提供在基板100的第二区R2上并且在第二区R2的第一导电图案300之间。
第一至第四绝缘图案410、420、430和440可以提供在基板100的第一区R1上以覆盖第一中间绝缘层200和第一导电图案300。所有第一至第四绝缘图案410、420、430和440可以不延伸到基板100的第二区R2。即，仅第五至第八绝缘图案450、460、470和480延伸到第二区R2。第一至第四绝缘图案410、420、430和440的每个可以例如由与参考图1和2描述的那些相同的材料形成或包括与参考图1和2描述的那些相同的材料。
第五至第八绝缘图案450、460、470和480可以设置在第一区R1上以覆盖第四绝缘图案440。另外，第五至第八绝缘图案450、460、470和480可以设置在基板100的第二区R2上以顺序地覆盖第一中间绝缘层200、第一导电图案300的顶表面300a和第一导电图案300的侧表面300c。第五至第八绝缘图案450、460、470和480可以设置在空气间隙AG和相邻于其的第一导电图案300之间以及在空气间隙AG和第一中间绝缘层200之间。在一些实施方式中，第五至第八绝缘图案450、460、470和480每个可以例如由与第一至第四绝缘图案410、420、430和440中相应的一个相同或相似的材料形成或包括与第一至第四绝缘图案410、420、430和440中相应的一个相同或相似的材料。例如，第五绝缘图案450可以由铝氮化物、硅氮化物或硅碳氮化物中至少一个形成或包括铝氮化物、硅氮化物或硅碳氮化物中至少一个。第五绝缘图案450可以由不含氧的材料形成，因此可以防止第一金属图案320的氧化。第五绝缘图案450可以形成为具有优良的台阶覆盖性能，因此空隙可以不形成在第五绝缘图案450和第一金属图案320之间，如参考图4C的第一绝缘图案410所描述的。第五至第八绝缘图案450、460、470和480可以保护第一金属图案320不受第二中间绝缘层500中包含的氧和/或水的影响。第五至第八绝缘图案450、460、470和480的厚度之和可以在从大约至大约的范围，特别地在从至的范围。
半导体器件3可以通过与结合图4A至4H描述的相似的方法形成。例如，参考图4B描述的方法可以用于形成第一绝缘图案410和第二绝缘图案420。在一些实施方式中，第三绝缘图案430和第四绝缘图案440可以在等离子体处理工艺之前进一步形成在图4B的第二绝缘图案420上。在图4D的等离子体处理工艺之前，第一至第四绝缘图案410、420、430和440可以从基板100的第二区R2去除。第四绝缘图案440可以防止在图4D的等离子体处理工艺期间在基板100的第一区R1上的第一中间绝缘层200被损坏。第五至第八绝缘图案450、460、470和480可以以与图4F的第三绝缘图案430和第四绝缘图案440相同或相似的方式形成。
图7是沿图1的线I-II截取的截面图，以示出根据发明构思的一些实施方式的半导体器件。为了描述简洁，在先描述的元件可以通过相似或相同的参考数字标示，而没有重复其重叠描述。
结合图1参考图7，半导体器件4可以包括具有第一区R1和第二区R2的基板100、第一中间绝缘层200、第一导电图案300、第一至第四绝缘图案410、420、430和440、第二中间绝缘层500以及第二导电图案600。空气间隙AG可以提供在基板100的第二区R2上并且在第二区R2的第一导电图案300之间。第一至第四绝缘图案410、420、430和440可以形成为具有与如参考图1至3所描述的基本相同的特征并且可以通过与结合图4A至4H所描述的相同的方法形成。在一些实施方式中，第一至第四绝缘图案410、420、430和440可以形成为具有与参考图5或图6所描述的基本相同的特征。
第一至第四绝缘层710、720、730和740可以设置在第二中间绝缘层500和第二导电图案600上。第三中间绝缘层800可以设置在第四绝缘层740上。第三导电图案900可以设置在第三中间绝缘层800中。第三导电图案900可以包括第三阻挡图案910和第三金属图案920。第三导电图案900的位置可以从图7改变。
第一至第四绝缘层710、720、730和740可以配置为防止第二导电图案600被第三中间绝缘层800中包含的水和/或氧损坏。第一至第四绝缘层710、720、730和740的厚度之和可以在从大约至大约的范围，特别地在从至的范围。因此，第二导电图案600和第三导电图案900之间的电容可以减小，从而，半导体器件4的RC延迟特性可以改善。
根据发明构思的一些实施方式，多个绝缘图案，例如，第一至第四绝缘图案，可以提供为具有一界面，该界面使得包含在中间绝缘层中的氧和/或水难以从其穿过。即，第一至第四绝缘图案可以防止金属图案被损坏。第一绝缘图案可以与金属图案的顶表面物理接触。第一绝缘图案可以由不含氧材料形成，结果，可以防止金属图案的氧化。第一至第四绝缘图案的厚度之和可以是相对小的。因此，第一和第二导电图案之间的寄生电容可以减小，从而，半导体器件的RC延迟特性可以改善。因为在第一绝缘图案和金属图案之间没有形成空隙，所以半导体器件可具有改善的可靠性。
虽然已经具体显示和描述了发明构思的实例实施方式，然而本领域的一般技术人员将理解在不脱离权利要求的精神和范围的情况下，可以作出形式和细节上的变化。
本申请要求于2015年12月16日向韩国专利局提交的韩国专利申请第10-2015-0180217号的优先权，其全部内容通过引用结合在此。

Claims (25)

1.一种半导体器件，包括：
基板，具有第一区和第二区；
第一中间绝缘层，在所述基板上并限定开口；
导电图案，在所述开口中，在所述基板的所述第二区上限定空气间隙，所述空气间隙被限定在所述导电图案之间；
第一至第四绝缘图案，依次堆叠在所述基板的所述第一区上以覆盖所述导电图案，且在所述第一至第四绝缘图案中的相邻层之间形成界面；和
第二中间绝缘层，在所述第四绝缘图案上，
其中所述第四绝缘图案延伸为包括覆盖所述第二区上的所述导电图案的至少一部分，以及
其中在所述第一区中所述第一绝缘图案与所述导电图案接触。
2.如权利要求1所述的半导体器件，其中所述第四绝缘图案覆盖所述第二区上的所述导电图案的顶表面和侧表面。
3.如权利要求1所述的半导体器件，其中所述第一中间绝缘层具有位于所述导电图案之间的凹陷区，
所述第四绝缘图案覆盖所述凹陷区的底表面和侧表面，和
所述空气间隙在所述凹陷区中。
4.如权利要求1所述的半导体器件，其中所述空气间隙在所述第四绝缘图案和所述第二中间绝缘层之间。
5.如权利要求1所述的半导体器件，其中所述第四绝缘图案在所述第二区上具有比在所述第一区上低的底表面。
6.如权利要求1所述的半导体器件，其中每个所述导电图案包括：
阻挡图案，在所述开口的底表面和侧表面上；和
金属图案，在所述阻挡图案上，
其中所述金属图案包括第一部分和第二部分，
所述金属图案的所述第一部分的顶表面低于所述金属图案的所述第二部分的顶表面和所述阻挡图案的顶表面，和
与所述第二部分相比，所述第一部分更靠近所述阻挡图案的侧表面。
7.如权利要求6所述的半导体器件，其中所述金属图案和所述第一绝缘图案以无空隙方式彼此直接接触。
8.如权利要求1所述的半导体器件，其中所述第三绝缘图案延伸为具有插置在所述基板的所述第二区上的所述导电图案和所述第四绝缘图案之间的至少一部分。
9.如权利要求8所述的半导体器件，其中所述第三绝缘图案在所述第二区上与所述导电图案的顶表面直接接触，所述第三绝缘图案由不含氧材料形成。
10.如权利要求1所述的半导体器件，其中所述第四绝缘图案在所述第二区上与所述导电图案的顶表面直接接触，所述第四绝缘图案由不含氧材料形成。
11.如权利要求1所述的半导体器件，其中所述第四绝缘图案在所述空气间隙和所述第一中间绝缘层之间。
12.一种半导体器件，包括：
基板；
中间绝缘层，在所述基板上并限定开口；
阻挡图案，在所述开口的底表面和侧表面上；
金属图案，在所述开口中并在所述阻挡图案上，所述金属图案包括第一部分和第二部分，该第一部分暴露出所述阻挡图案的内侧表面，该第二部分具有比所述第一部分的顶表面高的顶表面；和
第一至第四绝缘图案，依次堆叠在所述中间绝缘层和所述金属图案上，且在所述第一至第四绝缘图案中的相邻层之间形成界面，
其中所述第一绝缘图案具有与所述金属图案的所述第一部分的所述顶表面和所述第二部分的所述顶表面接触的底表面。
13.如权利要求12所述的半导体器件，其中所述第一绝缘图案的所述底表面与所述阻挡图案的所述内侧表面接触。
14.如权利要求12所述的半导体器件，其中所述金属图案和所述第一绝缘图案以无空隙方式彼此直接接触。
15.如权利要求12所述的半导体器件，其中当在平面图中看时，所述第一部分对应于所述金属图案的边缘部分，所述第二部分对应于所述金属图案的中心部分。
16.如权利要求12所述的半导体器件，其中所述第一绝缘图案与所述金属图案的所述第一部分的所述顶表面和所述第二部分的所述顶表面直接接触并且由不含氧材料形成。
17.如权利要求12所述的半导体器件，其中所述中间绝缘层在所述开口的侧部限定空气间隙，并且
所述第三绝缘图案和所述第四绝缘图案在所述中间绝缘层和所述空气间隙之间。
18.一种半导体器件，包括：
基板；
第一中间绝缘层，在所述基板上；
导电图案，在所述第一中间绝缘层中，在所述导电图案之间限定空气间隙；
第一绝缘图案，在所述第一中间绝缘层上以覆盖并接触所述导电图案的顶表面；
第二绝缘图案，直接在所述第一绝缘图案上；
第三绝缘图案，直接在所述第二绝缘图案上；
第四绝缘图案，直接在所述第三绝缘图案上；和
第二中间绝缘层，在所述第四绝缘图案上，
其中所述第一至第四绝缘图案在所述导电图案之间以及在所述第一中间绝缘层和所述空气间隙之间。
19.如权利要求18所述的半导体器件，其中所述空气间隙在所述第四绝缘图案和所述第二中间绝缘层之间。
20.如权利要求18所述的半导体器件，其中所述第一中间绝缘层具有在所述导电图案之间的凹陷区，
所述第一至第四绝缘图案延伸为覆盖所述凹陷区的底表面和侧表面，并且
所述空气间隙在所述凹陷区中。
21.如权利要求18所述的半导体器件，其中所述第一绝缘图案包括铝氮化物、硅氮化物、和/或硅碳氮化物，并且
所述第二绝缘图案包括硅碳氮化物和/或氧掺杂的硅碳化物。
22.一种半导体器件，包括：
基板，具有第一区和第二区；
第一中间绝缘层，在所述基板上；
开口，在所述第一区和所述第二区中的所述第一中间绝缘层中；
导电图案，在所述开口中；
空气间隙，在所述第二区中的所述导电图案之间；
第一至第四绝缘图案，依次形成在所述基板的所述第一区上以覆盖所述第一中间绝缘层和所述导电图案且在所述第一至第四绝缘图案中的相邻层之间形成界面以及所述第一绝缘图案接触所述导电图案的顶表面，所述第一至第四绝缘图案中的至少一个绝缘图案覆盖所述第二区中的所述第一中间绝缘层和所述导电图案；以及
第二中间绝缘层，在所述第四绝缘图案上。
23.如权利要求22所述的半导体器件，其中所述第一至第四绝缘图案中的所述至少一个在所述空气间隙和所述第一中间绝缘层之间以及在所述空气间隙和所述导电图案的侧表面之间。
24.如权利要求22所述的半导体器件，其中所述空气间隙在所述导电图案之间以及在所述第二中间绝缘层与所述第一至第四绝缘图案中的所述至少一个之间。
25.如权利要求22所述的半导体器件，其中所述第四绝缘图案覆盖所述第二区上的所述导电图案的顶表面和侧表面。
CN201611165928.0A 2015-12-16 2016-12-16 半导体器件 Active CN107026148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0180217 2015-12-16
KR1020150180217A KR102616823B1 (ko) 2015-12-16 2015-12-16 반도체 장치

Publications (2)

Publication Number Publication Date
CN107026148A CN107026148A (zh) 2017-08-08
CN107026148B true CN107026148B (zh) 2019-12-24

Family

ID=59067118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611165928.0A Active CN107026148B (zh) 2015-12-16 2016-12-16 半导体器件

Country Status (3)

Country Link
US (1) US9972528B2 (zh)
KR (1) KR102616823B1 (zh)
CN (1) CN107026148B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728447B2 (en) 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation
KR102546639B1 (ko) * 2017-11-21 2023-06-23 삼성전자주식회사 반도체 장치
KR102451171B1 (ko) 2018-01-25 2022-10-06 삼성전자주식회사 반도체 소자
WO2020006087A1 (en) 2018-06-27 2020-01-02 Tokyo Electron Limited Fully self-aligned via with selective bilayer dielectric regrowth
US10714536B2 (en) 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11961798B2 (en) * 2020-09-11 2024-04-16 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431046A (zh) * 2007-10-09 2009-05-13 应用材料股份有限公司 在用于减少rc延迟的介电层中产生气隙的方法和装置
CN102969273A (zh) * 2012-10-25 2013-03-13 上海集成电路研发中心有限公司 一种具有空气隙的铜大马士革互连结构的形成方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888247B2 (en) * 1999-09-03 2005-05-03 United Microelectronics Corp. Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
US20020149085A1 (en) * 2000-07-24 2002-10-17 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7276441B1 (en) 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
US7465676B2 (en) 2006-04-24 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric film to improve adhesion of low-k film
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
US7737052B2 (en) 2008-03-05 2010-06-15 International Business Machines Corporation Advanced multilayer dielectric cap with improved mechanical and electrical properties
JP5396065B2 (ja) * 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
DE102008059650B4 (de) * 2008-11-28 2018-06-21 Globalfoundries Inc. Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
JP2011029552A (ja) * 2009-07-29 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8993435B2 (en) 2010-03-15 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k Cu barriers in damascene interconnect structures
KR101559345B1 (ko) * 2010-08-26 2015-10-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8492880B2 (en) 2011-04-01 2013-07-23 International Business Machines Corporation Multilayered low k cap with conformal gap fill and UV stable compressive stress properties
JP5898991B2 (ja) * 2012-02-10 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8853831B2 (en) 2012-03-29 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
US9054109B2 (en) 2012-05-29 2015-06-09 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications
US8803321B2 (en) 2012-06-07 2014-08-12 International Business Machines Corporation Dual damascene dual alignment interconnect scheme
US8912041B2 (en) 2013-03-08 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming recess-free interconnect structure
US9312222B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US8993442B2 (en) 2013-08-23 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
KR102190654B1 (ko) * 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102229206B1 (ko) * 2014-04-07 2021-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431046A (zh) * 2007-10-09 2009-05-13 应用材料股份有限公司 在用于减少rc延迟的介电层中产生气隙的方法和装置
CN102969273A (zh) * 2012-10-25 2013-03-13 上海集成电路研发中心有限公司 一种具有空气隙的铜大马士革互连结构的形成方法

Also Published As

Publication number Publication date
US20170178949A1 (en) 2017-06-22
KR20170072416A (ko) 2017-06-27
KR102616823B1 (ko) 2023-12-22
CN107026148A (zh) 2017-08-08
US9972528B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN107026148B (zh) 半导体器件
US9640435B2 (en) Patterning approach for improved via landing profile
US7528493B2 (en) Interconnect structure and method of fabrication of same
US9966336B2 (en) Hybrid interconnect scheme and methods for forming the same
US8232653B2 (en) Wiring structures
US7348672B2 (en) Interconnects with improved reliability
US7638859B2 (en) Interconnects with harmonized stress and methods for fabricating the same
US8871638B2 (en) Semiconductor device and method for fabricating the same
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
US20120153405A1 (en) Semiconductor Device Comprising a Contact Structure with Reduced Parasitic Capacitance
US11574871B2 (en) Semiconductor device
US20150371954A1 (en) Enhancing barrier in air gap technology
US7892967B2 (en) Semiconductor device and method for manufacturing the same
US20220384241A1 (en) Integrated circuit and method for manufacturing the same
US8598677B2 (en) Semiconductor device including metal lines
CN113035772A (zh) 半导体结构及其制备方法
US20110049727A1 (en) Recessed interlayer dielectric in a metallization structure of a semiconductor device
US20230051000A1 (en) Semiconductor structure and method for forming the same
CN210984722U (zh) 半导体结构
KR101095998B1 (ko) 반도체 소자의 형성 방법
KR20080073151A (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR20090054068A (ko) 반도체 소자의 금속 컨택 플러그 형성방법
JP2006253460A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant